JPH09153814A - ディジタル信号処理装置及び記録装置 - Google Patents
ディジタル信号処理装置及び記録装置Info
- Publication number
- JPH09153814A JPH09153814A JP7313353A JP31335395A JPH09153814A JP H09153814 A JPH09153814 A JP H09153814A JP 7313353 A JP7313353 A JP 7313353A JP 31335395 A JP31335395 A JP 31335395A JP H09153814 A JPH09153814 A JP H09153814A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- analog
- mute pattern
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/06—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using differential modulation, e.g. delta modulation
- H04B14/062—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using differential modulation, e.g. delta modulation using delta modulation or one-bit differential modulation [1DPCM]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
- G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
- G11B2020/00065—Sigma-delta audio encoding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/10537—Audio or video recording
- G11B2020/10546—Audio or video recording specifically adapted for audio data
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 従来、ΣΔ変調信号を扱うディジタル信号処
理系でミュートを行う方法がなかった。 【解決手段】 ミュートパターン信号生成器２は、１ビ
ットディジタル信号のミュートパターン信号を生成す
る。切り換えスイッチ４は、１ビットディジタル信号と
上記ミュートパターン信号とを切り換えて出力する。ア
ナログＦＩＲフィルタ５は、切り換えスイッチ４の切り
換え出力をアナログ信号に変換する。また、記録部７
は、上記切り換えスイッチ４の切り換え出力を記録す
る。ここで、切り換えスイッチ４は、コントロールユニ
ット８からのミュート制御用切り換え信号により切り換
えが制御される。
理系でミュートを行う方法がなかった。 【解決手段】 ミュートパターン信号生成器２は、１ビ
ットディジタル信号のミュートパターン信号を生成す
る。切り換えスイッチ４は、１ビットディジタル信号と
上記ミュートパターン信号とを切り換えて出力する。ア
ナログＦＩＲフィルタ５は、切り換えスイッチ４の切り
換え出力をアナログ信号に変換する。また、記録部７
は、上記切り換えスイッチ４の切り換え出力を記録す
る。ここで、切り換えスイッチ４は、コントロールユニ
ット８からのミュート制御用切り換え信号により切り換
えが制御される。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも１ビッ
トでディジタル化されたディジタル信号をミュートする
ディジタル信号処理装置及び上記ディジタル信号又はミ
ュート信号を記録媒体に記録するディジタル信号記録装
置に関する。
トでディジタル化されたディジタル信号をミュートする
ディジタル信号処理装置及び上記ディジタル信号又はミ
ュート信号を記録媒体に記録するディジタル信号記録装
置に関する。
【０００２】
【従来の技術】音声信号をディジタル化する方法として
は、シグマデルタ（ΣΔ）変調と呼ばれる方法が知られ
るようになった（日本音響学会誌４６巻３号（１９９
０）第２５１〜２５７頁「ＡＤ／ＤＡ変換器とディジタ
ルフィルター（山崎芳男）」等参照）。このΣΔ変調
は、音声信号を１ビットのディジタルデータに変調する
処理である。
は、シグマデルタ（ΣΔ）変調と呼ばれる方法が知られ
るようになった（日本音響学会誌４６巻３号（１９９
０）第２５１〜２５７頁「ＡＤ／ＤＡ変換器とディジタ
ルフィルター（山崎芳男）」等参照）。このΣΔ変調
は、音声信号を１ビットのディジタルデータに変調する
処理である。
【０００３】このΣΔ変調により得られる１ビットディ
ジタルデータは、従来のデジタルオーディオに使われて
きたデータのフォーマット（例えばサンプリング周波数
４４．１ＫＨｚ、データ語長１６ビット）に比べて、非
常に高いサンプリング周波数と短いデータ語長（例えば
サンプリング周波数が４４．１ＫＨｚの６４倍でデータ
語長が１ビット）といった形をしており、広い伝送可能
周波数帯域を特長にしている。また、ΣΔ変調により１
ビット信号であっても、６４倍というオーバーサンプリ
ング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。この特徴
を生かして高音質のレコーダーやデータ伝送に応用する
ことができる。
ジタルデータは、従来のデジタルオーディオに使われて
きたデータのフォーマット（例えばサンプリング周波数
４４．１ＫＨｚ、データ語長１６ビット）に比べて、非
常に高いサンプリング周波数と短いデータ語長（例えば
サンプリング周波数が４４．１ＫＨｚの６４倍でデータ
語長が１ビット）といった形をしており、広い伝送可能
周波数帯域を特長にしている。また、ΣΔ変調により１
ビット信号であっても、６４倍というオーバーサンプリ
ング周波数に対して低域であるオーディオ帯域におい
て、高いダイナミックレンジをも確保できる。この特徴
を生かして高音質のレコーダーやデータ伝送に応用する
ことができる。
【０００４】このΣΔ変調回路自体はとりわけ新しい技
術ではなく、回路構成がＩＣ化に適していて、また比較
的簡単にＡ／Ｄ変換の精度を得ることができることから
従来からＡ／Ｄ変換器の内部などではよく用いられてい
る。
術ではなく、回路構成がＩＣ化に適していて、また比較
的簡単にＡ／Ｄ変換の精度を得ることができることから
従来からＡ／Ｄ変換器の内部などではよく用いられてい
る。
【０００５】ΣΔ変調された信号は、簡単なアナログロ
ーパスフィルターを通すことによって、アナログオーデ
ィオ信号に戻すことができる。
ーパスフィルターを通すことによって、アナログオーデ
ィオ信号に戻すことができる。
【０００６】なお、１ビットのΣΔ変調の場合、オーデ
ィオ信号は“＋１”と“−１”の２値のパルス密度変調
で表される。このとき、オーディオ信号の基準となる中
点電位（すなわち０Ｖ）に相当するポイントのΣΔ信号
Ｘnは、
ィオ信号は“＋１”と“−１”の２値のパルス密度変調
で表される。このとき、オーディオ信号の基準となる中
点電位（すなわち０Ｖ）に相当するポイントのΣΔ信号
Ｘnは、
【０００７】
【数１】
【０００８】となり、“＋１”のパルス密度と“−１”
のパルスの密度が同じになるのが明きらかである。
のパルスの密度が同じになるのが明きらかである。
【０００９】さて、上記１ビットのΣΔ変調信号を実際
にディジタル信号として記録・再生・伝送する際には、
例えば“＋１”は“１”に、“−１”は“０”に変換さ
れる。この場合、もし記録・再生の過程で異常が起こっ
たり伝送路が断線したりして信号が失われると信号は
“１”や“０”に固定されてしまうが、ΣΔ変調におけ
る連続した“１”と“０”は、それぞれ正の最大値と負
の最大値に相当するので、記録・再生の過程で異常が起
こったり伝送路が断線したりした瞬間に、最大出力のノ
イズを発生しモニタ用のアンプやスピーカを破壊する虞
があった。
にディジタル信号として記録・再生・伝送する際には、
例えば“＋１”は“１”に、“−１”は“０”に変換さ
れる。この場合、もし記録・再生の過程で異常が起こっ
たり伝送路が断線したりして信号が失われると信号は
“１”や“０”に固定されてしまうが、ΣΔ変調におけ
る連続した“１”と“０”は、それぞれ正の最大値と負
の最大値に相当するので、記録・再生の過程で異常が起
こったり伝送路が断線したりした瞬間に、最大出力のノ
イズを発生しモニタ用のアンプやスピーカを破壊する虞
があった。
【００１０】ΣΔ変調されたディジタルオーディオ信号
を記録するディジタルオーディオレコーダとその周辺機
器は、従来よりも高ダイナミックレンジで、記録・再生
・伝送可能な周波数帯域も広く、これから開発されるで
あろう様々なディジタルオーディオのメディアに対応で
きる高いフレキシビリティを実現できるものである。
を記録するディジタルオーディオレコーダとその周辺機
器は、従来よりも高ダイナミックレンジで、記録・再生
・伝送可能な周波数帯域も広く、これから開発されるで
あろう様々なディジタルオーディオのメディアに対応で
きる高いフレキシビリティを実現できるものである。
【００１１】
【発明が解決しようとする課題】ところで、このΣΔ変
調されたディジタルオーディオ信号を記録するディジタ
ルオーディオレコーダとその周辺機器を実現するうえ
で、機器の故障や記録メディアのダメージあるいは信号
伝送路の断線等による信号途絶が起こった場合の雑音防
止と後段に接続された機器の保護の為のミュート機能は
必要不可欠であるが、従来はΣΔ変調信号を扱うディジ
タル信号処理系でミュートを行う方法がなかった。
調されたディジタルオーディオ信号を記録するディジタ
ルオーディオレコーダとその周辺機器を実現するうえ
で、機器の故障や記録メディアのダメージあるいは信号
伝送路の断線等による信号途絶が起こった場合の雑音防
止と後段に接続された機器の保護の為のミュート機能は
必要不可欠であるが、従来はΣΔ変調信号を扱うディジ
タル信号処理系でミュートを行う方法がなかった。
【００１２】本発明は、上記実情に鑑みてなされたもの
であり、少なくとも１ビットディジタル信号をミュート
することのできるディジタル信号処理装置及び少なくと
も１ビットディジタル信号又はミュート信号を記録する
ことのできるディジタル信号記録装置の提供を目的とす
る。
であり、少なくとも１ビットディジタル信号をミュート
することのできるディジタル信号処理装置及び少なくと
も１ビットディジタル信号又はミュート信号を記録する
ことのできるディジタル信号記録装置の提供を目的とす
る。
【００１３】
【課題を解決するための手段】本発明に係るディジタル
信号処理装置は、上記課題を解決するために、ミュート
パターン生成手段が生成したミュートパターン信号と１
ビットディジタル信号とを切り換え手段で切り換え、こ
の切り換え出力を非巡回形フィルタ手段でアナログ信号
に変換する。ここで、上記ミュートパターン信号には、
アナログ復調後にアナログ信号が中点電位となるよう
に、上記非巡回形フィルタ手段の阻止周波数と対応する
複数の成分を持たせるので、上記切り換え手段でミュー
トパターン信号が切り換え選択された場合には、１ビッ
トディジタル信号のミュートが実現できる。
信号処理装置は、上記課題を解決するために、ミュート
パターン生成手段が生成したミュートパターン信号と１
ビットディジタル信号とを切り換え手段で切り換え、こ
の切り換え出力を非巡回形フィルタ手段でアナログ信号
に変換する。ここで、上記ミュートパターン信号には、
アナログ復調後にアナログ信号が中点電位となるよう
に、上記非巡回形フィルタ手段の阻止周波数と対応する
複数の成分を持たせるので、上記切り換え手段でミュー
トパターン信号が切り換え選択された場合には、１ビッ
トディジタル信号のミュートが実現できる。
【００１４】また、本発明に係るディジタル信号記録装
置は、上記課題を解決するために、ミュートパターン生
成手段が生成したミュートパターン信号と１ビットディ
ジタル信号とを切り換え手段で切り換えた後、この切り
換え手段からの切り換え出力を記録手段で記録すると共
に、非巡回形フィルタ手段でアナログ信号に変換する。
ここで、上記ミュートパターン信号には、アナログ復調
後にアナログ信号が中点電位となるように、上記非巡回
形フィルタ手段の阻止周波数と対応する複数の成分を持
たせる。
置は、上記課題を解決するために、ミュートパターン生
成手段が生成したミュートパターン信号と１ビットディ
ジタル信号とを切り換え手段で切り換えた後、この切り
換え手段からの切り換え出力を記録手段で記録すると共
に、非巡回形フィルタ手段でアナログ信号に変換する。
ここで、上記ミュートパターン信号には、アナログ復調
後にアナログ信号が中点電位となるように、上記非巡回
形フィルタ手段の阻止周波数と対応する複数の成分を持
たせる。
【００１５】
【発明の実施の形態】以下、本発明に係るディジタル信
号処理装置及び記録装置の実施の形態について図面を参
照しながら説明する。
号処理装置及び記録装置の実施の形態について図面を参
照しながら説明する。
【００１６】図１に示すように、この実施の形態は、シ
グマデルタ変調により１ビットでディジタル化されたデ
ィジタル信号をミュートするディジタル信号処理装置１
であり、上記１ビットディジタル信号のミュートパター
ン信号を生成するミュートパターン信号生成器２と、上
記１ビットディジタル信号と上記ミュートパターン信号
とを切り換えて出力する切り換えスイッチ４と、この切
り換えスイッチ４の切り換え出力をアナログ信号に変換
するアナログＦＩＲフィルタ５とを備えてなる。また、
上記切り換えスイッチ４の切り換え出力は記録部７で記
録される。
グマデルタ変調により１ビットでディジタル化されたデ
ィジタル信号をミュートするディジタル信号処理装置１
であり、上記１ビットディジタル信号のミュートパター
ン信号を生成するミュートパターン信号生成器２と、上
記１ビットディジタル信号と上記ミュートパターン信号
とを切り換えて出力する切り換えスイッチ４と、この切
り換えスイッチ４の切り換え出力をアナログ信号に変換
するアナログＦＩＲフィルタ５とを備えてなる。また、
上記切り換えスイッチ４の切り換え出力は記録部７で記
録される。
【００１７】ここで、切り換えスイッチ４は、コントロ
ールユニット８からのミュート制御用切り換え信号によ
り切り換えが制御される。すなわち、入力端子３から入
力される１ビットディジタル信号に対して、コントロー
ルユニット８がある期間ディジタルミュートを行うよう
にミュート制御用切り換え信号を発生し、この信号を基
に切り換えスイッチ４は１ビットディジタル信号が供給
される被選択端子ｂとミュートパターン信号生成器２か
ら１ビットミュートパターン信号が供給される被選択端
子ａとを切り換え選択する。
ールユニット８からのミュート制御用切り換え信号によ
り切り換えが制御される。すなわち、入力端子３から入
力される１ビットディジタル信号に対して、コントロー
ルユニット８がある期間ディジタルミュートを行うよう
にミュート制御用切り換え信号を発生し、この信号を基
に切り換えスイッチ４は１ビットディジタル信号が供給
される被選択端子ｂとミュートパターン信号生成器２か
ら１ビットミュートパターン信号が供給される被選択端
子ａとを切り換え選択する。
【００１８】ミュートパターン信号生成器２が生成する
上記ミュートパターン信号には、アナログ復調後のアナ
ログ信号が中点電位となるように、上記アナログＦＩＲ
フィルタ５の阻止周波数と対応する複数の成分を持たせ
ている。
上記ミュートパターン信号には、アナログ復調後のアナ
ログ信号が中点電位となるように、上記アナログＦＩＲ
フィルタ５の阻止周波数と対応する複数の成分を持たせ
ている。
【００１９】そして、このようにコントロールされた切
り換えスイッチ４の切り換え出力をアナログ復調用のア
ナログＦＩＲフィルタ５に入力してＤ／Ａ変換し出力端
子６からアナログ信号を出力する。また、記録部７には
切り換えスイッチ４で切り換え選択された切り換え出力
を記録してもよい。
り換えスイッチ４の切り換え出力をアナログ復調用のア
ナログＦＩＲフィルタ５に入力してＤ／Ａ変換し出力端
子６からアナログ信号を出力する。また、記録部７には
切り換えスイッチ４で切り換え選択された切り換え出力
を記録してもよい。
【００２０】入力端子３から入力される１ビットディジ
タル信号は、図２に示すようなシグマデルタ（ΣΔ）変
調回路から出力される。以下、このΣΔ変調回路につい
て説明する。
タル信号は、図２に示すようなシグマデルタ（ΣΔ）変
調回路から出力される。以下、このΣΔ変調回路につい
て説明する。
【００２１】入力端子２１から入力される入力信号は加
算器２２を介して積分器２３に供給される。この積分器
２３からの信号が比較器２４に供給され、上記端子２１
からの入力信号の中点電位と比較されて１サンプル期間
ごとに１ビット量子化処理されて１ビットディジタル信
号として出力される。
算器２２を介して積分器２３に供給される。この積分器
２３からの信号が比較器２４に供給され、上記端子２１
からの入力信号の中点電位と比較されて１サンプル期間
ごとに１ビット量子化処理されて１ビットディジタル信
号として出力される。
【００２２】この量子化処理データである１ビットディ
ジタル信号が１サンプル遅延器２５に供給されて１サン
プル期間分遅延される。この遅延データが１ビットのＤ
／Ａ変換器２６でアナログ信号に変換されて加算器２２
に供給されて、入力端子２１からの上記入力信号に加算
される。そして比較器２４から出力される１ビットディ
ジタル信号が出力端子２７を介して上記入力端子３に供
給される。
ジタル信号が１サンプル遅延器２５に供給されて１サン
プル期間分遅延される。この遅延データが１ビットのＤ
／Ａ変換器２６でアナログ信号に変換されて加算器２２
に供給されて、入力端子２１からの上記入力信号に加算
される。そして比較器２４から出力される１ビットディ
ジタル信号が出力端子２７を介して上記入力端子３に供
給される。
【００２３】次に、アナログＦＩＲフィルタ５について
図３を参照しながら説明する。このアナログＦＩＲフィ
ルタ５は、本件出願人が特開平５−１４５４２３号公報
により明らかにしたディジタル−アナログ変換方式によ
り形成することができる。
図３を参照しながら説明する。このアナログＦＩＲフィ
ルタ５は、本件出願人が特開平５−１４５４２３号公報
により明らかにしたディジタル−アナログ変換方式によ
り形成することができる。
【００２４】この図３に示すアナログＦＩＲフィルタ５
は、カスケード接続された８個のＤフリップフロップｆ
1，ｆ2，ｆ3・・・ｆ8と、このＤフリップフロップ
ｆ1，ｆ2，ｆ3・・・ｆ8にそれぞれ接続された８個の抵
抗器Ｒ1，Ｒ2，Ｒ3・・・Ｒ8とを有し、この８個の抵抗
器Ｒ1，Ｒ2，Ｒ3・・・Ｒ8よりの電流を加算することに
よってアナログのＦＩＲフィルタを形成し、ＦＩＲフィ
ルタの出力をコンデンサＣで平滑して出力端子１１から
導出している。
は、カスケード接続された８個のＤフリップフロップｆ
1，ｆ2，ｆ3・・・ｆ8と、このＤフリップフロップ
ｆ1，ｆ2，ｆ3・・・ｆ8にそれぞれ接続された８個の抵
抗器Ｒ1，Ｒ2，Ｒ3・・・Ｒ8とを有し、この８個の抵抗
器Ｒ1，Ｒ2，Ｒ3・・・Ｒ8よりの電流を加算することに
よってアナログのＦＩＲフィルタを形成し、ＦＩＲフィ
ルタの出力をコンデンサＣで平滑して出力端子１１から
導出している。
【００２５】すなわち、１ビットディジタル信号が供給
される入力端子９をＤフリップフロップｆ1のデータ入
力端子Ｄに接続し、このＤフリップフロップｆ1の出力
端子ＱをＤフリップフロップｆ2のデータ入力端子Ｄに
接続し、このＤフリップフロップｆ2の出力端子ＱをＤ
フリップフロップｆ3のデータ入力端子Ｄに接続し、こ
のＤフリップフロップｆ3の出力端子ＱをＤフリップフ
ロップｆ4のデータ入力端子Ｄに接続し、このＤフリッ
プフロップｆ4の出力端子ＱをＤフリップフロップｆ5の
データ入力端子Ｄに接続し、このＤフリップフロップｆ
5の出力端子ＱをＤフリップフロップｆ6のデータ入力端
子Ｄに接続し、このＤフリップフロップｆ6の出力端子
ＱをＤフリップフロップｆ7のデータ入力端子Ｄに接続
し、このＤフリップフロップｆ7の出力端子ＱをＤフリ
ップフロップｆ8のデータ入力端子Ｄに接続している。
される入力端子９をＤフリップフロップｆ1のデータ入
力端子Ｄに接続し、このＤフリップフロップｆ1の出力
端子ＱをＤフリップフロップｆ2のデータ入力端子Ｄに
接続し、このＤフリップフロップｆ2の出力端子ＱをＤ
フリップフロップｆ3のデータ入力端子Ｄに接続し、こ
のＤフリップフロップｆ3の出力端子ＱをＤフリップフ
ロップｆ4のデータ入力端子Ｄに接続し、このＤフリッ
プフロップｆ4の出力端子ＱをＤフリップフロップｆ5の
データ入力端子Ｄに接続し、このＤフリップフロップｆ
5の出力端子ＱをＤフリップフロップｆ6のデータ入力端
子Ｄに接続し、このＤフリップフロップｆ6の出力端子
ＱをＤフリップフロップｆ7のデータ入力端子Ｄに接続
し、このＤフリップフロップｆ7の出力端子ＱをＤフリ
ップフロップｆ8のデータ入力端子Ｄに接続している。
【００２６】そして、クロック信号の供給される入力端
子１０を各Ｄフリップフロップｆ1，ｆ2，ｆ3・・・ｆ8
の各クロック入力端子ＣＫにそれぞれ接続する。
子１０を各Ｄフリップフロップｆ1，ｆ2，ｆ3・・・ｆ8
の各クロック入力端子ＣＫにそれぞれ接続する。
【００２７】また、Ｄフリップフロップｆ1の出力端子
Ｑに抵抗器Ｒ1の一端を接続し、Ｄフリップフロップｆ2
の出力端子Ｑに抵抗器Ｒ2の一端を接続し、Ｄフリップ
フロップｆ3の出力端子Ｑに抵抗器Ｒ3の一端を接続し、
Ｄフリップフロップｆ4の出力端子Ｑに抵抗器Ｒ4の一端
を接続し、Ｄフリップフロップｆ5の出力端子Ｑに抵抗
器Ｒ5の一端を接続し、Ｄフリップフロップｆ6の出力端
子Ｑに抵抗器Ｒ6の一端を接続し、Ｄフリップフロップ
ｆ7の出力端子Ｑに抵抗器Ｒ7の一端を接続し、Ｄフリッ
プフロップｆ8の出力端子Ｑに抵抗器Ｒ8の一端を接続し
ている。
Ｑに抵抗器Ｒ1の一端を接続し、Ｄフリップフロップｆ2
の出力端子Ｑに抵抗器Ｒ2の一端を接続し、Ｄフリップ
フロップｆ3の出力端子Ｑに抵抗器Ｒ3の一端を接続し、
Ｄフリップフロップｆ4の出力端子Ｑに抵抗器Ｒ4の一端
を接続し、Ｄフリップフロップｆ5の出力端子Ｑに抵抗
器Ｒ5の一端を接続し、Ｄフリップフロップｆ6の出力端
子Ｑに抵抗器Ｒ6の一端を接続し、Ｄフリップフロップ
ｆ7の出力端子Ｑに抵抗器Ｒ7の一端を接続し、Ｄフリッ
プフロップｆ8の出力端子Ｑに抵抗器Ｒ8の一端を接続し
ている。
【００２８】そして、これら抵抗器Ｒ1，Ｒ2，Ｒ3・・
・Ｒ8の他端を接続し、その接続点より出力端子１１を
形成すると共に、その接続点とグランド間に挿入された
コンデンサＣを用いて上記アナログ出力を平滑する。
・Ｒ8の他端を接続し、その接続点より出力端子１１を
形成すると共に、その接続点とグランド間に挿入された
コンデンサＣを用いて上記アナログ出力を平滑する。
【００２９】この図３に示したアナログＦＩＲフィルタ
５は、出力を平滑してアナログ信号を得るようにしたの
で、ノイズシェーピングによって生じた通過帯域外のノ
イズをディジタル−アナログ変換過程において除去でき
るようにすることで、高精度、高Ｓ／Ｎをもってディジ
タル−アナログ変換を行うようにすることができ、ま
た、係数に相当する抵抗の重み付けは相対精度がとれれ
ば良いので、簡単にＩＣ化することができる。
５は、出力を平滑してアナログ信号を得るようにしたの
で、ノイズシェーピングによって生じた通過帯域外のノ
イズをディジタル−アナログ変換過程において除去でき
るようにすることで、高精度、高Ｓ／Ｎをもってディジ
タル−アナログ変換を行うようにすることができ、ま
た、係数に相当する抵抗の重み付けは相対精度がとれれ
ば良いので、簡単にＩＣ化することができる。
【００３０】このアナログＦＩＲフィルタ５のタップ数
Ｎは８であり、Ｄフリップフロップｆ1，ｆ2，ｆ3・・
・ｆ8のそれぞれの出力抵抗値は全て同一である。この
アナログＦＩＲフィルタ５は、図４に示すような周波数
振幅特性を有する。この図４において明らかなように、
アナログＦＩＲフィルタ５では、高周波帯域のゲインが
落ちており、さらに部分的に振幅特性がいわゆるディッ
プとなる阻止周波数が複数存在する。この阻止周波数と
その個数は、アナログＦＩＲフィルタ５のタップ数Ｎに
よっている。ここでは、Ｎ＝８であるので、阻止周波数
は標本化周波数ＦS×ｎ／８、ｎ＝１〜８となる。
Ｎは８であり、Ｄフリップフロップｆ1，ｆ2，ｆ3・・
・ｆ8のそれぞれの出力抵抗値は全て同一である。この
アナログＦＩＲフィルタ５は、図４に示すような周波数
振幅特性を有する。この図４において明らかなように、
アナログＦＩＲフィルタ５では、高周波帯域のゲインが
落ちており、さらに部分的に振幅特性がいわゆるディッ
プとなる阻止周波数が複数存在する。この阻止周波数と
その個数は、アナログＦＩＲフィルタ５のタップ数Ｎに
よっている。ここでは、Ｎ＝８であるので、阻止周波数
は標本化周波数ＦS×ｎ／８、ｎ＝１〜８となる。
【００３１】アナログＦＩＲフィルタ５に上述したよう
に振幅特性がディップとなる阻止周波数が複数存在する
ので、その周波数だけに成分を持つ１ビットパターン信
号をミュートパターン信号生成器２で生成すれば、それ
がすなわち１ビットミュートパターン信号となる。
に振幅特性がディップとなる阻止周波数が複数存在する
ので、その周波数だけに成分を持つ１ビットパターン信
号をミュートパターン信号生成器２で生成すれば、それ
がすなわち１ビットミュートパターン信号となる。
【００３２】例えば、２進表示で“１００１０１１０”
であり、１６進表示で“＄９６”である１ビットパター
ン信号を考慮する。この“＄９６”というパターンをミ
ュートパターン信号生成器２で繰り返すことにより１ビ
ットミュートパターン信号を生成する。
であり、１６進表示で“＄９６”である１ビットパター
ン信号を考慮する。この“＄９６”というパターンをミ
ュートパターン信号生成器２で繰り返すことにより１ビ
ットミュートパターン信号を生成する。
【００３３】図５は、パターン“＄９６”の周波数成分
分布図である。このパターン周波数成分はＦS×１／
８、ＦS×３／８であり、図４における阻止周波数と一
致している。したがって、このパターン“＄９６”をア
ナログＦＩＲフィルタ５に入力させれば除去することが
でき、結果として無信号と同じ中点電圧（通常は０Ｖ）
であるアナログ信号を再生できる。
分布図である。このパターン周波数成分はＦS×１／
８、ＦS×３／８であり、図４における阻止周波数と一
致している。したがって、このパターン“＄９６”をア
ナログＦＩＲフィルタ５に入力させれば除去することが
でき、結果として無信号と同じ中点電圧（通常は０Ｖ）
であるアナログ信号を再生できる。
【００３４】図６はパターン“＄９６”の時間波形を示
す図であり、図７はこのパターン“＄９６”をアナログ
ＦＩＲフィルタ５に入力した後の時間波形を示す図であ
る。このようにここではオーディオデータをディジタル
的にミュートしたのと同様の効果を得ることができる。
す図であり、図７はこのパターン“＄９６”をアナログ
ＦＩＲフィルタ５に入力した後の時間波形を示す図であ
る。このようにここではオーディオデータをディジタル
的にミュートしたのと同様の効果を得ることができる。
【００３５】なお、ミュートパターン信号生成器２は、
図８に示すような周波数成分分布状態を有する１６進表
示“＄９３”のパターンを繰り返して１ビットミュート
パターン信号を生成してもよい。このパターン周波数成
分はＦS×１／８、ＦS×２／８、ＦS×３／８であり、
図４における阻止周波数と一致している。したがって、
このパターン“＄９３”をアナログＦＩＲフィルタ５に
入力させれば除去することができ、結果として無信号と
同じ中点電圧（通常は０Ｖ）であるアナログ信号を再生
できる。
図８に示すような周波数成分分布状態を有する１６進表
示“＄９３”のパターンを繰り返して１ビットミュート
パターン信号を生成してもよい。このパターン周波数成
分はＦS×１／８、ＦS×２／８、ＦS×３／８であり、
図４における阻止周波数と一致している。したがって、
このパターン“＄９３”をアナログＦＩＲフィルタ５に
入力させれば除去することができ、結果として無信号と
同じ中点電圧（通常は０Ｖ）であるアナログ信号を再生
できる。
【００３６】なお、ここでは主にアナログ復調時での処
理について説明したが、アナログ復調時に使用するアナ
ログＦＩＲフィルタのタップ数が既知の場合は記録時に
同様の処理を行いディジタル的にミュートする信号を記
録しておいてもよい。
理について説明したが、アナログ復調時に使用するアナ
ログＦＩＲフィルタのタップ数が既知の場合は記録時に
同様の処理を行いディジタル的にミュートする信号を記
録しておいてもよい。
【００３７】さらに、アナログ復調時にアナログＦＩＲ
フィルタを使用しない場合でもその周波数成分が高周波
帯域にあるので、高精度のアナログフィルタを使用して
除去すれば可聴帯域への影響を少なくできる。
フィルタを使用しない場合でもその周波数成分が高周波
帯域にあるので、高精度のアナログフィルタを使用して
除去すれば可聴帯域への影響を少なくできる。
【００３８】また、ここではシグマデルタ変調処理によ
り得られる１ビットディジタル信号を扱ったが、多ビッ
トのシグマデルタ変調についても同様の構成でミュート
機能が実現できる。
り得られる１ビットディジタル信号を扱ったが、多ビッ
トのシグマデルタ変調についても同様の構成でミュート
機能が実現できる。
【００３９】
【発明の効果】本発明に係るディジタル信号処理装置
は、ミュートパターン生成手段が生成したミュートパタ
ーン信号と少なくとも１ビットディジタル信号とを切り
換え手段で切り換え、この切り換え出力を非巡回形フィ
ルタ手段でアナログ信号に変換する。ここで、上記ミュ
ートパターン信号には、アナログ復調後にアナログ信号
が中点電位となるように、上記非巡回形フィルタ手段の
阻止周波数と対応する複数の成分を持たせるので、上記
切り換え手段でミュートパターン信号が切り換え選択さ
れた場合には、少なくとも１ビットディジタル信号のミ
ュートが実現できる。
は、ミュートパターン生成手段が生成したミュートパタ
ーン信号と少なくとも１ビットディジタル信号とを切り
換え手段で切り換え、この切り換え出力を非巡回形フィ
ルタ手段でアナログ信号に変換する。ここで、上記ミュ
ートパターン信号には、アナログ復調後にアナログ信号
が中点電位となるように、上記非巡回形フィルタ手段の
阻止周波数と対応する複数の成分を持たせるので、上記
切り換え手段でミュートパターン信号が切り換え選択さ
れた場合には、少なくとも１ビットディジタル信号のミ
ュートが実現できる。
【００４０】本発明に係るディジタル信号記録装置は、
ミュートパターン生成手段が生成したミュートパターン
信号と少なくとも１ビットディジタル信号とを切り換え
手段で切り換えた後、この切り換え手段からの切り換え
出力を記録手段で記録すると共に、非巡回形フィルタ手
段でアナログ信号に変換する。ここで、上記ミュートパ
ターン信号には、アナログ復調後にアナログ信号が中点
電位となるように、上記非巡回形フィルタ手段の阻止周
波数と対応する複数の成分を持たせるので、上記切り換
え手段でミュートパターン信号が切り換え選択された場
合には、ミュート処理された少なくとも１ビットディジ
タル信号を記録できる。
ミュートパターン生成手段が生成したミュートパターン
信号と少なくとも１ビットディジタル信号とを切り換え
手段で切り換えた後、この切り換え手段からの切り換え
出力を記録手段で記録すると共に、非巡回形フィルタ手
段でアナログ信号に変換する。ここで、上記ミュートパ
ターン信号には、アナログ復調後にアナログ信号が中点
電位となるように、上記非巡回形フィルタ手段の阻止周
波数と対応する複数の成分を持たせるので、上記切り換
え手段でミュートパターン信号が切り換え選択された場
合には、ミュート処理された少なくとも１ビットディジ
タル信号を記録できる。
【図１】本発明に係るディジタル信号処理装置及び記録
装置の実施の形態となるディジタル信号処理装置の概略
構成を示すブロック図である。
装置の実施の形態となるディジタル信号処理装置の概略
構成を示すブロック図である。
【図２】上記ディジタル信号処理装置に供給される１ビ
ットディジタル信号を出力するシグマデルタ変調回路の
概略構成を示すブロック図である。
ットディジタル信号を出力するシグマデルタ変調回路の
概略構成を示すブロック図である。
【図３】上記ディジタル信号処理装置に用いられるアナ
ログＦＩＲフィルタの詳細な構成を示す回路図である。
ログＦＩＲフィルタの詳細な構成を示す回路図である。
【図４】上記アナログＦＩＲフィルタの周波数振幅特性
図である。
図である。
【図５】上記ディジタル信号処理装置に用いられるミュ
ートパターン信号に適するパターン“＄９６”の周波数
成分分布図である。
ートパターン信号に適するパターン“＄９６”の周波数
成分分布図である。
【図６】上記パターン“＄９６”の時間波形図である。
【図７】上記パターン“＄９６”をアナログＦＩＲフィ
ルタに通過させた後の時間波形図である。
ルタに通過させた後の時間波形図である。
【図８】上記ディジタル信号処理装置に用いられるミュ
ートパターン信号に適するパターン“＄９３”の周波数
成分分布図である。
ートパターン信号に適するパターン“＄９３”の周波数
成分分布図である。
１ ディジタル信号処理装置 ２ ミュートパターン信号生成器 ４ 切り換えスイッチ ５ アナログＦＩＲフィルタ ７ 記録部 ８ コントロールユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 3/02 9382−5Ｋ Ｈ０３Ｍ 3/02
Claims (4)
- 【請求項１】 少なくとも１ビットでディジタル化され
たディジタル信号をミュートするディジタル信号処理装
置であって、 上記ディジタル信号のミュートパターン信号を生成する
ミュートパターン生成手段と、 上記ディジタル信号と上記ミュートパターン信号とを切
り換えて出力する切り換え手段と、 上記切り換え手段からの切り換え出力をアナログ信号に
変換する非巡回形フィルタ手段とを備え、 上記ミュートパターン生成手段が生成する上記ミュート
パターン信号には、アナログ復調後のアナログ信号が中
点電位となるように、上記非巡回形フィルタ手段の阻止
周波数と対応する複数の成分を持たせることを特徴とす
るディジタル信号処理装置。 - 【請求項２】 上記ディジタル信号は、シグマデルタ変
調により得られた１ビットディジタル信号であることを
特徴とする請求項１記載のディジタル信号処理装置。 - 【請求項３】 少なくとも１ビットでディジタル化され
たディジタル信号を記録するディジタル信号記録装置に
おいて、 上記ディジタル信号のミュートパターン信号を生成する
ミュートパターン生成手段と、 上記ディジタル信号と上記ミュートパターン信号とを切
り換えて出力する切り換え手段と、 上記切り換え手段からの上記切り換え出力を記録する記
録手段と、 上記切り換え手段からの上記切り換え出力をアナログ信
号に変換する非巡回形フィルタ手段とを備え、 上記ミュートパターン生成手段が生成する上記ミュート
パターン信号には、アナログ復調後のアナログ信号が中
点電位となるように、上記非巡回形フィルタ手段の阻止
周波数と対応する複数の成分を持たせることを特徴とす
るディジタル信号記録装置。 - 【請求項４】 上記ディジタル信号は、シグマデルタ変
調により得られた１ビットディジタル信号であることを
特徴とする請求項３記載のディジタル信号記録装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7313353A JPH09153814A (ja) | 1995-11-30 | 1995-11-30 | ディジタル信号処理装置及び記録装置 |
| US08/754,270 US6400294B1 (en) | 1995-11-30 | 1996-11-20 | Method of muting a digital signal and a digital signal recording apparatus and a digital signal processing apparatus employing the digital signal muting method |
| SG9611408A SG95581A1 (en) | 1995-11-30 | 1996-11-23 | Method for muting a digital signal and a digital signal recording apparatus and a digital signal processing apparatus employing the digital signal muting method |
| KR1019960059202A KR100419984B1 (ko) | 1995-11-30 | 1996-11-28 | 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치 |
| CNB96117255XA CN1282947C (zh) | 1995-11-30 | 1996-11-30 | 数字信号处理设备和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7313353A JPH09153814A (ja) | 1995-11-30 | 1995-11-30 | ディジタル信号処理装置及び記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153814A true JPH09153814A (ja) | 1997-06-10 |
Family
ID=18040237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7313353A Withdrawn JPH09153814A (ja) | 1995-11-30 | 1995-11-30 | ディジタル信号処理装置及び記録装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6400294B1 (ja) |
| JP (1) | JPH09153814A (ja) |
| KR (1) | KR100419984B1 (ja) |
| CN (1) | CN1282947C (ja) |
| SG (1) | SG95581A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1403853A1 (en) * | 2001-06-21 | 2004-03-31 | Sony Corporation | Digital signal processing apparatus and processing method, and digital signal reproduction/reception system |
| JP2010011463A (ja) * | 2008-06-26 | 2010-01-14 | Realtek Semiconductor Corp | デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173550B1 (en) * | 2001-07-13 | 2007-02-06 | Cirrus Logic, Inc. | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems |
| JP3912389B2 (ja) * | 2004-03-24 | 2007-05-09 | ソニー株式会社 | ディジタル信号処理装置及びディジタル信号処理方法 |
| CN106866434B (zh) * | 2017-02-14 | 2018-10-30 | 齐鲁天和惠世制药有限公司 | 一种盐酸文拉法辛中间体的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142066A (en) * | 1977-12-27 | 1979-02-27 | Bell Telephone Laboratories, Incorporated | Suppression of idle channel noise in delta modulation systems |
| US4812815A (en) * | 1985-12-25 | 1989-03-14 | Sharp Kabushiki Kaisha | Digital-to-analog converter system |
| US4857928A (en) * | 1988-01-28 | 1989-08-15 | Motorola, Inc. | Method and arrangement for a sigma delta converter for bandpass signals |
| JPH05145423A (ja) * | 1991-11-20 | 1993-06-11 | Sony Corp | デイジタル−アナログ変換方式 |
| US5179380A (en) * | 1992-02-07 | 1993-01-12 | Rockwell International Corporation | One-bit sigma-delta modulator with improved signal stability |
| US5444312A (en) * | 1992-05-04 | 1995-08-22 | Compaq Computer Corp. | Soft switching circuit for audio muting or filter activation |
| JP3465401B2 (ja) * | 1994-03-03 | 2003-11-10 | ソニー株式会社 | オーデイオ信号処理装置及びオーデイオ記録装置 |
| US5574453A (en) * | 1994-03-03 | 1996-11-12 | Sony Corporation | Digital audio recording apparatus |
| JPH07297646A (ja) * | 1994-04-26 | 1995-11-10 | Sony Corp | デジタル／アナログ変換回路 |
| JP3262941B2 (ja) * | 1994-05-18 | 2002-03-04 | 三菱電機株式会社 | サブバンド分割符号化オーディオ復号器 |
-
1995
- 1995-11-30 JP JP7313353A patent/JPH09153814A/ja not_active Withdrawn
-
1996
- 1996-11-20 US US08/754,270 patent/US6400294B1/en not_active Expired - Lifetime
- 1996-11-23 SG SG9611408A patent/SG95581A1/en unknown
- 1996-11-28 KR KR1019960059202A patent/KR100419984B1/ko not_active IP Right Cessation
- 1996-11-30 CN CNB96117255XA patent/CN1282947C/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1403853A1 (en) * | 2001-06-21 | 2004-03-31 | Sony Corporation | Digital signal processing apparatus and processing method, and digital signal reproduction/reception system |
| EP1403853A4 (en) * | 2001-06-21 | 2009-09-09 | Sony Corp | DIGITAL SIGNAL PROCESSING DEVICE AND PROCESSING METHOD AND DIGITAL SIGNAL PLAY / RECEIVING SYSTEM |
| JP2010011463A (ja) * | 2008-06-26 | 2010-01-14 | Realtek Semiconductor Corp | デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970031383A (ko) | 1997-06-26 |
| SG95581A1 (en) | 2003-04-23 |
| CN1164086A (zh) | 1997-11-05 |
| KR100419984B1 (ko) | 2004-05-07 |
| CN1282947C (zh) | 2006-11-01 |
| US6400294B1 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
| AU669114B2 (en) | Improved signal encode/decode system | |
| US5021788A (en) | Digital analog converter | |
| GB2160040A (en) | Method and system for decoding a digital signal using a variable frequency low-pass filter | |
| US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
| JP3371681B2 (ja) | 信号処理装置 | |
| US5461604A (en) | PCM digital audio signal playback apparatus | |
| US5574453A (en) | Digital audio recording apparatus | |
| JP3465455B2 (ja) | 信号伝送装置 | |
| JPH09153806A (ja) | 信号処理装置 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| US5719574A (en) | Digital audio transmission apparatus | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| US5157396A (en) | D/a conversion apparatus | |
| JPH0991887A (ja) | ディジタル信号処理方法及び装置 | |
| JP2005531972A (ja) | アイドルトーン低減シグマデルタ変換用回路配置および方法 | |
| JPH0955634A (ja) | 高調波付加回路 | |
| JP3807036B2 (ja) | ディジタルデータ処理装置及び方法 | |
| JP3264155B2 (ja) | 信号処理装置 | |
| JP3104105B2 (ja) | 直流成分除去回路 | |
| JP2000114971A (ja) | ディジタル信号発生装置 | |
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| JP3142728B2 (ja) | １ビットアナログ／デジタル変換器用信号入力回路 | |
| EP0398638A2 (en) | Digital-to-analog converter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |