[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010011463A - デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法 - Google Patents

デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法 Download PDF

Info

Publication number
JP2010011463A
JP2010011463A JP2009152859A JP2009152859A JP2010011463A JP 2010011463 A JP2010011463 A JP 2010011463A JP 2009152859 A JP2009152859 A JP 2009152859A JP 2009152859 A JP2009152859 A JP 2009152859A JP 2010011463 A JP2010011463 A JP 2010011463A
Authority
JP
Japan
Prior art keywords
signal
bit
output signal
audio signal
bit stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009152859A
Other languages
English (en)
Other versions
JP4907698B2 (ja
Inventor
Yi-Chang Tu
杜益昌
Wei-Chun Lin
林韋君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of JP2010011463A publication Critical patent/JP2010011463A/ja
Application granted granted Critical
Publication of JP4907698B2 publication Critical patent/JP4907698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/346Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/376Prevention or reduction of switching transients, e.g. glitches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置を提供する。
【解決手段】変換装置は、第一回路、マルチプレクサ、ローパスフィルタ及びD/A変換回路を含む。第一回路は、前記デジタルオーディオ信号を受信し、前記デジタルオーディオ信号をNビットΣΔ変調信号に変換し、前記マルチプレクサは、選択信号に基づいて選択的に前記NビットΣΔ変調信号若しくは純ゼロ信号を出力して、出力信号とし、前記ローパスフィルタは前記出力信号に基づいてフィルタリングされた出力信号を生成し、及び前記D/A変換回路は、前記フィルタリングされた出力信号により前記アナログ出力信号を生成する。
【選択図】図1

Description

本発明はデジタル/アナログ変換装置に関し、ノイズおよびハーモニックトーンの生成を低下するためのデジタル/アナログ変換装置に関する。
音声情報処理においては、1ビットΔΣ(デルタシグマ)変調信号をオーバーサンプリング 技術と併せてデータの伝送によく使われるが、この方法を応用してデータを伝送すると、音声情報の出力波形が不連続である場合(例えば、/終了音声情報再生)、ノイズ(POP)現象が生成し、聴覚上の不適を生じる。このほか、音声情報の再生を終了したときに、サンプリング周波数が高くない状況で、最後の音声情報がより高い周期(つまり、D/A変換器におけるローパスフィルタがより多くのtapを使用する)し、且つ巡回再生を行うと、想定外のハーモニックトーンが生成し、ハーモニックトーン生成のバンド域を低下させる。このうち、ハーモニックトーン生成の周波数fは、
ftone= fs/Ntap×n,n=1,2,3...
ftoneは、ハーモニックトーンが生成する周波数、fSはオーバーサンプリングの周波数、Ntapは、使用したローパスフィルタの階調(a number of taps)を表す。
ハーモニックトーンが生成する周波数が低下すると、オーディオバンド(audio band,通常は20Hz〜20kHzに設定)以外に出現(例えば、20kHz〜100kHz)しても、聴覚では容易に感じることは出来ないものの、後続の階調の音声情報処理に影響を及ぼす。
そこで、本発明は、ノイズ音および想定外のハーモニックトーンの生成を低下するためのデジタル/アナログ(D/A)変換装置を提供する。
本発明の実施例に拠れば、デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置であって、第一回路、マルチプレクサ、ローパスフィルタ及びD/A変換回路を含む。第一回路は、前記デジタルオーディオ信号を受信し、前記デジタルオーディオ信号をNビットΣΔ変調信号に変換し、前記マルチプレクサは、選択信号に基づいて選択的に前記NビットΣΔ変調信号若しくはゼロ信号を出力して、出力信号とし、前記ローパスフィルタは前記出力信号に基づいてフィルタリングされた出力信号を生成し、及び前記D/A変換回路は、前記フィルター出力信号に基づいて前記アナログオーディオ信号を生成する。本発明の別の実施例において、1ビットストリームを変換するためのD/A変換装置(ADC)であって、Nビットエンコーダー、マルチプレクサ、ローパスフィルター及びD/A変換回路を含む。Nビットエンコーダーは1ビットストリームを受信し、前記1ビットストリームをエンコードしてNビットストリームを生成する。マルチプレクサはNビットストリーム及びゼロ信号を受信して、選択信号に基づいて選択的に前記Nビットストリーム若しくはゼロ信号を出力して出力信号とする。ローパスフィルターは前記マルチプレクサに接合され、前記出力信号に基づいてフィルター出力信号を生成する。D/A変換回路は前記ローパスフィルターに接合され、前記フィルター出力信号に基づいてアナログ出力信号を生成する。
本発明の別の実施例において、デジタルオーディオ信号を処理してアナログオーディオ信号を生成する方法であって、前記デジタルオーディオ信号を処理してNビットストリームを生成し、ゼロ信号を受信し、選択信号に基づいて選択的に前記Nビットストリーム又はゼロ信号を出力して出力信号とし、前記出力信号をフィルタリングしてフィルター出力信号を生成し、前記フィルター出力信号を前記アナログオーディオ信号に変換する、ステップを含む。
本発明のD/A変換器の第一実施例の略図。 本発明のD/A変換器の第二実施例の略図。
本発明は上記の音声情報再生の終了時に生成するノイズ(POP)問題に鑑みてなされたものであり、D/A変換器を提供して、音声情報再生終了時に純ゼロ信号(exactly zero)をD/A変換のローパスフィルタに入力させる。このようにして、音声情報再生終了時に、音声情報の出力波形の不連続点が緩和され、ノイズの生成を防ぐことができる。然しながら、1ビットΔΣ変調信号においては2種しか表示されないため、つまりデジタル信号では“0”が“−1”を表示し、“1”が“+1”の値を表示するため、従来の1ビットΔΣ変調信号は純ゼロ値を出力することが出来なかった。本発明において、1ビットΔΣ変調信号が2ビットΔΣ変調信号にエンコードされるので、4種類の表示方式ができ、少なくとも“0”、“+1”、“−1”の値を表示して、D/A変換が音声情報再生の終了時に純ゼロ信号を出力することでノイズの問題を解決することが出来る。
以下図1に示された本発明のD/A変換器の第一実施例を参照して本発明の特徴を詳細に説明する。
図1に示すように、D/A変換器100は、第一回路105、マルチプレクサ130、ローパスフィルタ140及びD/A変換回路150を備える。本実施例において、第一回路105はFIFO(First-In-First-Out)ユニット110及び2ビットエンコーダー120を備える。マルチプレクサ130は第一回路105のデジタルオーディオ信号の量に対応する選択信号で制御される。以下で、D/A変換器100の操作フローについて説明をする。
本実施例において、第一回路105は2ビットΣΔ変調信号SDM2−bitを生成する。第一回路105はFIFOユニット110及び2ビットエンコーダー120を備える。先ず、1ビットΣΔ変調信号SDM1−bitがFIFOユニット110に転送されて、その後、2ビットエンコーダー120が1ビットΣΔ変調信号SDM1−bitをエンコードして2ビットΣΔ変調信号SDM2−bitを生成する。本実施例においては、1ビットΣΔ変調信号SDM1−bitにおける“0”は“11”にエンコードされ(−1の値を表す)、“1”は“01”にエンコードされる(+1の値を表す)。このほか、数値0は“00”とエンコードされる。別の実施例において、2ビットエンコーダー120は、1ビットΣΔ変調信号SDM1−bitを受信し、1ビットΣΔ変調信号SDM1−bitを2ビットΣΔ変調信号SDM2−bitに変換する。FIFOユニット110は2ビットエンコーダー120からの2ビットΣΔ変調信号SDM2−bitを一時的に保存し、マルチプレクサ130に2ビットΣΔ変調信号SDM2−bit出力する。マルチプレクサ130は選択信号Empに基づいて選択的に2ビットΣΔ変調信号SDM2−bit若しくは純ゼロ信号SZEROを出力して出力信号SOUTとする。このうち、FIFOユニット110にデータがある(FIFOユニット110が空でない)とき(即ち音声情報再生中)は、マルチプレクサ130が選択信号Empに基づいて2ビットΣΔ変調信号SDM2−bitを出力し、FIFOユニット110にデータがない(FIFOユニット110が空である)とき(即ち音声情報再生の終了時)は、マルチプレクサ130が選択信号Empに基づいて純ゼロ信号SZEROを出力する。即ち、音声情報再生中には、マルチプレクサ130が2ビットΣΔ変調信号SDM2−bitをローパスフィルタ140に出力する。音声情報再生の終了時は、マルチプレクサ130が純ゼロ信号SZEROをローパスフィルタ140に出力する。次に、ローパスフィルタ140が出力信号SOUTに基づいてmビットのパルスコード変調信号SPCM(Pulse-Code Modulation , PCM)を生成する。本実施例において、ローパスフィルタ140は有限インパルス応答(Finite Impulse Response, FIR)デジタルフィルタにより実現でき、有限インパルス応答デジタルフィルタは遅延ユニット(delay unit)とマルチプレクサと乗算器などにより実現できるか、若しくは直接マルチプレクサ若しくはルックアップテーブル(LUT)などにより実現できる。最後に、D/A変換回路150はパルスコード変調信号SPCMに基づいてアナログ出力信号Sout_anaを生成する。
本実施例において、FIFOユニット110にデータが存在しないときは、マルチプレクサ130が純ゼロ信号をローパスフィルタ140に出力して、ローパスフィルタ140で処理されたのち、そのフィルタリングされた出力信号(パルスコード変調信号、SPCM)は、次第に0点に接近するため、ノイズ信号の出力波形の不連続点を緩和してノイズ生成を防ぐ。このほか、純ゼロ信号SZEROのコード値は“00”であるので、一定時間経過後(Ntap×fS)、ローパスフィルタ140の出力が0となり、従って、ハーモニックトーンの現象も生成せず、後続の音声情報処理にも影響を及ぼさない。
本発明のD/A変換器100は高解析音楽ディスク(Super Audio Compact Disk, SACD)における直接デジタルストリーム(Direct Stream Digital, DSD)技術において、100kHzのオーディオバンド域に対する要求はかなり厳しい。
図2は、本発明のD/A変換器の第二実施例の略図である。図2に示すとおり、D/A変換器200は、回路205、マルチプレクサ230、ローパスフィルター240、音量制御ユニット250、変調器260及びD/A変換回路270を備える。本実施例において、回路205はFIFOユニット210、2ビットエンコーダー220を備える。以下でD/A変換器200の操作フローについて説明をする。
先ず、音声データが従来のディスク(compact disc)の64倍のサンプル周波数(fS=64×44.1kHz)でアナログ-デジタル変換をして1ビットΣΔ変調信号SDM1−bitを生成する。その後、1ビットΣΔ変調信号SDM1−bitはFIFOユニット210に転送され、2ビットエンコード220が1ビットΣΔ変調信号SDM1−bitをエンコードして2ビットΣΔ変調信号SDM2−bitを生成する。マルチプレクサ230は選択信号Empに基づいて選択的に2ビットΣΔ変調信号SDM1−bit又は純ゼロ信号SZEROを出力して出力信号SOUTとする。このうち、FIFOユニット210にデータが存在するときは、マルチプレクサ230が選択信号Empに基づいて2ビットΣΔ変調信号SDM2−bitを出力し、FIFOユニット210にデータが存在しないときは、マルチプレクサ230は、選択信号Empに基づいて純ゼロ信号SZEROを出力する。即ち、音声情報再生中には、マルチプレクサ230が2ビットΣΔ変調信号SDM2−bitをローパスフィルタ240に出力する。音声情報再生の終了時は、マルチプレクサ230が純ゼロ信号SZEROをローパスフィルタ240に出力する。次に、ローパスフィルタ240は出力信号SOUTに基づいてmビットのパルスコード変調信号SPCMを生成する。本実施例において、ローパスフィルター240は有限インパルス応答フィルタであり、有限インパルス応答デジタルフィルタは遅延ユニット(delay unit)とマルチプレクサと乗算器などにより実現できるか、又は直接マルチプレクサ若しくは、ルックアップテーブルにより実現できる。このほか、本実施例には、パルスコード変調信号SPCMを調整して調整後の出力信号SVCを生成する音量制御ユニット250が含まれる。次に、変調器260が調整後出力信号SVCを変調して4ビットの変調後出力信号Sを生成する。D/A変換回路270は、変調後の出力信号Sに基づきアナログ出力信号SOUT_anaを生成する。このほか、ローパスフィルタ240及び音量制御ユニット250は、ソフトウエアにより実現してもよい。
以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、この実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても、本発明に含まれる。
D/A変換器
FIFOユニット
120、220 2ビットエンコーダー
マルチプレクサ
ローパスフィルター
D/A変換回路
音量制御ユニット
変調

Claims (22)

  1. デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置であって、
    前記デジタルオーディオ信号を受信し、前記デジタルオーディオ信号をNビットΣΔ変調信号に変換する第一回路と、このうちNは1以上、
    前記NビットΣΔ変調信号及びゼロ信号を受信し、選択信号に基づいて選択的に前記NビットΣΔ変調信号又はゼロ信号を出力して、出力信号とするマルチプレクサと、
    前記マルチプレクサに接合され、出力信号に基づいてフィルター出力信号を生成するローパスフィルタと、及び
    前記ローパスフィルタに接続され、前記フィルター出力信号に基づいて前記アナログオーディオ信号を生成するD/A変換回路と、
    を備えたことを特徴とするD/A変換装置。
  2. 前記デジタルオーディオ信号が1ビットΣΔ変調信号であることを特徴とする請求項1に記載の変換装置。
  3. 前記第一回路が、保存ユニットと、Nビットエンコーダーと、を備えたことを特徴とする請求項1記載の変換装置。
  4. 前記選択信号が前記第一回路のデジタルオーディオ信号の量に対応することを特徴とする請求項1記載の変換装置。
  5. 前記フィルター出力信号がパルスコード変調信号(PCM)
    であることを特徴とする請求項1記載の変換装置。
  6. 前記フィルター出力信号を調整する音量制御ユニットと、を更に備えたことを特徴とする請求項1記載の変換装置。
  7. 1ビットストリームを変換するためのD/A変換装置(ADC)であって、
    1ビットストリームを受信し、前記1ビットストリームをエンコードしてNビットストリームを生成するNビットエンコーダーと、このうちNは1以上、
    Nビットストリーム及びゼロ信号を受信して、選択信号に基づいて選択的に前記Nビットストリーム若しくはゼロ信号を出力して出力信号とするマルチプレクサと、
    前記マルチプレクサに接合され、前記出力信号に基づいてフィルター出力信号を生成するローパスフィルターと、
    前記ローパスフィルターに接合され、前記フィルター出力信号に基づいてアナログ出力信号を生成するD/A変換回路と、
    を備えたことを特徴とするD/A変換装置。
  8. Nが2である請求項7記載のD/A変換装置。
  9. 1ビットストリームを一時的に保存する保存ユニットと、を更に備えたことを特徴とする請求項7記載のD/A変換装置。
  10. 前記保存装置が空でないときは、前記マルチプレクサが前記選択信号に基づいて前記Nビットストリームを出力し、前記保存装置が空であるときは、前記マルチプレクサは、前記選択信号に基づいて前記ゼロ信号を出力する、請求項9に記載のD/A変換装置。
  11. 前記1ビットストリームがΣΔ変調信号であることを特徴とする請求項7記載のD/A変換装置。
  12. 前記1ビットストリームが、サンプリングレートがM*44.1kHzのオーバーサンプルであることを特徴とする請求項7記載のD/A変換装置。
  13. 音量制御ユニットと、変調器と、を更に備えたことを特徴とする請求項7記載のD/A変換装置。
  14. 前記変調器から生成する変調出力信号が4ビットストリームであることを特徴とする請求項13記載のD/A変換装置。
  15. 前記ローパスフィルターから生成する前記フィルター出力信号が、パルスコード変調信号であることを特徴とする請求項13記載のD/A変換装置。
  16. 前記選択信号が前記第一回路におけるデジタルオーディオ信号の量と対応することを特徴とする請求項7記載のD/A変換装置。
  17. デジタルオーディオ信号を処理してアナログオーディオ信号を生成する方法であって、
    前記デジタルオーディオ信号を処理してNビットストリームを生成し、
    ゼロ信号を受信し、
    選択信号に基づいて選択的に前記Nビットストリーム又はゼロ信号を出力して出力信号とし、
    前記出力信号をフィルタリングしてフィルター出力信号を生成し、
    前記フィルター出力信号を前記アナログオーディオ信号に変換する、
    ステップを含む方法。
  18. Nが2である請求項17記載の方法。
  19. 前記デジタルオーディオ信号を保存ユニットに保存する、ステップを含み前記選択信号が前記保存ユニットに保存されたデータ量に対応することを特徴とする請求項17記載の方法。

  20. 前記デジタルオーディオ信号が1ビットΣΔ変調信号であることを特徴とする請求項17記載の方法。
  21. 前記フィルター出力信号が、変換される前に調整及び変調されることを特徴とする請求項17記載の方法。
  22. 前記フィルター出力信号がパルスコード変調信号(PCM)であることを特徴とする請求項21記載の方法。
JP2009152859A 2008-06-26 2009-06-26 デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法 Active JP4907698B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097123909 2008-06-26
TW097123909A TWI355807B (en) 2008-06-26 2008-06-26 Digital-to-analog converter for converting 1-bit s

Publications (2)

Publication Number Publication Date
JP2010011463A true JP2010011463A (ja) 2010-01-14
JP4907698B2 JP4907698B2 (ja) 2012-04-04

Family

ID=41448388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009152859A Active JP4907698B2 (ja) 2008-06-26 2009-06-26 デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法

Country Status (3)

Country Link
US (1) US9391633B2 (ja)
JP (1) JP4907698B2 (ja)
TW (1) TWI355807B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427619B (zh) * 2008-07-21 2014-02-21 Realtek Semiconductor Corp 音效混波裝置與方法
US8575911B2 (en) * 2010-06-28 2013-11-05 Virginia Tech Intellectual Properties, Inc. Digital hybrid V2 control for buck converters
US9276617B2 (en) * 2013-03-15 2016-03-01 Analog Devices, Inc. Radio frequency domain digital pre-distortion
US10056924B2 (en) 2013-08-19 2018-08-21 Analog Devices, Inc. High output power digital-to-analog converter system
US8970418B1 (en) 2013-08-19 2015-03-03 Analog Devices, Inc. High output power digital-to-analog converter system
US9312830B1 (en) * 2013-12-02 2016-04-12 Audyssey Laboratories, Inc. Volume curve adjustment for signal processing headroom
CN106875951A (zh) * 2017-01-23 2017-06-20 珠海全志科技股份有限公司 一种无损播放的dsd信号解码系统及方法
CN109188896B (zh) * 2018-08-30 2019-08-09 华南理工大学 一种非均匀过采样数字控制器及其控制方法
TWI813209B (zh) * 2022-03-17 2023-08-21 瑞昱半導體股份有限公司 電子封裝裝置、操作電子封裝裝置的方法與積體電路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715342A (ja) * 1993-03-01 1995-01-17 Motorola Inc アイドリング・ノイズを低減したデジタル/アナログ変換器およびそのための方法
JPH09153814A (ja) * 1995-11-30 1997-06-10 Sony Corp ディジタル信号処理装置及び記録装置
JP2000232361A (ja) * 1999-02-09 2000-08-22 Sony Corp D/aコンバータ
JP2001036409A (ja) * 1999-07-23 2001-02-09 Digian Technology Inc D/a変換器
JP2001352247A (ja) * 2000-06-09 2001-12-21 Burr-Brown Japan Ltd 周波数領域において変調された信号をデジタル−アナログ変換する方法および装置
JP2003017945A (ja) * 2001-07-04 2003-01-17 Sharp Corp ミューティング回路
JP2005318123A (ja) * 2004-04-27 2005-11-10 Asahi Kasei Microsystems Kk Daコンバータシステムにおける校正装置および校正方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884605B2 (ja) 1989-07-19 1999-04-19 井関農機株式会社 脱穀機のフレーム構造
TW304316B (ja) * 1990-10-03 1997-05-01 Yamaha Corp
US5257026A (en) * 1992-04-17 1993-10-26 Crystal Semiconductor, Inc. Method and apparatus for calibrating a multi-bit delta-sigma modular
US5648777A (en) * 1993-12-16 1997-07-15 Lucent Technologies Inc. Data converter with FIFO
JP3339321B2 (ja) * 1996-08-22 2002-10-28 ソニー株式会社 信号処理装置
JP3978744B2 (ja) * 2002-07-25 2007-09-19 パイオニア株式会社 デジタルアナログ変換器
US6982662B2 (en) * 2003-03-06 2006-01-03 Texas Instruments Incorporated Method and apparatus for efficient conversion of signals using look-up table
US7321627B2 (en) * 2003-09-24 2008-01-22 Broadcom Corporation Method and system for providing zero detect and auto-mute
JP4270998B2 (ja) * 2003-10-08 2009-06-03 Necエレクトロニクス株式会社 アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715342A (ja) * 1993-03-01 1995-01-17 Motorola Inc アイドリング・ノイズを低減したデジタル/アナログ変換器およびそのための方法
JPH09153814A (ja) * 1995-11-30 1997-06-10 Sony Corp ディジタル信号処理装置及び記録装置
JP2000232361A (ja) * 1999-02-09 2000-08-22 Sony Corp D/aコンバータ
JP2001036409A (ja) * 1999-07-23 2001-02-09 Digian Technology Inc D/a変換器
JP2001352247A (ja) * 2000-06-09 2001-12-21 Burr-Brown Japan Ltd 周波数領域において変調された信号をデジタル−アナログ変換する方法および装置
JP2003017945A (ja) * 2001-07-04 2003-01-17 Sharp Corp ミューティング回路
JP2005318123A (ja) * 2004-04-27 2005-11-10 Asahi Kasei Microsystems Kk Daコンバータシステムにおける校正装置および校正方法

Also Published As

Publication number Publication date
US20090326692A1 (en) 2009-12-31
JP4907698B2 (ja) 2012-04-04
TWI355807B (en) 2012-01-01
US9391633B2 (en) 2016-07-12
TW201001926A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
JP4907698B2 (ja) デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法
JP3272438B2 (ja) 信号処理システムおよび処理方法
JP4908548B2 (ja) ハイブリッドデルタシグマadc
JP2008193421A (ja) 信号処理装置、信号処理方法
US7356150B2 (en) Method and apparatus for extending band of audio signal using noise signal generator
US7126517B2 (en) Delta-sigma modulator and delta-sigma modulation method
JP2006303618A (ja) スピーカ駆動システム
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
CN114512154B (zh) 信号密度调制编码器、数字声音重建系统及信号处理系统
US9875750B2 (en) Digital volume control
JPWO2007094255A1 (ja) D/a変換器
JP2008166864A (ja) D級増幅器
US6940437B2 (en) Multibit delta-sigma modulator with variable-level quantizer
CN109478892B (zh) 数字音量控制
US20050270203A1 (en) Nonlinear mapping in digital-to-analog and analog-to-digital converters
JP2001251190A (ja) デルタシグマd/a変換器
JP2004080076A (ja) ディジタル信号処理装置及びディジタル信号処理方法
JP2002064384A (ja) デルタシグマ変調器、デジタル信号処理装置及び方法
JP3103908B2 (ja) デジタル/アナログ変換回路
JP3857028B2 (ja) デジタル・アナログ変換回路及びそれを用いた再生装置
JP4391036B2 (ja) デジタル信号処理方法および処理装置
JP2004247930A (ja) デルタシグマ型マルチビットa/dコンバータおよびそれを用いる光ディスク記録/再生装置ならびにダウンサンプリング方法
JP4391035B2 (ja) デジタル信号処理装置および処理方法
JP2006523406A (ja) デジタル信号のボリューム制御装置
JP4118226B2 (ja) デジタル信号処理回路及び音声信号記録再生装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110531

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4907698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250