JPH09121015A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH09121015A JPH09121015A JP30064295A JP30064295A JPH09121015A JP H09121015 A JPH09121015 A JP H09121015A JP 30064295 A JP30064295 A JP 30064295A JP 30064295 A JP30064295 A JP 30064295A JP H09121015 A JPH09121015 A JP H09121015A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- resin
- mounting
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置、特
に、パッケージが実装基板の実装面に対して垂直に配置
されて表面実装される半導体装置に関し、例えば、メモ
リーのように高密度実装が要求される半導体装置に利用
して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a package is arranged vertically to a mounting surface of a mounting substrate and surface mounted, and for example, high density mounting such as a memory is required. The present invention relates to a technique effectively applied to a semiconductor device.
【0002】[0002]
【従来の技術】高密度実装の究極は三次元実装である。
プリント配線基板の上にQFP・ICやSOP・ICを
平面状に敷き詰めても高い実装密度は得られない。垂直
方向の空間を利用する方法にはプリント配線基板に半導
体装置を立てて並べる方法がある。プリント配線基板に
垂直に立てる形態のパッケージには、シングル・インラ
イン・パッケージや、ジップ・インライン・パッケージ
があるが、これらは挿入タイプのパッケージである。2. Description of the Related Art The ultimate in high-density packaging is three-dimensional packaging.
Even if the QFP / IC or SOP / IC is laid flat on the printed wiring board, a high packaging density cannot be obtained. As a method of utilizing the space in the vertical direction, there is a method of vertically arranging semiconductor devices on a printed wiring board. There are a single in-line package and a zip in-line package in the form of a form that stands upright on the printed wiring board, but these are insertion type packages.
【0003】これに対して、表面実装タイプの垂直実装
パッケージが開発されている。従来のこの種のパッケー
ジとして、バーチカル・サーフェイス・マウント・パッ
ケージ(以下、VSMPという。)が提案されている。
このVSMPはシン・スモール・アウトライン・パッケ
ージ(TSOP)のような薄形パッケージを端からアウ
タリードを引き出してプリント配線基板の上に直接垂直
に立てるものであり、アウタリードを下面に集めてL字
形状に折り曲げ、かつ、下面の両端部にパッケージを直
立させる支持用リードを突設した構造である。On the other hand, a surface mount type vertical mount package has been developed. As this type of conventional package, a vertical surface mount package (hereinafter referred to as VSMP) has been proposed.
This VSMP is a thin package such as a thin small outline package (TSOP) that pulls the outer leads from the edges and stands vertically directly on the printed wiring board. The outer leads are gathered on the bottom surface to form an L shape. It has a structure in which the leads are bent and projectingly provided on both ends of the lower surface so as to erect the package.
【0004】なお、VSMPを述べてある例としては、
株式会社日経BP社1993年5月31日発行「実践講
座VLSIパッケージング技術(下)」P179〜P1
81、がある。Incidentally, as an example in which VSMP is described,
Nikkei BP Co., Ltd. Published May 31, 1993 "Practical course VLSI packaging technology (below)" P179-P1
There is 81.
【0005】[0005]
【発明が解決しようとする課題】前記した従来のVSM
Pにおいては、リフロー半田付け処理によってプリント
配線基板に垂直実装する前に、アウタリード群および支
持用リードをプリント配線基板に半田ペースト等によっ
て仮接着されることになるが、この仮接着した状態にお
ける接着力が不足するため、VSMPのプリント配線基
板に対する垂直配置状態が不安定になり、垂直実装の半
田付け状態に不良が発生するという問題点がある。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In P, the outer lead group and the supporting leads are temporarily bonded to the printed wiring board by solder paste or the like before being vertically mounted on the printed wiring board by the reflow soldering process. Since the force is insufficient, the vertical arrangement state of the VSMP with respect to the printed wiring board becomes unstable, and there is a problem in that the soldering state of the vertical mounting becomes defective.
【0006】本発明の目的は、確実に適正な垂直実装を
確保することができる表面実装タイプの垂直実装パッケ
ージを備えた半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device provided with a surface mounting type vertical mounting package capable of surely ensuring proper vertical mounting.
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0008】[0008]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The outline of a typical invention among the inventions disclosed in the present application is as follows.
【0009】すなわち、樹脂封止体と樹脂封止体から外
部に引き出された複数本のアウタリードとを備えている
パッケージが実装基板の実装面に対して垂直に配置され
て表面実装される半導体装置において、前記各アウタリ
ードは前記樹脂封止体からの引き出し方向に対して直角
に、かつ、同一平面内に含まれるようにそれぞれ屈曲さ
れて半田付け実装部を形成されており、前記樹脂封止体
におけるアウタリード群の引き出し側端面の一部は半田
付け実装部群を含む面に一致されて接触面部を形成され
ていることを特徴とする。That is, a semiconductor device in which a package including a resin encapsulant and a plurality of outer leads drawn out from the resin encapsulant is arranged perpendicular to the mounting surface of a mounting substrate and surface-mounted In, the outer leads are bent at right angles to the direction of withdrawing from the resin encapsulant and are bent so as to be included in the same plane to form a soldering mounting portion. Part of the lead-out side end surface of the outer lead group in is formed in contact with the surface including the soldering mounting section group to form a contact surface section.
【0010】[0010]
【作用】前記した半導体装置がプリント配線基板に垂直
に配置されて表面実装されるに際して、各アウタリード
の半田付け実装部がプリント配線基板の各ランドに整合
されて当接されると、樹脂封止体の接触面部はプリント
配線基板の対向面に当接する状態になるため、この接触
面部とプリント配線基板の対向面間に接着材層を介在さ
せることにより、半導体装置はプリント配線基板に接触
面部によって強力に接着させることができる。この接着
状態によって半導体装置はプリント配線基板に確実に固
定されるため、半導体装置がプリント配線基板に対して
傾いたり、倒れたりするのを確実に防止することがで
き、その結果、各アウタリードの半田付け実装部はプリ
ント配線基板の各ランドに適正にリフロー半田付け処理
されることになる。When the above-mentioned semiconductor device is vertically arranged on the printed wiring board and surface-mounted, when the soldering mounting portion of each outer lead is aligned and abutted with each land of the printed wiring board, resin sealing is performed. Since the contact surface portion of the body comes into contact with the facing surface of the printed wiring board, the semiconductor device is connected to the printed wiring board by the adhesive layer between the contact surface portion and the facing surface of the printed wiring board. Can be strongly bonded. Since the semiconductor device is securely fixed to the printed wiring board by this adhesion state, it is possible to reliably prevent the semiconductor device from tilting or falling with respect to the printed wiring board, and as a result, the soldering of each outer lead. The attachment mounting portion is appropriately reflow soldered to each land of the printed wiring board.
【0011】[0011]
【発明の実施の形態】図1は本発明の一実施形態である
半導体装置の実装状態を示しており(a)は外観斜視
図、(b)は(a)のb−b線に沿う側面断面図であ
る。図2はその半導体装置の製造方法におけるペレット
およびワイヤ・ボンディング工程後を示しており、
(a)は一部省略平面図、(b)は(a)のb−b矢視
断面図である。図3は同じく樹脂封止体成形工程を示す
縦断面図、図4はその成形後を示しており、(a)は一
部省略一部切断平面図、(b)は(a)のb−b矢視断
面図である。図5は同じくアウタリードの成形工程を示
しており、(a)は成形前の正面図、(b)は成形後の
正面図である。1 shows a mounted state of a semiconductor device according to an embodiment of the present invention. (A) is an external perspective view, (b) is a side surface taken along line bb of (a). FIG. FIG. 2 shows a state after the pellet and wire bonding steps in the method for manufacturing the semiconductor device,
(A) is a partially omitted plan view and (b) is a sectional view taken along the line bb of (a). FIG. 3 is a longitudinal sectional view showing a resin encapsulant molding process, FIG. 4 shows the same after molding, (a) is a partially cutaway plan view, and (b) is a b- of (a). FIG. FIG. 5 also shows the outer lead forming process, wherein (a) is a front view before forming and (b) is a front view after forming.
【0012】本実施形態において、本発明に係る半導体
装置は表面実装タイプの垂直実装パッケージ(以下、パ
ッケージという。)18を備えている半導体装置19と
して構成されている。このパッケージ18は長方形の平
盤形状に成形された樹脂封止体14と、樹脂封止体14
の細長い一側面(以下、下面とする。)から外部に引き
出された複数本のアウタリード4とを備えており、この
パッケージ18がプリント配線基板51の実装面(以
下、上面とする。)に対して垂直に配置されて表面実装
されるように構成されている。樹脂封止体14の内部に
は半導体集積回路が作り込まれている半導体ペレット
(以下、ペレットという。)9と、各アウタリード4に
それぞれ一体的に連結されているインナリード5と、ペ
レット9の各電極パッド9aとインナリード5とに橋絡
されているボンディングワイヤ12とが樹脂封止されて
いる。In the present embodiment, the semiconductor device according to the present invention is configured as a semiconductor device 19 having a surface mounting type vertical mounting package (hereinafter referred to as a package) 18. The package 18 includes a resin encapsulant 14 formed in a rectangular flat plate shape and a resin encapsulant 14
A plurality of outer leads 4 that are drawn out from one elongated side surface (hereinafter, referred to as a lower surface) of the package 18 with respect to the mounting surface (hereinafter, referred to as an upper surface) of the printed wiring board 51. Are vertically arranged and surface-mounted. A semiconductor pellet (hereinafter referred to as a pellet) 9 in which a semiconductor integrated circuit is formed inside the resin encapsulant 14, an inner lead 5 integrally connected to each outer lead 4, and a pellet 9. Each electrode pad 9a and the bonding wire 12 bridging the inner lead 5 are resin-sealed.
【0013】各アウタリード4は樹脂封止体14からの
引き出し方向に対して直角に、かつ、同一平面内に含ま
れるようにそれぞれ屈曲されて半田付け実装部4aを形
成されており、樹脂封止体14におけるアウタリード4
群の引き出し側端面(下面)の一部は半田付け実装部4
a群を含む面に一致されて接触面部15を形成されてい
る。Each outer lead 4 is bent at right angles to the direction of extraction from the resin encapsulant 14 and is bent so as to be included in the same plane to form a soldering mounting portion 4a. Outer lead 4 in body 14
A part of the pull-out side end face (lower face) of the group is the soldering mounting portion 4
The contact surface portion 15 is formed so as to match the surface including the group a.
【0014】以下、この半導体装置の構成の詳細をその
製造方法を追って説明する。本実施形態において、この
半導体装置の製造方法には、図2に示されている多連リ
ードフレーム1が使用されており、この多連リードフレ
ーム1は多連リードフレーム成形工程によって製作され
て準備される。この多連リードフレーム1は鉄−ニッケ
ル合金や燐青銅等の導電性の良好な材料からなる薄板が
用いられて、打ち抜きプレス加工またはエッチング加工
等のような適当な手段により一体成形されている。多連
リードフレーム1の表面には銀(Ag)等を用いためっ
き処理が、後述するワイヤボンディングが適正に実施さ
れるように部分的または全体的に施されている(図示せ
ず)。この多連リードフレーム1には複数の単位リード
フレーム2が横方向に1列に並設されている。原則とし
て、説明および図示は一単位についてのみ行われてい
る。The details of the structure of this semiconductor device will be described below along with the manufacturing method thereof. In the present embodiment, the semiconductor device manufacturing method uses the multiple lead frame 1 shown in FIG. 2, and the multiple lead frame 1 is manufactured by a multiple lead frame molding process and prepared. To be done. The multiple lead frame 1 is made of a thin plate made of a material having good conductivity such as iron-nickel alloy or phosphor bronze, and is integrally formed by an appropriate means such as punching press or etching. The surface of the multiple lead frame 1 is partially or entirely plated with silver (Ag) or the like (not shown) so that the wire bonding described later can be properly performed. In the multiple lead frame 1, a plurality of unit lead frames 2 are arranged in a row in the horizontal direction. In principle, the description and illustration are only given for one unit.
【0015】単位リードフレーム2は位置決め孔3aが
開設されている細長い平板形状の外枠(フレーム)3を
備えており、外枠3の一方の長辺にはアウタリード4が
複数本、長手方向に等間隔を置かれて直角に突設されて
いる。各アウタリード4の先端には各インナリード5が
それぞれ一体的に連設されている。複数本のアウタリー
ド4のうち両端のアウタリード4にはバスバー6がそれ
ぞれ連結されており、バスバー6は信号伝達用のインナ
リード5群を迂回するようにコ字形状に配線されてい
る。アウタリード4におけるインナリード5およびバス
バー6との接続部分にはダムバー7が、隣合うアウタリ
ード4、4間に架設されており、ダムバー7は樹脂封止
体の成形時にレジンの流れをせき止める役目を果たし得
るように構成されている。The unit lead frame 2 is provided with an elongated flat plate-shaped outer frame (frame) 3 having positioning holes 3a. One outer side of the outer frame 3 has a plurality of outer leads 4 in the longitudinal direction. It projects at a right angle at equal intervals. Each inner lead 5 is integrally connected to the tip of each outer lead 4. A bus bar 6 is connected to the outer leads 4 at both ends of the plurality of outer leads 4, and the bus bar 6 is wired in a U-shape so as to bypass the inner lead 5 group for signal transmission. A dam bar 7 is installed between the outer leads 4 and 4 which are adjacent to each other in a portion of the outer lead 4 where the inner lead 5 and the bus bar 6 are connected. Is configured to get.
【0016】以上の構成に係る多連リードフレーム1に
はペレット9が図2に示されているようにボンディング
される。ペレット9は半導体装置の製造工程における所
謂前工程において、半導体ウエハの状態で半導体素子を
含む集積回路を作り込まれ、ダイシング工程において長
方形の平板形状に分断されている。ペレット9の半導体
素子を含む集積回路を作り込まれた側の主面(以下、第
1主面という。)は、パッシベーション膜10によって
被覆されており、パッシベーション膜10の上には絶縁
シート11が接着されている。ペレット9は絶縁シート
11の上に単位リードフレーム2の一主面を当接されて
接着材層(図示せず)によって接着されることにより、
多連リードフレーム1にペレットボンディングされる。
この状態で、各インナリード5の先端部分はペレット9
の等間隔を置いて直交するように配設されており、ま
た、バスバー6はペレット9の第1主面に配列された電
極パッド9aを挟んでインナリード5群の反対脇に配線
されている。Pellets 9 are bonded to the multiple lead frame 1 having the above structure as shown in FIG. In the so-called pre-process in the manufacturing process of the semiconductor device, the pellet 9 is formed with an integrated circuit including semiconductor elements in the state of a semiconductor wafer, and is divided into a rectangular flat plate shape in the dicing process. The main surface (hereinafter referred to as the first main surface) of the pellet 9 on the side where the integrated circuit including the semiconductor element is formed is covered with the passivation film 10, and the insulating sheet 11 is provided on the passivation film 10. It is glued. The pellet 9 is brought into contact with one main surface of the unit lead frame 2 on the insulating sheet 11 and bonded by an adhesive layer (not shown),
Pellet bonding is performed on the multiple lead frame 1.
In this state, the tip portion of each inner lead 5 is pellet 9
Are arranged so as to be orthogonal to each other at equal intervals, and the bus bar 6 is wired on the opposite side of the inner lead group 5 with the electrode pad 9a arranged on the first main surface of the pellet 9 interposed therebetween. .
【0017】続いて、図2に示されているように、ペレ
ット9と単位リードフレーム2との間にはワイヤボンデ
ィング作業が実施される。すなわち、ペレット9の電極
パッド9aとインナリード5の先端部分との間、およ
び、電極パッド9aとバスバー6の対向位置との間には
ボンディングワイヤ12が、超音波熱圧着式ワイヤボン
ディング装置等の適当なワイヤボンディング装置(図示
せず)が使用されることにより、その両端部をそれぞれ
ボンディングされて橋絡される。これにより、ペレット
9に作り込まれている集積回路は電極パッド9a、ボン
ディングワイヤ12、インナリード5、バスバー6およ
びアウタリード4を介して電気的に外部に引き出される
ことになる。Subsequently, as shown in FIG. 2, wire bonding work is carried out between the pellet 9 and the unit lead frame 2. That is, the bonding wire 12 is provided between the electrode pad 9a of the pellet 9 and the tip portion of the inner lead 5, and between the electrode pad 9a and the opposing position of the bus bar 6, such as an ultrasonic thermocompression bonding wire bonding device. By using an appropriate wire bonding device (not shown), both ends thereof are respectively bonded and bridged. As a result, the integrated circuit built in the pellet 9 is electrically pulled out to the outside via the electrode pad 9a, the bonding wire 12, the inner lead 5, the bus bar 6 and the outer lead 4.
【0018】以上のようにしてペレットおよびワイヤ・
ボンディングされた図2に示されている組立品13に
は、図3に示されているトランスファ成形装置20を使
用されて、接着力を高める接触面部15を有した樹脂封
止体14が図4に示されているように成形される。As described above, pellets and wires
For the bonded assembly 13 shown in FIG. 2, the transfer molding apparatus 20 shown in FIG. 3 is used, and the resin encapsulant 14 having the contact surface portion 15 that enhances the adhesive force is shown in FIG. Molded as shown in.
【0019】図3に示されているトランスファ成形装置
20はシリンダ装置(図示せず)によって互いに型締め
される一対の上型21、下型22を備えており、上型2
1と下型22との合わせ面には上型キャビティー凹部2
3aと、下型キャビティー凹部23bとが互いに協働し
て長方形平板形状のキャビティー23を形成するように
複数組(1組のみが図示されている。)没設されてい
る。本実施形態において、下型キャビティー凹部23b
は上型キャビティー凹部23aの長方形穴形状よりも短
辺側が長い長方形の穴形状に形成されており、この余分
に大きいキャビティー部分によって接触面部15が長辺
全長にわたって一体的に成形されるようになっている。The transfer molding apparatus 20 shown in FIG. 3 includes a pair of upper mold 21 and lower mold 22 which are clamped together by a cylinder device (not shown).
The upper mold cavity recess 2 is formed on the mating surface between the lower mold 22 and the lower mold 1.
A plurality of sets (only one set is shown) are recessed so that the lower mold cavity recess 23b and the lower mold cavity 3a cooperate with each other to form a rectangular plate-shaped cavity 23. In the present embodiment, the lower mold cavity recess 23b
Is formed in a rectangular hole shape whose shorter side is longer than the rectangular hole shape of the upper mold cavity recess 23a, so that the contact surface portion 15 is integrally molded over the entire length of the long side by this extra large cavity portion. It has become.
【0020】上型21の合わせ面にはポット24が開設
されており、ポット24にはシリンダ装置(図示せず)
により進退されるプランジャ25が成形材料としての液
状の樹脂(以下、レジンという。)を送給し得るように
挿入されている。下型22の合わせ面にはカル26がポ
ット24との対向位置に配されて没設されているととも
に、複数条のランナ27がポット24にそれぞれ接続す
るように放射状に配されて没設されている。各ランナ2
7の他端部は下側キャビティー凹部23bにそれぞれ接
続されており、その接続部にはゲート28がレジンをキ
ャビティー23内に注入し得るように形成されている。
また、下型22の合わせ面には逃げ凹部29が多連リー
ドフレーム1の厚みを逃げ得るように、多連リードフレ
ーム1の外形よりも若干大きめの長方形で、その厚さと
略等しい寸法の一定深さに没設されている。A pot 24 is provided on the mating surface of the upper mold 21, and a cylinder device (not shown) is provided in the pot 24.
The plunger 25 advanced and retracted by is inserted so that a liquid resin (hereinafter referred to as a resin) as a molding material can be fed. On the mating surface of the lower mold 22, culls 26 are arranged in a position facing the pot 24 and are buried therein, and a plurality of runners 27 are arranged in a radial pattern so as to be connected to the pot 24, respectively. ing. Each runner 2
The other end of 7 is connected to the lower cavity recess 23b, and a gate 28 is formed at the connecting portion so that the resin can be injected into the cavity 23.
Further, in order to allow the escape recess 29 to escape the thickness of the multiple lead frame 1 on the mating surface of the lower die 22, the rectangular shape is slightly larger than the outer shape of the multiple lead frame 1, and the dimension is substantially equal to the thickness thereof. It is buried in the depth.
【0021】トランスファ成形に際して、組立品13は
下型22に没設されている逃げ凹部29内に収容され
る。これにより、単位リードフレーム2におけるダムバ
ー7の内周縁辺は下型キャビティー凹部23bの上型キ
ャビティー凹部23aから突き出た側の外周縁辺に沿っ
た状態になって、ダムを構成する状態になる。また、ペ
レット9、インナリード5群およびワイヤ12は下型キ
ャビティー凹部23b内に収容された状態になる。At the time of transfer molding, the assembly 13 is housed in an escape recess 29 which is recessed in the lower mold 22. As a result, the inner peripheral edge of the dam bar 7 in the unit lead frame 2 is aligned with the outer peripheral edge of the lower mold cavity recess 23b on the side protruding from the upper mold cavity recess 23a, thereby forming a dam. . Further, the pellet 9, the inner lead 5 group and the wire 12 are accommodated in the lower mold cavity recess 23b.
【0022】次に、上型21と下型22とが型締めさ
れ、単位リードフレーム2におけるダムバー7よりも外
枠3側の部分が上型21と下型22との合わせ面間に挟
み込まれる。続いて、ポット24に投入されたタブレッ
ト(図示せず)を加熱溶融されて成るレジン30が、プ
ランジャ25によりポット24からランナ27およびゲ
ート28を通じて各キャビティー23に送給されて圧入
される。Next, the upper die 21 and the lower die 22 are clamped, and the portion of the unit lead frame 2 closer to the outer frame 3 than the dam bar 7 is sandwiched between the mating surfaces of the upper die 21 and the lower die 22. . Subsequently, the resin 30 formed by heating and melting a tablet (not shown) put in the pot 24 is fed from the pot 24 by the plunger 25 to each cavity 23 through the runner 27 and the gate 28 and is press-fitted.
【0023】注入後、レジン30が熱硬化されて樹脂封
止体14が成形されると、上型21および下型22は型
開きされるとともに、エジェクタ・ピン(図示せず)に
よって樹脂封止体14群が離型される。図4に示されて
いるように、離型された樹脂封止体14の内部にはペレ
ット9、インナリード5群およびワイヤ12群が樹脂封
止されている。この状態において、各アウタリード4の
ダムバー7よりも外枠3側の部分は接触面部15の下面
16から突出した状態になっており、各アウタリード4
のダムバー7よりもインナリード5側の部分は樹脂封止
体14における接触面部15の上型21との合わせ面に
対応する側面(以下、切欠側面という。)17において
露出した状態になっている。After the injection, when the resin 30 is thermoset and the resin encapsulant 14 is molded, the upper mold 21 and the lower mold 22 are opened, and the resin is encapsulated by ejector pins (not shown). The body group 14 is released. As shown in FIG. 4, the pellet 9, the inner lead 5 group, and the wire 12 group are resin-sealed inside the released resin sealing body 14. In this state, the portion of each outer lead 4 closer to the outer frame 3 than the dam bar 7 is in a state of protruding from the lower surface 16 of the contact surface portion 15.
The portion closer to the inner lead 5 than the dam bar 7 is exposed on a side surface (hereinafter, referred to as a notched side surface) 17 of the resin sealing body 14 corresponding to a mating surface with the upper mold 21 of the contact surface portion 15. .
【0024】樹脂封止体14を成形された半完成品とし
ての成形品は、図示しないリード切断工程において、各
単位リードフレーム毎に外枠3およびダムバー7を切り
落とされた後に、リード成形工程において、アウタリー
ド4を図5に示されているリード成形装置40によって
L字形状に屈曲される。A molded product as a semi-finished product molded with the resin sealing body 14 is subjected to a lead cutting process after the outer frame 3 and the dam bar 7 are cut off for each unit lead frame in a lead cutting process (not shown). The outer lead 4 is bent into an L shape by the lead forming device 40 shown in FIG.
【0025】図5に示されているリード成形装置40は
上型41と下型42とを備えており、上型41および下
型42には樹脂封止体14を押さえる押さえ凹部43、
44が樹脂封止体14を収容し得るようにそれぞれ没設
されている。上型41、下型42の片脇には曲げローラ
45が垂直方向に上下動するように回転自在に軸架され
ており、曲げローラ45はアウタリード4に押接しなが
ら転動することにより、アウタリード4をL字形状に屈
曲するように構成されている。The lead forming apparatus 40 shown in FIG. 5 is provided with an upper die 41 and a lower die 42. The upper die 41 and the lower die 42 have a holding recess 43 for holding the resin sealing body 14, respectively.
44 are respectively recessed so that the resin sealing body 14 can be housed therein. A bending roller 45 is rotatably mounted on one side of the upper die 41 and the lower die 42 so as to vertically move in the vertical direction. The bending roller 45 rolls while being pressed against the outer lead 4 so that the outer lead 4 is configured to be bent into an L shape.
【0026】次に、前記構成に係るリード成形装置40
によるアウタリード4の屈曲方法を説明する。Next, the lead forming device 40 having the above-mentioned structure.
A method of bending the outer lead 4 will be described.
【0027】まず、図5(a)に示されているように、
樹脂封止体14は下型42の上面に形成された押さえ凹
部44内に配置される。この際、接触面部15の切欠側
面17が下向きにされて下型42の上面における押さえ
凹部44の外側部分に当接される。続いて、上型41と
下型42とが型締めされることにより、樹脂封止体14
が上下の押さえ凹部43、44によって押さえられる。First, as shown in FIG. 5 (a),
The resin encapsulant 14 is arranged in a holding recess 44 formed on the upper surface of the lower mold 42. At this time, the notch side surface 17 of the contact surface portion 15 is made to face downward and is brought into contact with the outer side portion of the pressing concave portion 44 on the upper surface of the lower mold 42. Subsequently, the upper mold 41 and the lower mold 42 are clamped, so that the resin sealing body 14
Are pressed by the upper and lower pressing recesses 43 and 44.
【0028】次いで、曲げローラ45が垂直下方向に移
動されると、曲げローラ45はアウタリード4を下方に
押し下げながらアウタリード4の外面を転動することに
より、図5(b)に示されているように、アウタリード
4を下型42の肩部を起点にしてL字形状に屈曲させ
る。このとき、切欠側面17が下型42の上面によって
押さえられているため、アウタリード4は適正にL字形
状に屈曲される状態になる。アウタリード4がL字形状
に屈曲されると、アウタリード4は切欠側面17に対し
て直角に突出した状態になり、半田付け実装部4aを形
成された状態になる。各半田付け実装部4aは同一の平
面内に揃った状態になっており、かつ、樹脂封止体14
の接触面部15における下面16と略同一の面を形成す
る状態になっている。Next, when the bending roller 45 is moved vertically downward, the bending roller 45 rolls the outer surface of the outer lead 4 while pushing the outer lead 4 downward, as shown in FIG. 5 (b). As described above, the outer lead 4 is bent in an L shape with the shoulder of the lower mold 42 as a starting point. At this time, since the notch side surface 17 is pressed by the upper surface of the lower mold 42, the outer lead 4 is properly bent into an L shape. When the outer lead 4 is bent into an L shape, the outer lead 4 projects at a right angle to the notch side surface 17, and the solder mounting portion 4a is formed. The soldering mounting portions 4a are aligned in the same plane, and the resin sealing body 14
The contact surface portion 15 is in a state of forming substantially the same surface as the lower surface 16.
【0029】以上の製造方法によって図1に示されてい
る前記構成に係る表面実装タイプの垂直実装パッケージ
18を備えている半導体装置19が製造されたことにな
る。この半導体装置19は図1に示されているようにプ
リント配線基板51に垂直に立てられた状態で表面実装
される。By the above manufacturing method, the semiconductor device 19 including the surface mounting type vertical mounting package 18 having the above-described structure shown in FIG. 1 is manufactured. As shown in FIG. 1, the semiconductor device 19 is surface-mounted in a state where it is erected vertically on the printed wiring board 51.
【0030】すなわち、プリント配線基板51にはラン
ド52が複数個、半導体装置19のパッケージ18にお
ける各アウタリード4に対応するように配されて略長方
形の薄板形状に形成されており、各ランド52には半田
ペースト(図示せず)が塗布されている。半導体装置1
9がプリント配線基板51に表面実装されるに際して、
プリント配線基板51の各ランド52にパッケージ18
の各アウタリード4が整合されて当接配置される。アウ
タリード4群がランド52群に当接されると、接触面部
15においてアウタリード4群と面一の接着面部下面1
6はプリント配線基板51の上面に当接した状態にな
る。そこで、この接触面部下面16とプリント配線基板
51の上面との間に接着材層53を介設することによ
り、接触面部下面16をプリント配線基板51の上面に
強力に接着することができるため、半導体装置19のパ
ッケージ18がプリント配線基板51に対して傾いた
り、倒れたりする事故を確実に防止することができる。That is, a plurality of lands 52 are arranged on the printed wiring board 51 so as to correspond to the outer leads 4 of the package 18 of the semiconductor device 19, and are formed in a substantially rectangular thin plate shape. Is coated with solder paste (not shown). Semiconductor device 1
When 9 is surface-mounted on the printed wiring board 51,
The package 18 is provided on each land 52 of the printed wiring board 51.
The outer leads 4 are aligned and abutted. When the group of outer leads 4 is brought into contact with the group of lands 52, the lower surface 1 of the bonding surface portion that is flush with the outer lead 4 group at the contact surface portion 15
6 is in contact with the upper surface of the printed wiring board 51. Therefore, since the adhesive layer 53 is provided between the lower surface 16 of the contact surface portion and the upper surface of the printed wiring board 51, the lower surface 16 of the contact surface portion can be strongly adhered to the upper surface of the printed wiring board 51. An accident that the package 18 of the semiconductor device 19 tilts or falls with respect to the printed wiring board 51 can be reliably prevented.
【0031】通例、表面実装形パッケージを備えた半導
体装置はプリント配線基板に半田ペーストによって仮接
着された状態で、リフロー半田付け処理される加熱炉等
に輸送されることが多い。SOP・ICやQFP・IC
等の水平実装パッケージにおいては、この輸送中にパッ
ケージがプリント配線基板に対して傾いたり、倒れたり
することは殆どない。ところが、表面実装タイプの垂直
実装パッケージを備えている半導体装置においては、プ
リント配線基板との接触面積が狭くしかも重心が高いた
め、輸送中の横方向の慣性力によって倒れたり傾いたり
する事故が発生し易い。In general, a semiconductor device provided with a surface mount type package is often temporarily attached to a printed wiring board with a solder paste and then transported to a heating furnace or the like for reflow soldering. SOP / IC and QFP / IC
In such a horizontally mounted package, the package hardly tilts or falls with respect to the printed wiring board during the transportation. However, in a semiconductor device equipped with a surface mount type vertical mount package, the contact area with the printed wiring board is small and the center of gravity is high, so an accident such as a fall or tilt due to lateral inertial force during transportation may occur. Easy to do.
【0032】しかし、本実施形態においては、この接触
面部下面16とプリント配線基板51の上面との間に接
着材層53を介設することにより、接触面部下面16を
プリント配線基板51の上面に強力に接着することがで
きるため、表面実装タイプの垂直実装パッケージ18を
備えている半導体装置19であっても、垂直実装パッケ
ージ18がプリント配線基板51に対して傾いたり、倒
れたりする事故を確実に防止することができる。However, in the present embodiment, the contact surface lower surface 16 is provided on the upper surface of the printed wiring board 51 by providing the adhesive layer 53 between the lower surface 16 of the contact surface portion and the upper surface of the printed wiring board 51. Since it can be strongly bonded, even in the case of the semiconductor device 19 including the surface mounting type vertical mounting package 18, the vertical mounting package 18 can be securely tilted or fallen with respect to the printed wiring board 51. Can be prevented.
【0033】そして、リフロー半田付け処理されると、
半導体装置19のパッケージ18における各アウタリー
ド4は半田付け実装部4aにおいて各ランド52に各半
田付け部54を適正かつそれぞれに均等に形成されるた
め、半導体装置19のパッケージ18はプリント配線基
板51に対して正確に垂直に表面実装された状態にな
る。When the reflow soldering process is performed,
Since each outer lead 4 in the package 18 of the semiconductor device 19 is properly and evenly formed with each soldering portion 54 on each land 52 in the soldering mounting portion 4a, the package 18 of the semiconductor device 19 is mounted on the printed wiring board 51. On the other hand, it becomes a state where it is surface-mounted exactly vertically.
【0034】前記実施形態によれば次の効果が得られ
る。 (1) 表面実装タイプの垂直実装パッケージにおける
樹脂封止体にアウタリードの半田付け実装部と面一の下
面を有する接触面部を突設することにより、アウタリー
ド群とランド群との半田ペーストによる仮接着状態にお
いて、接触面部下面とプリント配線基板上面とによって
仮接着力を補うことができるため、表面実装タイプの垂
直実装パッケージを備えている半導体装置であっても、
垂直実装パッケージがプリント配線基板に対して傾いた
り、倒れたりする事故を確実に防止することができる。According to the above embodiment, the following effects can be obtained. (1) Temporary bonding by solder paste between the outer lead group and the land group by projecting a contact surface portion having a lower surface flush with the soldering mounting portion of the outer lead on the resin sealing body in the surface mounting type vertical mounting package. In this state, since the temporary adhesive force can be supplemented by the lower surface of the contact surface portion and the upper surface of the printed wiring board, even a semiconductor device including a surface mounting type vertical mounting package,
Accidents in which the vertically mounted package tilts or falls with respect to the printed wiring board can be reliably prevented.
【0035】(2) 表面実装タイプの垂直実装パッケ
ージを備えている半導体装置をプリント配線基板に確実
に垂直に表面実装させることにより、三次元実装を実現
することができるため、実装密度を飛躍的に高めること
ができる。(2) Since three-dimensional mounting can be realized by surely surface-mounting a semiconductor device having a surface-mounting type vertical mounting package vertically on a printed wiring board, the mounting density is dramatically increased. Can be increased to
【0036】図6は本発明の実施形態2である半導体装
置を示しており、(a)は外観斜視図、(b)は底面図
である。FIG. 6 shows a semiconductor device according to a second embodiment of the present invention, (a) is an external perspective view and (b) is a bottom view.
【0037】本実施形態2が前記実施形態1と異なる点
は、各アウタリード4の半田付け実装部4aと、樹脂封
止体14の接触面部15が交互に向きを換えられて互い
に千鳥状に配置されている点である。The second embodiment is different from the first embodiment in that the soldering mounting portions 4a of the outer leads 4 and the contact surface portions 15 of the resin sealing body 14 are alternately turned and arranged in a zigzag pattern. That is the point.
【0038】本実施形態2においても、接触面部15の
下面16によってアウタリード4の半田付け実装部4a
のランド52との半田ペーストによる仮接着力の不足分
を補うことができるため、垂直実装パッケージ18の傾
きや倒れ等の事故を未然に防止することができる。Also in the second embodiment, the solder mounting portion 4a of the outer lead 4 is formed by the lower surface 16 of the contact surface portion 15.
Since the shortage of the temporary adhesive force due to the solder paste with the land 52 can be compensated, it is possible to prevent accidents such as tilting and falling of the vertical mounting package 18 in advance.
【0039】図7は本発明の実施形態3である半導体装
置の実装状態を示しており、(a)は外観斜視図、
(b)は(a)のb−b線に沿う側面断面図である。FIG. 7 shows a mounted state of the semiconductor device according to the third embodiment of the present invention, in which (a) is an external perspective view,
(B) is a side sectional view taken along the line bb of (a).
【0040】本実施形態3が前記実施形態1と異なる点
は、樹脂封止体14の接触面部15に接触面積増加部1
5aがアウタリード4の半田付け実装部4aと反対方向
に突出されて形成されている点である。The third embodiment differs from the first embodiment in that the contact surface increasing portion 1 is provided on the contact surface portion 15 of the resin sealing body 14.
5a is formed so as to project in a direction opposite to the solder mounting portion 4a of the outer lead 4.
【0041】本実施形態3によれば、プリント配線基板
51との接触面積が増加されるため、垂直実装パッケー
ジ18の傾きや倒れ等の事故をより一層確実に防止する
ことができる。According to the third embodiment, since the contact area with the printed wiring board 51 is increased, it is possible to more reliably prevent accidents such as tilting and falling of the vertically mounted package 18.
【0042】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and can be variously modified without departing from the gist thereof. Needless to say.
【0043】例えば、ペレットはリードフレームにリー
ド・オン・チップ(LOC)構造にボンディングするに
限らず、タブやヘッダ等の基板にボンディングするよう
に構成してもよい。For example, the pellet is not limited to be bonded to a lead frame in a lead-on-chip (LOC) structure, but may be bonded to a substrate such as a tab or a header.
【0044】垂直実装パッケージは接触面部の下面によ
ってプリント配線基板との接触面積を増加されることに
より、起立を維持し易くなるため、接触面部下面をプリ
ント配線基板の上面に接着層を介して接着しなくともよ
い。Since the contact area of the vertically mounted package with the printed wiring board is increased by the lower surface of the contact surface portion, it becomes easier to maintain the upright position. Therefore, the lower surface of the contact surface portion is bonded to the upper surface of the printed wiring board through the adhesive layer. You don't have to.
【0045】[0045]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
【0046】表面実装タイプの垂直実装パッケージにお
ける樹脂封止体にアウタリードの半田付け実装部と面一
の下面を有する接触面部を突設することにより、アウタ
リード群とランド群との半田ペーストによる仮接着状態
において、接触面部下面とプリント配線基板上面とによ
って仮接着力を補うことができるため、表面実装タイプ
の垂直実装パッケージを備えている半導体装置であって
も、垂直実装パッケージがプリント配線基板に対して傾
いたり、倒れたりする事故を確実に防止することができ
る。By provision of a contact surface portion having a lower surface flush with the soldering mounting portion of the outer lead on the resin sealing body in the surface mounting type vertical mounting package, the outer lead group and the land group are temporarily bonded by solder paste. In this state, since the temporary adhesive force can be supplemented by the lower surface of the contact surface portion and the upper surface of the printed wiring board, even in a semiconductor device having a surface mounting type vertical mounting package, the vertical mounting package is It is possible to reliably prevent an accident such as tilting or falling.
【図1】本発明の一実施形態である半導体装置の実装状
態を示しており(a)は外観斜視図、(b)は(a)の
b−b線に沿う側面断面図である。1A and 1B show a mounted state of a semiconductor device according to an embodiment of the present invention, FIG. 1A is an external perspective view, and FIG. 1B is a side sectional view taken along line bb of FIG.
【図2】その半導体装置の製造方法におけるペレットお
よびワイヤ・ボンディング工程後を示しており、(a)
は一部省略平面図、(b)は(a)のb−b矢視断面図
である。FIG. 2 shows a state after a pellet and wire bonding step in the method for manufacturing the semiconductor device, FIG.
Is a partially omitted plan view, and (b) is a sectional view taken along the line bb of (a).
【図3】樹脂封止体成形工程を示す縦断面図である。FIG. 3 is a vertical cross-sectional view showing a resin sealing body molding step.
【図4】その成形後を示しており、(a)は一部省略一
部切断平面図、(b)は(a)のb−b矢視断面図であ
る。4A and 4B are views after the molding, in which FIG. 4A is a partially cutaway plan view with a part thereof omitted, and FIG. 4B is a sectional view taken along the line bb of FIG.
【図5】アウタリードの成形工程を示しており、(a)
は成形前の正面図、(b)は成形後の正面図である。FIG. 5 shows a molding process of the outer lead, (a)
Is a front view before molding, and (b) is a front view after molding.
【図6】本発明の実施形態2である半導体装置を示して
おり、(a)は外観斜視図、(b)は底面図である。FIG. 6 shows a semiconductor device according to a second embodiment of the present invention, (a) is an external perspective view, and (b) is a bottom view.
【図7】本発明の実施形態3である半導体装置の実装状
態を示しており、(a)は外観斜視図、(b)は(a)
のb−b線に沿う側面断面図である。7A and 7B show a mounted state of a semiconductor device according to a third embodiment of the present invention, FIG. 7A is an external perspective view, and FIG.
FIG. 6 is a side sectional view taken along line bb of FIG.
1…多連リードフレーム、2…単位リードフレーム、3
…外枠(フレーム)、3a…位置決め孔、4…アウタリ
ード、4a…半田付け実装部、5…インナリード、6…
バスバー、7…ダムバー、9…ペレット、9a…電極パ
ッド、10…パッシベーション膜、11…絶縁シート、
12…ボンディングワイヤ、13…組立品、14…樹脂
封止体、15…接触面部、15a…接触面積増加部、1
6…下面、17…切欠側面、18…表面実装タイプの垂
直実装パッケージ、19…半導体装置、20…トランス
ファ成形装置、21…上型、22…下型、23…キャビ
ティー、23a…上型キャビティー凹部、23b…下型
キャビティー凹部、24…ポット、25…プランジャ、
26…カル、27…ランナ、28…ゲート、29…逃げ
凹部、30…レジン、40…リード成形装置、41…上
型、42…下型、43、44…押さえ凹部、45…曲げ
ローラ、51…プリント配線基板、52…ランド、53
…接着材層、54…半田付け部。1 ... multiple lead frame, 2 ... unit lead frame, 3
... Outer frame (frame), 3a ... Positioning hole, 4 ... Outer lead, 4a ... Solder mounting part, 5 ... Inner lead, 6 ...
Bus bar, 7 ... Dam bar, 9 ... Pellet, 9a ... Electrode pad, 10 ... Passivation film, 11 ... Insulating sheet,
12 ... Bonding wire, 13 ... Assembly, 14 ... Resin encapsulant, 15 ... Contact surface portion, 15a ... Contact area increasing portion, 1
6 ... Lower surface, 17 ... Notch side surface, 18 ... Surface mounting type vertical mounting package, 19 ... Semiconductor device, 20 ... Transfer molding device, 21 ... Upper mold, 22 ... Lower mold, 23 ... Cavity, 23a ... Upper mold cabinet Tee recess, 23b ... Lower mold cavity recess, 24 ... Pot, 25 ... Plunger,
26 ... Cull, 27 ... Runner, 28 ... Gate, 29 ... Escape recess, 30 ... Resin, 40 ... Lead forming device, 41 ... Upper mold, 42 ... Lower mold, 43, 44 ... Holding recess, 45 ... Bending roller, 51 ... Printed wiring board, 52 ... Land, 53
... Adhesive material layer, 54 ... Soldering part.
Claims (3)
出された複数本のアウタリードとを備えているパッケー
ジが実装基板の実装面に対して垂直に配置されて表面実
装される半導体装置において、 前記各アウタリードは前記樹脂封止体からの引き出し方
向に対して直角に、かつ、同一平面内に含まれるように
それぞれ屈曲されて半田付け実装部を形成されており、
前記樹脂封止体におけるアウタリード群の引き出し側端
面の一部は半田付け実装部群を含む面に一致されて接触
面部を形成されていることを特徴とする半導体装置。1. A semiconductor device in which a package including a resin encapsulant and a plurality of outer leads drawn out from the resin encapsulant is arranged perpendicularly to a mounting surface of a mounting substrate and surface-mounted. In the above, each of the outer leads is formed at a right angle with respect to the withdrawal direction from the resin sealing body, and is bent so as to be included in the same plane to form a soldering mounting portion,
A semiconductor device, wherein a part of a lead-out side end surface of the outer lead group in the resin encapsulant is formed in contact with a surface including a soldering mounting section group.
が交互に向きを換えられて互いに千鳥状に配置されてい
ることを特徴とする請求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the soldering mounting portions and the contact surface portions are alternately turned and arranged in a zigzag pattern.
対方向に突出された面積増加部を形成されていることを
特徴とする請求項1に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the contact surface portion is formed with an area increasing portion protruding in a direction opposite to the soldering mounting portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30064295A JPH09121015A (en) | 1995-10-25 | 1995-10-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30064295A JPH09121015A (en) | 1995-10-25 | 1995-10-25 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09121015A true JPH09121015A (en) | 1997-05-06 |
Family
ID=17887329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30064295A Pending JPH09121015A (en) | 1995-10-25 | 1995-10-25 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09121015A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100908299B1 (en) * | 2008-10-16 | 2009-07-17 | (주)참빛 | Lead frame substrate and diode package having the same |
JP2012069780A (en) * | 2010-09-24 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | Method for manufacturing resin seal type semiconductor device, resin seal type semiconductor device and lead frame for the same |
US8692366B2 (en) | 2010-09-30 | 2014-04-08 | Analog Device, Inc. | Apparatus and method for microelectromechanical systems device packaging |
US8836132B2 (en) | 2012-04-03 | 2014-09-16 | Analog Devices, Inc. | Vertical mount package and wafer level packaging therefor |
US9475694B2 (en) | 2013-01-14 | 2016-10-25 | Analog Devices Global | Two-axis vertical mount package assembly |
US10629574B2 (en) | 2016-10-27 | 2020-04-21 | Analog Devices, Inc. | Compact integrated device packages |
US10697800B2 (en) | 2016-11-04 | 2020-06-30 | Analog Devices Global | Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits |
US11628275B2 (en) | 2018-01-31 | 2023-04-18 | Analog Devices, Inc. | Electronic devices |
US11647678B2 (en) | 2016-08-23 | 2023-05-09 | Analog Devices International Unlimited Company | Compact integrated device packages |
-
1995
- 1995-10-25 JP JP30064295A patent/JPH09121015A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100908299B1 (en) * | 2008-10-16 | 2009-07-17 | (주)참빛 | Lead frame substrate and diode package having the same |
JP2012069780A (en) * | 2010-09-24 | 2012-04-05 | Shindengen Electric Mfg Co Ltd | Method for manufacturing resin seal type semiconductor device, resin seal type semiconductor device and lead frame for the same |
US8692366B2 (en) | 2010-09-30 | 2014-04-08 | Analog Device, Inc. | Apparatus and method for microelectromechanical systems device packaging |
US8836132B2 (en) | 2012-04-03 | 2014-09-16 | Analog Devices, Inc. | Vertical mount package and wafer level packaging therefor |
US9278851B2 (en) | 2012-04-03 | 2016-03-08 | Analog Devices, Inc. | Vertical mount package and wafer level packaging therefor |
US9475694B2 (en) | 2013-01-14 | 2016-10-25 | Analog Devices Global | Two-axis vertical mount package assembly |
US11647678B2 (en) | 2016-08-23 | 2023-05-09 | Analog Devices International Unlimited Company | Compact integrated device packages |
US10629574B2 (en) | 2016-10-27 | 2020-04-21 | Analog Devices, Inc. | Compact integrated device packages |
US10697800B2 (en) | 2016-11-04 | 2020-06-30 | Analog Devices Global | Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits |
US11628275B2 (en) | 2018-01-31 | 2023-04-18 | Analog Devices, Inc. | Electronic devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2967344B2 (en) | Stacked semiconductor package module and manufacturing method of stacked semiconductor package module | |
US6130115A (en) | Plastic encapsulated semiconductor device and method of manufacturing the same | |
KR100460063B1 (en) | Stack ball grid arrary package of center pad chips and manufacturing method therefor | |
JP4352593B2 (en) | Resin-sealed circuit device | |
KR100392713B1 (en) | Electronic device | |
US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US5986209A (en) | Package stack via bottom leaded plastic (BLP) packaging | |
US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
JP2538107B2 (en) | Method for manufacturing high density semiconductor module | |
US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
JP2001077232A (en) | Semiconductor device and manufacture thereof | |
JP2885414B2 (en) | Semiconductor device, mounting method thereof, and electronic device | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
US6657298B1 (en) | Integrated circuit chip package having an internal lead | |
US20030197262A1 (en) | Dual-chip integrated circuit package and method of manufacturing the same | |
US6617200B2 (en) | System and method for fabricating a semiconductor device | |
US20040084757A1 (en) | Micro leadframe package having oblique etching | |
JP2915282B2 (en) | Plastic molded integrated circuit package | |
JPH09121015A (en) | Semiconductor device | |
JP3455685B2 (en) | Method for manufacturing semiconductor device | |
JP3482888B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
US5990544A (en) | Lead frame and a semiconductor device having the same | |
JP4189161B2 (en) | Lead frame, semiconductor device and manufacturing method thereof | |
JP2631520B2 (en) | Molding method for resin-sealed package |