JPH0878419A - Manufacture of bump and semiconductor device using the same - Google Patents
Manufacture of bump and semiconductor device using the sameInfo
- Publication number
- JPH0878419A JPH0878419A JP6208943A JP20894394A JPH0878419A JP H0878419 A JPH0878419 A JP H0878419A JP 6208943 A JP6208943 A JP 6208943A JP 20894394 A JP20894394 A JP 20894394A JP H0878419 A JPH0878419 A JP H0878419A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- film
- semiconductor device
- electrode
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、バンプ、及びこのバン
プを用いた半導体装置の製造方法に係り、特に転写方式
で作成するバンプと、このバンプを用いた半導体装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump and a method of manufacturing a semiconductor device using the bump, and more particularly to a bump formed by a transfer method and a semiconductor device using the bump.
【0002】近年、半導体装置の高性能化に伴う半導体
素子の高集積化、及び電子部品の実装密度の高密化への
要求は高まる一方である。In recent years, the demand for higher integration of semiconductor elements and higher packaging density of electronic parts has increased as the performance of semiconductor devices has increased.
【0003】このため、回路基板に挿入孔を形成せずに
パッケージを実装する表面実装の方式によって実装密度
を上げる技術が盛んに行われている。その中でも特に高
実装密度、低価格の要求を満たすパッケージ構造にフリ
ップチップタイプのパッケージがある。フリップチップ
のパッケージは、半導体チップの電極と外部電極との接
続に従来から使用されてきたリード端子に変えて、バン
プと呼ばれる突起状の端子を使って回路基板に接続する
構成のものである。For this reason, a technique for increasing the mounting density has been actively used by the surface mounting method in which the package is mounted without forming the insertion hole in the circuit board. Among them, the flip-chip type package has a package structure that particularly satisfies the requirements of high packaging density and low price. The flip-chip package has a structure in which a projecting terminal called a bump is used to connect to a circuit board instead of a lead terminal that has been conventionally used for connecting an electrode of a semiconductor chip and an external electrode.
【0004】バンプはリードピッチ(半導体チップ、或
いはパッケージのリードのピッチで実装密度の指標とな
る)の小さいことに加えてピン状の端子よりも安価に製
造できるという利点がある。Bumps have the advantage that they can be manufactured at a lower cost than pin-shaped terminals in addition to having a small lead pitch (the pitch of the leads of a semiconductor chip or a package, which is an index of mounting density).
【0005】よって、リードピッチが小さくて、且つ低
コストで製造できるバンプと、これを用いた半導体装置
を開発することは電子機器の小型化、及び低価格化に寄
与するものである。Therefore, the development of a bump having a small lead pitch and which can be manufactured at low cost and a semiconductor device using the bump contributes to downsizing and cost reduction of electronic equipment.
【0006】[0006]
【従来の技術】バンプの製造方法の一つとして、転写式
による方法がある。2. Description of the Related Art As one of the bump manufacturing methods, there is a transfer method.
【0007】以下に従来の転写式バンプの構成と、製造
方法について図4及び図5と共に述べる。The structure of the conventional transfer type bump and the manufacturing method will be described below with reference to FIGS.
【0008】図4は工程を順を追って説明した図であ
り、図5は転写式バンプの各製造工程の状態を図示した
ものである。転写式のバンプの製造方法とは、半導体装
置本体1にバンプを接合するための電極2を設けると共
に、別途バンプを形成基板8上に設け、半導体装置本体
1に熱蒸着によって転写するものである。FIG. 4 is a diagram for explaining the steps in order, and FIG. 5 shows the state of each manufacturing step of the transfer bump. The transfer-type bump manufacturing method is a method in which the electrodes 2 for joining the bumps are provided on the semiconductor device main body 1 and the bumps are separately provided on the formation substrate 8 and transferred to the semiconductor device main body 1 by thermal evaporation. .
【0009】即ち、転写式によるバンプの製造はそれぞ
れ半導体装置本体1、及びバンプ9に異なる処理を施
し、最後に接合させるもので、両者の処理に時系列的な
相関は必要無い。That is, in the transfer-type bump manufacturing, the semiconductor device body 1 and the bumps 9 are subjected to different treatments and finally joined, and there is no need for a time-series correlation between the treatments.
【0010】半導体装置本体1に行うバンプ9を接合す
る処理とは主にバリアメタルと呼ばれる反応防止膜を設
けるための工程である。現在半導体装置本体1の電極に
はAlを用い、かつバンプの材料となるのがPb・Sn
半田である構成が一般的である。反応防止膜とは、Pb
・Sn半田とAlを接合した際に、両者が反応、相互拡
散して電気伝導を落とす、或いは接続の強度を低下させ
るといった問題が起こらないように両者の反応を防止す
る機能を有する金属膜である。The process of joining the bumps 9 to the semiconductor device body 1 is mainly a process for providing a reaction preventive film called a barrier metal. Currently, Al is used for the electrodes of the semiconductor device main body 1 and the material for the bumps is Pb.Sn.
The structure which is solder is general. Reaction prevention film is Pb
-A metal film having a function of preventing the reaction between the Sn solder and Al so that they do not react with each other and cause mutual diffusion to reduce electric conduction or reduce the strength of the connection when they are joined. is there.
【0011】図5では、半導体装置本体1に対する処理
工程を(a)乃至(e)で示し、形成基板8に対して施
される処理工程を(f)及び(g)で示した。In FIG. 5, processing steps for the semiconductor device body 1 are shown by (a) to (e), and processing steps for the formation substrate 8 are shown by (f) and (g).
【0012】図5(a)では半導体装置本体1に設けら
れたアルミ(Al)成電極2上に絶縁膜であるパッシベ
ーション膜3を設けて、電極2の上部をパターニングし
て電極2を露出させた状態を示す。ここまでの工程は図
4においての工程51乃至工程53で示すものである。In FIG. 5A, a passivation film 3 which is an insulating film is provided on an aluminum (Al) electrode 2 provided on the semiconductor device body 1, and the electrode 2 is exposed by patterning the upper portion of the electrode 2. Shows the state. The steps up to this point are shown as steps 51 to 53 in FIG.
【0013】図5(b)では反応防止膜となるニッケル
(Ni)膜5とAu膜4をそれぞれ電極2上に成膜した
状態を示している。この工程は図4の工程54及び工程
55に対応する。FIG. 5B shows a state in which a nickel (Ni) film 5 and an Au film 4 which are reaction preventing films are formed on the electrodes 2, respectively. This step corresponds to step 54 and step 55 in FIG.
【0014】次に図5(c)では反応防止膜10をパタ
ーニングするためにレジスト6の塗布、露光に係る一連
の処理によって、レジスト6によるマスクを作成した状
態を示すものである。この工程は図4では工程56及び
工程57で示されるものである。Next, FIG. 5C shows a state in which a mask made of the resist 6 is formed by a series of processes relating to the coating and exposure of the resist 6 for patterning the reaction preventive film 10. This step is shown as step 56 and step 57 in FIG.
【0015】次に図5(d)では先に示した(c)の工
程で形成したレジスト6によるマスクを用いて行った反
応防止膜10のエッチングが完了した状態を示すもので
ある。この工程は図4においては工程58に当たる。Next, FIG. 5D shows a state in which the reaction preventing film 10 has been completely etched using the mask of the resist 6 formed in the step (c) described above. This step corresponds to step 58 in FIG.
【0016】最後に図5(e)のようにレジスト6を剥
離して半導体装置本体1の電極2上に反応防止膜10が
形成されてバンプ9の接続が可能な状態になる。この工
程は図4において工程59であり、以上で半導体装置本
体1に施す処理は終了する。Finally, as shown in FIG. 5 (e), the resist 6 is peeled off to form the reaction preventing film 10 on the electrode 2 of the semiconductor device main body 1 and the bumps 9 can be connected. This step is step 59 in FIG. 4, and the processing performed on the semiconductor device body 1 is completed.
【0017】次にバンプの形成について述べる。先ずバ
ンプの形成基板8にレジスト7を塗布、露光に係る処理
によってバンプ成型用の型7を設ける。この工程は図4
において工程60に相応する。但し、この形成用型の形
成工程や、先に工程53で述べたパッシベーション膜3
のパターニング工程も反応防止膜のパターニングと同様
工程56乃至、工程59の処理を経て行われるものであ
るが、いずれも後に述べる発明との相違は無いので各フ
ォトリソグラフィーの工程の説明を避けて単にパターニ
ング、或いは形成工程と記す。Next, the formation of bumps will be described. First, the bump forming substrate 8 is coated with the resist 7, and the bump forming die 7 is provided by a process related to exposure. This process is shown in Figure 4.
In step 60. However, the passivation film 3 formed in the step of forming the forming die and the step 53 described above.
The patterning process is also performed through the processes of steps 56 to 59 similar to the patterning of the reaction preventive film, but since there is no difference from the invention described below, the description of each photolithography process will be simply omitted. This is referred to as patterning or formation process.
【0018】レジスト7をマスクに半田材を形成基板8
に被着すると、樹脂材であるレジスト7上に半田材は接
着せずに形成基板8、及び形成基板8に接着した半田材
上にのみ体積されるのでレジスト7を型としてバンプ9
の形状に成型されていくのである。Substrate 8 on which solder material is formed using resist 7 as a mask
When it is deposited on the bumps 9 using the resist 7 as a mold, the solder material is not adhered to the resist 7 which is a resin material and is deposited only on the formation substrate 8 and the solder material adhered to the formation substrate 8.
It is molded into the shape of.
【0019】形成基板8上に形成完了したバンプ9は図
5の(h)及び図4の工程62に示ように半導体装置本
体1の反応防止膜10を設けた電極2に転写、熱圧着に
よって接続されるものである。The bumps 9 that have been formed on the formation substrate 8 are transferred to the electrode 2 provided with the reaction preventive film 10 of the semiconductor device body 1 by thermocompression bonding as shown in step (h) of FIG. 5 and step 62 of FIG. It is connected.
【0020】また、工程60及び工程61に述べた工程
で形成されるバンプを図6(a)及び(b)に示す。
(a)は上面図であり、(b)は上面図(a)の線A−
A’に沿う矢視図である。尚バンプ9の成型用型となっ
たレジスト7は再利用する場合と除去する場合がある。The bumps formed in the steps 60 and 61 are shown in FIGS. 6 (a) and 6 (b).
(A) is a top view, (b) is a line A- of a top view (a).
It is an arrow line view along A '. The resist 7 used as the molding die for the bumps 9 may be reused or removed.
【0021】半導体装置本体1の電極2に反応防止膜1
0を設ける際に、マスク工程によるパターニングを用い
ている。The reaction prevention film 1 is formed on the electrode 2 of the semiconductor device body 1.
When 0 is provided, patterning by a mask process is used.
【0022】マスク工程は、レジストの塗布工程56、
工程露光57、レジストの剥離工程58と工数が多く、
煩雑なものである上にプラズマを発生するエッチング装
置、或いは被エッチング物やエッチング液で専用のエッ
チング槽といった設備を要する。エッチング装置、及び
エッチング槽は高価な設備であり半導体装置の製造コス
トを上げる原因となる。The mask process includes a resist coating process 56,
Process exposure 57, resist peeling process 58, and many steps,
In addition to being complicated, an etching device for generating plasma, or an equipment such as a dedicated etching tank for an object to be etched or an etching solution is required. The etching apparatus and the etching tank are expensive equipment, which increases the manufacturing cost of the semiconductor device.
【0023】また、マスク工程には、半導体装置本体1
の電極の位置に合わせて反応防止膜10を設けるための
位置合わせをする作業が必要であり、位置合わせの作業
に支障があれば製造される半導体装置は不良となって工
程の歩留りを落とすことになる。In the mask process, the semiconductor device body 1
It is necessary to perform an alignment work for providing the reaction prevention film 10 in accordance with the position of the electrode of 1., and if the alignment work is hindered, the manufactured semiconductor device becomes defective and the process yield is reduced. become.
【0024】本発明は以上の点を鑑み、より簡易に半導
体装置本体に接合できる転写式バンプを開発し、かつこ
のバンプを用いて半導体装置をより簡易に製造する方法
により、マスク工程を減らして工程の簡易化と製造コス
トの低価格化を目的とするものである。In view of the above points, the present invention has developed a transfer type bump which can be more easily bonded to a semiconductor device body, and a method of manufacturing a semiconductor device more easily by using this bump, thereby reducing the mask process. The purpose is to simplify the process and reduce the manufacturing cost.
【0025】[0025]
【発明が解決しようとする課題】上記の問題を解決する
ために本発明では下記の通り構成した。In order to solve the above problems, the present invention has the following configuration.
【0026】請求項1のバンプは、半導体装置の電極に
接合されるバンプにおいて、バンプ本体と、バンプ本体
のうち半導体装置の電極と接合される部分に設けた、バ
ンプ本体が該半導体装置の該電極と反応することを防止
する反応防止膜とよりなる構成としたとを特徴とするも
のである。The bump of claim 1 is a bump to be bonded to an electrode of a semiconductor device, wherein the bump body is provided on a portion of the bump body to be bonded to an electrode of the semiconductor device. The present invention is characterized in that it is configured by a reaction preventing film that prevents reaction with the electrodes.
【0027】請求項2のバンプは、バンプ本体をPb・
Sn半田によって構成すると共に、該反応防止膜をAu
膜と、Cu膜からなる金属層とすることを特徴とするも
のである。In the bump of claim 2, the bump body is made of Pb.
It is composed of Sn solder and the reaction prevention film is made of Au.
It is characterized in that the film and the metal layer are made of a Cu film.
【0028】請求項3の半導体装置の製造方法は、バン
プを接合する電極を有する半導体装置本体を製造すると
共に、バンプの形成基板上にバンプ成型用の成型用型を
設ける工程と、成型用型上から、バンプの本体となるバ
ンプ本体形成材を形成基板上に被着させてバンプ本体を
形成する工程と、形成したバンプ本体上に電極とバンプ
が反応することを防止する機能を有する材料からなる反
応防止膜を成膜する工程とによってバンプを製造し、バ
ンプを、バンプの上の反応防止膜を介して半導体装置の
電極と接合する構成としたことを特徴とするものであ
る。According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device, which comprises manufacturing a semiconductor device body having electrodes for bonding bumps and providing a molding die for bump molding on a bump forming substrate, and a molding die. From the top, a step of forming a bump body by applying a bump body forming material to be the body of the bump on a formation substrate, and a material having a function of preventing the electrode and the bump from reacting on the formed bump body. And a step of forming a reaction-preventing film, the bumps are manufactured, and the bumps are bonded to the electrodes of the semiconductor device via the reaction-preventing film on the bumps.
【0029】請求項4の半導体装置の製造方法は、バン
プ形成材を、Pb・Sn半田とすると共に、反応防止膜
を、Au膜とCu膜からなる金属層としたことを特徴と
するものである。The method of manufacturing a semiconductor device according to a fourth aspect is characterized in that the bump forming material is Pb.Sn solder and the reaction preventing film is a metal layer composed of an Au film and a Cu film. is there.
【0030】[0030]
【作用】請求項1の発明において、半導体装置の電極に
接合されるバンプの半導体装置の電極との接合部分に、
反応防止膜を形成することによって、半導体装置本体に
反応防止膜を形成する必要が無くなった。According to the first aspect of the invention, the bumps joined to the electrodes of the semiconductor device are connected to the electrodes of the semiconductor device at the joints.
By forming the reaction prevention film, it becomes unnecessary to form the reaction prevention film on the semiconductor device body.
【0031】請求項2の発明において、バンプ本体をP
b・Sn半田によって構成すると共に、反応防止膜の構
成にAlと熱圧着した際の密着性が良好で相互拡散の無
いAu膜を選んだことにより、半導体装置本体のAl製
の電極と接合させた際に半導体装置本体の電極とバンプ
間の信頼性及び強度を向上させた。In the invention of claim 2, the bump main body is made of P
By using an Au film that is composed of b.Sn solder and has good adhesion when thermocompression-bonded with Al and does not cause mutual diffusion, it is bonded to the Al electrode of the semiconductor device body. In doing so, the reliability and strength between the electrodes of the semiconductor device body and the bumps were improved.
【0032】また、反応防止膜の構成にPb・Sn半田
との接合力の強いCu膜を選んだことにより、バンプ本
体と反応防止膜の接合力が強くなった。Further, by selecting a Cu film having a strong bonding force with Pb.Sn solder as the structure of the reaction preventing film, the bonding force between the bump body and the reaction preventing film is strengthened.
【0033】請求項3の発明において、バンプ本体に反
応防止膜を備えたことによって半導体装置本体に反応防
止膜を設ける工程が不要になった。According to the third aspect of the present invention, the step of providing the reaction preventive film on the semiconductor device main body is not necessary because the bump main body is provided with the reaction preventive film.
【0034】また、バンプに反応防止膜を設ける工程に
はマスクが不要であるから、半導体装置の製造上マスク
工程が一つ減って、これに掛かっていた工程の簡易化、
及び時間の短縮化、コストの低減が図られる。Further, since a mask is not required in the step of providing the reaction preventive film on the bumps, one mask step is omitted in the manufacturing of the semiconductor device, and the steps involved in this step are simplified.
In addition, the time and cost can be reduced.
【0035】請求項4の発明において、バンプをPb・
Sn半田によって構成すると共に、反応防止膜の構成に
Alと熱圧着した際の密着性が良好で相互拡散の無いA
u膜を選んだことにより、半導体装置本体のAl製電極
とバンプを接合した際に、半導体装置本体の電極とバン
プ間の信頼性の高いプロセス条件となった。In the invention of claim 4, the bump is made of Pb.
In addition to being composed of Sn solder, the reaction preventive film has good adhesiveness when thermocompression-bonded with Al and does not cause mutual diffusion.
By selecting the u film, a highly reliable process condition between the electrode and the bump of the semiconductor device body when the Al electrode and the bump of the semiconductor device body were joined was obtained.
【0036】また、反応防止膜の構成にPb・Sn半田
との接合力の強いCu膜を選んだことにより、バンプ本
体と反応防止膜の接合力が強いプロセス条件となった。Further, by selecting a Cu film having a strong bonding force with Pb.Sn solder for the structure of the reaction preventing film, a process condition in which the bonding force between the bump body and the reaction preventing film is strong is obtained.
【0037】[0037]
【実施例】先ず、請求項1及び2に記載した発明のバン
プの一実施例について説明する。First, an embodiment of the bump of the invention described in claims 1 and 2 will be described.
【0038】バンプの概略構成図を図3(a)、及び
(b)に示す。Schematic block diagrams of the bumps are shown in FIGS. 3 (a) and 3 (b).
【0039】図3(a)は本実施例で作成した反応防止
膜20を有する転写方式のバンプ90を表す上面図であ
る。また、(b)は(a)に示す線B−B’に沿う矢視
図である。バンプ90の形成基板18の上に、反応防止
膜20となるAu膜14、及びCu膜15を備えたバン
プ本体19より構成されたバンプ90が配設されてい
る。FIG. 3A is a top view showing a transfer type bump 90 having the reaction preventive film 20 formed in this embodiment. Further, (b) is an arrow view taken along a line BB ′ shown in (a). On the substrate 18 on which the bump 90 is formed, the bump 90 composed of the bump body 19 having the Au film 14 serving as the reaction preventing film 20 and the Cu film 15 is provided.
【0040】本実施例によるバンプ本体19は、Pb・
Sn半田によって構成され、半導体装置本体11の電極
との接合部分に反応防止膜20を備えており、半導体装
置本体11の電極に反応防止膜を設けずに接合可能な構
成になっている反応防止膜20はPb・Sn半田製のバ
ンプ本体19上にスパッタリングによって直接成膜され
たCu膜15と、その上に同様にスパッタリングで成膜
されたAu膜14の二層の金属膜によって構成されてお
り、その膜厚はそれぞれ0.1〜1μm程度である。The bump body 19 according to this embodiment is made of Pb.
Reaction preventive film 20 made of Sn solder and provided with a reaction preventive film 20 at the joint portion with the electrode of the semiconductor device main body 11 so that the electrode of the semiconductor device main body 11 can be joined without providing the reaction preventive film. The film 20 is composed of a two-layer metal film of a Cu film 15 directly formed by sputtering on the bump body 19 made of Pb.Sn solder and an Au film 14 similarly formed thereon by sputtering. The film thickness is about 0.1 to 1 μm.
【0041】この構成によって、電極に反応防止膜を形
成する際の位置合わせが不要となると共に位置合わせ精
度の信頼性が高くなる。With this structure, the alignment when forming the reaction preventive film on the electrode is not necessary and the reliability of the alignment accuracy is improved.
【0042】また、反応防止膜20を構成する部材にA
u膜14を選んだことによって電極との密着性が上がっ
た。また、Cu膜15を選んだことによって、反応防止
膜20と下地となるPb・Sn半田との密着性が上がっ
た。A member forming the reaction preventive film 20 is
By selecting the u film 14, the adhesion with the electrode was improved. Further, by selecting the Cu film 15, the adhesion between the reaction preventive film 20 and the underlying Pb.Sn solder was improved.
【0043】次に、請求項3及び4に記載した発明の一
実施例について説明する。Next, an embodiment of the invention described in claims 3 and 4 will be described.
【0044】図1及び、図2にバンプ90を用いた半導
体装置の製造方法方法の工程を示す。1 and 2 show steps of a method of manufacturing a semiconductor device using the bump 90.
【0045】図1は工程を順を追って説明した図であ
り、図2は転写式バンプの各製造工程の状態を図示した
ものである。FIG. 1 is a diagram for explaining the steps in sequence, and FIG. 2 shows the state of each manufacturing step of the transfer bump.
【0046】図2では(a)に示した工程のみが半導体
装置本体11に施す処理で、(b)至(e)が形成基板
18にバンプ90を形成する工程である。In FIG. 2, only the process shown in FIG. 2A is a process performed on the semiconductor device body 11, and FIGS. 2B to 2E are processes for forming the bumps 90 on the formation substrate 18.
【0047】先ず半導体装置本体11に施す処理工程に
ついて述べる。First, the processing steps applied to the semiconductor device body 11 will be described.
【0048】半導体装置本体11上に設けられたAl製
の電極12の上にパッシベーション膜13を成膜し、パ
ターニングして電極12の上面を露出させる工程までは
従来と同じである。この工程は図1において工程71乃
至工程73に記載するものである。但し、本実施例で
は、半導体装置本体11に施す以降の処理は無く、以上
でバンプ90を接続することが可能な状態となる。The process up to the step of forming the passivation film 13 on the Al electrode 12 provided on the semiconductor device main body 11 and patterning it to expose the upper surface of the electrode 12 is the same as the conventional process. This step is described in steps 71 to 73 in FIG. However, in the present embodiment, there is no subsequent processing performed on the semiconductor device main body 11, and the bump 90 can be connected in the above manner.
【0049】次にバンプ90の形成方法を述べる。Next, a method of forming the bump 90 will be described.
【0050】図2(b)に示すようにバンプ90を形成
する形成基板18にレジスト17を塗布しフォトリソグ
ラフィーによってバンプ本体19を成型する成型用型を
作る。この工程は図1で工程74として示すものであ
る。As shown in FIG. 2B, a resist 17 is applied to the formation substrate 18 on which the bumps 90 are to be formed, and a molding die for molding the bump body 19 by photolithography is prepared. This step is shown as step 74 in FIG.
【0051】続いて図2(c)に示すように、成型用型
の上からPb・Sn半田をメッキ法によって被着させる
ことによって、Pb・Sn半田がレジスト17からなる
成型用型に沿った形状成型されバンプ本体19となる。
この工程は図1において工程75に当たる。Subsequently, as shown in FIG. 2C, Pb.Sn solder is applied on the molding die by a plating method so that the Pb.Sn solder follows the molding die made of the resist 17. The bump main body 19 is formed by molding.
This step corresponds to step 75 in FIG.
【0052】更に、本実施例ではここで図2(d)に図
示するようにCu膜15をスパッタリング法によって成
膜する。この時、マスクを用いずとも樹脂材であるレジ
スト17の上には金属であるCu膜15は成膜されず、
半田で構成されたバンプ本体19上にのみ被着するので
バンプ本体19が、レジスト17から露出した表面にの
みCu膜15の成膜が行われるのである。この工程は図
1において工程76に対応するものである。Further, in this embodiment, as shown in FIG. 2D, the Cu film 15 is formed by the sputtering method here. At this time, the Cu film 15 which is a metal is not formed on the resist 17 which is a resin material without using a mask,
The Cu film 15 is deposited only on the bump main body 19 made of solder, so that the Cu film 15 is formed only on the surface of the bump main body 19 exposed from the resist 17. This step corresponds to step 76 in FIG.
【0053】Cu膜15の膜厚は0.1μm〜1μm程
度で良い、Cu膜15は反応防止の効果に加えて、その
電気的抵抗の低い特性によってバンプ本体19と電極1
2の接合を低抵抗化し、かつPb・Sn半田との高い密
着性を有するものである。The film thickness of the Cu film 15 may be about 0.1 μm to 1 μm. The Cu film 15 has a low electric resistance in addition to the effect of preventing the reaction, and the bump body 19 and the electrode 1 have a characteristic.
The joint of No. 2 has a low resistance and has a high adhesion with Pb.Sn solder.
【0054】次に図2(e)に示すとおり、Cu膜15
の上からAu膜14をCu膜15と同様にマスク無しで
バンプ19の上面にCu膜15同様0.1μm〜1μm
の膜厚に成膜する。Au膜14もCu膜15同様レジス
ト17の上には乗らないので、やはりバンプ本体19及
びCu膜15がレジスト17から露出した部分にのみ被
着する。この工程は図1において工程77として示すも
のである。Next, as shown in FIG. 2E, the Cu film 15 is formed.
Like the Cu film 15, the Au film 14 is formed on the upper surface of the bump 19 without a mask in the same manner as the Cu film 15 from 0.1 μm to 1 μm.
To a film thickness of. Since the Au film 14 also does not ride on the resist 17 like the Cu film 15, the bump body 19 and the Cu film 15 are also adhered only to the portions exposed from the resist 17. This step is shown as step 77 in FIG.
【0055】Au膜14は反応防止の効果に加えて電極
12と熱圧着によりAu・Al合金を形成し、バンプ本
体19が電極12に接合する強度を一層高める効果を有
する。In addition to the effect of preventing the reaction, the Au film 14 has the effect of forming an Au.Al alloy by thermocompression bonding with the electrode 12 to further increase the strength with which the bump body 19 is bonded to the electrode 12.
【0056】次に電極12上にパッシベーション膜13
を設けた半導体装置本体11と、バプ90を接合する工
程について述べる。Next, the passivation film 13 is formed on the electrode 12.
A process of joining the semiconductor device main body 11 provided with and the cap 90 will be described.
【0057】図2において(f)に図示する工程、及び
図1に示す工程78のように半導体置本体11と、バン
プ90を電極12、反応防止膜20を介して接続する。
接続には接合部分を200℃程度になるよう加熱する熱
圧着法を用いる。この加熱によってAl製である電極の
表面は軟化し、加圧することによって接着してAu・A
l合金化する。In step (f) of FIG. 2 and step 78 of FIG. 1, the semiconductor mounting body 11 is connected to the bump 90 via the electrode 12 and the reaction preventive film 20.
For the connection, a thermocompression bonding method is used in which the joint portion is heated to about 200 ° C. This heating softens the surface of the electrode made of Al, and pressurizes it to bond the Au.A.
l Alloy.
【0058】レジスト17からバンプ本体19及びCu
膜15が露出した部分は丁度、電極2との接合部分に当
たるから、上記した方法によって製造した半導体装置は
バンプ90と電極12との接合部分にのみ反応防止膜2
0を有する構成になる。From the resist 17 to the bump body 19 and Cu
Since the exposed portion of the film 15 exactly corresponds to the bonding portion with the electrode 2, the semiconductor device manufactured by the above method has only the reaction preventing film 2 at the bonding portion between the bump 90 and the electrode 12.
It becomes the structure which has 0.
【0059】以上に述べた工程によって、フリップチッ
プ方式で実装する半導体装置が完成する。また、バンプ
90に更にTAB(tape automated b
onding)リード端子を接続すればTAB式の実装
する半導体装置となる。By the steps described above, the semiconductor device mounted by the flip chip method is completed. In addition, TAB (tape automated b) is further formed on the bump 90.
If a lead terminal is connected, a TAB-type mounted semiconductor device is obtained.
【0060】以上述べたように本実施例の半導体装置の
製造方法では、反応防止膜20を形するのにマスク工程
を用いない。よって、工数が低減してこれに掛かってい
た時間、人員、製造コストを削減し安価で半導体装置を
提供することを可能にするものである。As described above, in the method of manufacturing the semiconductor device of this embodiment, the mask step is not used to form the reaction preventing film 20. Therefore, it is possible to provide a semiconductor device at a low cost by reducing the man-hours, the time, personnel, and manufacturing cost required for this.
【0061】[0061]
【発明の効果】上述したように、請求項1の発明のバン
プによれば、バンプ自身に反応防止膜を設けるために、
バンプと接合する半導体装置本体の電極に反応防止膜を
設けずに直接バンプを接合することが可能となる。As described above, according to the bump of the invention of claim 1, in order to provide the reaction preventive film on the bump itself,
It is possible to directly bond the bump without providing a reaction preventive film on the electrode of the semiconductor device body that is bonded to the bump.
【0062】従って、電極上に反応防止膜を設ける際の
位置合わせが不要になるため、電極との接合の工程が簡
易になる上信頼性も向上させるものである。Therefore, since alignment is not required when the reaction preventive film is provided on the electrode, the process of joining with the electrode is simplified and the reliability is improved.
【0063】また、請求項2の発明のバンプによれば、
反応防止膜の構成にAuを用いたことにより、半導体装
置本体の電極とバンプの接合がAu・Al合金で行える
ので接合強度を高くし、かつ接続抵抗を低くすることが
可能になった。According to the bump of the invention of claim 2,
By using Au for the structure of the reaction preventive film, the electrodes of the semiconductor device main body and the bumps can be bonded with the Au.Al alloy, so that the bonding strength can be increased and the connection resistance can be decreased.
【0064】また、反応防止膜の構成にCuを、バンプ
本体にPb・Sn半田を用いたことにより、バンプ本体
と反応防止膜との接合強度を上げることが可能となっ
た。Further, by using Cu for the structure of the reaction preventing film and using Pb.Sn solder for the bump body, it is possible to increase the bonding strength between the bump body and the reaction preventing film.
【0065】また、請求項3及び4の発明の半導体装置
の製造方法によれば、半導体装置本の電極とバンプの間
に反応防止膜をマスクを用いずに形成することが可能に
なる。従って、製造工程の簡易化と、これに伴うコスト
を削減して、半導体装置を安価で提供できる効果を有す
る。According to the semiconductor device manufacturing method of the third and fourth aspects of the present invention, it is possible to form the reaction prevention film between the electrodes of the semiconductor device main body and the bumps without using a mask. Therefore, there is an effect that the semiconductor device can be provided at low cost by simplifying the manufacturing process and reducing the cost associated therewith.
【図1】請求項3及び4の発明の一実施例の製造工程を
示す図である。FIG. 1 is a diagram showing a manufacturing process of an embodiment of the inventions of claims 3 and 4;
【図2】図1の各製造工程の状態を示した図である。FIG. 2 is a diagram showing a state of each manufacturing process of FIG.
【図3】請求項1及び2の発明の一実施例の概略構成図
である。FIG. 3 is a schematic configuration diagram of an embodiment of the inventions of claims 1 and 2.
【図4】従来の転写式バンプ製造工程を示した図であ
る。FIG. 4 is a diagram showing a conventional transfer bump manufacturing process.
【図5】図4の各製造工程の状態を示した図である。FIG. 5 is a diagram showing a state of each manufacturing process of FIG. 4;
【図6】従来の転写式バンプを示した概略構成図であ
る。FIG. 6 is a schematic configuration diagram showing a conventional transfer bump.
1、11 半導体装置本体 2、12 電極 3、13 パッシベーション膜 4、14 Au膜 15 Cu膜 6 レジスト 7、17 レジスト 8、18 形成基板 9 バンプ 19 バンプ本体 10、20 反応防止膜 90 バンプ 1, 11 Semiconductor device main body 2, 12 Electrode 3, 13 Passivation film 4, 14 Au film 15 Cu film 6 Resist 7, 17 Resist 8, 18 Forming substrate 9 Bump 19 Bump body 10, 20 Reaction preventive film 90 Bump
Claims (4)
おいて、 バンプ本体と、 該バンプ本体のうち該半導体装置の該電極と接合される
部分に設けた、該バンプ本体が該半導体装置の該電極と
反応することを防止する反応防止膜とよりなる構成とし
たとを特徴とするバンプ。1. A bump to be bonded to an electrode of a semiconductor device, wherein the bump body is provided on a portion of the bump body to be bonded to the electrode of the semiconductor device, the bump body being the electrode of the semiconductor device. A bump comprising a reaction-preventing film for preventing reaction with the bump.
n)半田によって構成すると共に、該反応防止膜を、金
(Au)膜と、銅(Cu)膜からなる金属層とすること
を特徴とする請求項1記載のバンプ。2. The bump main body is made of lead (Pb) / tin (S).
n) The bump according to claim 1, wherein the bump is formed of solder and the reaction prevention film is a metal layer formed of a gold (Au) film and a copper (Cu) film.
置本体を製造すると共に、 該バンプの形成基板上に該バンプ成型用の成型用型を設
ける工程と、該成型用型上から、該バンプの本体となる
バンプ本体形成材を該形成基板上に被着させてバンプ本
体を形成する工程と、形成した該バンプ本体上に該電極
と該バンプが反応することを防止する機能を有する材料
からなる反応防止膜を成膜する工程とによってバンプを
製造し、 該バンプを、該バンプの上の該反応防止膜を介して該半
導体装置の該電極と接合する構成としたことを特徴とす
る半導体装置の製造方法。3. A step of manufacturing a semiconductor device main body having electrodes for bonding bumps and providing a molding die for molding the bumps on a substrate on which the bumps are formed, and a step of forming the bumps from the molding die. A step of forming a bump body by applying a bump body forming material to be a body on the formation substrate, and a material having a function of preventing the electrode and the bump from reacting on the formed bump body. A semiconductor device, wherein bumps are manufactured by a step of forming a reaction prevention film, and the bumps are bonded to the electrodes of the semiconductor device via the reaction prevention film on the bumps. Manufacturing method.
n)半田とすると共に、該反応防止膜を、金(Au)膜
と銅(Cu)膜からなる金属層としたことを特徴とする
請求項3記載の半導体装置の製造方法。4. The bump forming material is lead (Pb) .tin (S).
4. The method of manufacturing a semiconductor device according to claim 3, wherein the reaction prevention film is a metal layer made of a gold (Au) film and a copper (Cu) film, together with n) solder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6208943A JPH0878419A (en) | 1994-09-01 | 1994-09-01 | Manufacture of bump and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6208943A JPH0878419A (en) | 1994-09-01 | 1994-09-01 | Manufacture of bump and semiconductor device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0878419A true JPH0878419A (en) | 1996-03-22 |
Family
ID=16564712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6208943A Withdrawn JPH0878419A (en) | 1994-09-01 | 1994-09-01 | Manufacture of bump and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0878419A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936169A (en) * | 1995-07-18 | 1997-02-07 | Toshiba Corp | Semiconductor element and semiconductor device |
US6432807B1 (en) | 1999-06-10 | 2002-08-13 | Nec Corporation | Method of forming solder bumps on a semiconductor device using bump transfer plate |
-
1994
- 1994-09-01 JP JP6208943A patent/JPH0878419A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936169A (en) * | 1995-07-18 | 1997-02-07 | Toshiba Corp | Semiconductor element and semiconductor device |
US6432807B1 (en) | 1999-06-10 | 2002-08-13 | Nec Corporation | Method of forming solder bumps on a semiconductor device using bump transfer plate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3859403B2 (en) | Semiconductor device and manufacturing method thereof | |
EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
US6809414B1 (en) | Semiconductor chip assembly with bumped conductive trace | |
US6459150B1 (en) | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer | |
US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
EP0689240A1 (en) | Bonded structure and methods for forming this structure | |
US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
US6576539B1 (en) | Semiconductor chip assembly with interlocked conductive trace | |
JP2003133508A (en) | Semiconductor device | |
JPH07201864A (en) | Projection electrode formation method | |
JP3015436B2 (en) | Semiconductor device and connection method thereof | |
JP2003017531A (en) | Semiconductor device | |
US20040089946A1 (en) | Chip size semiconductor package structure | |
JP3171477B2 (en) | Semiconductor device | |
JP3502056B2 (en) | Semiconductor device and laminated structure using the same | |
US6537851B1 (en) | Method of connecting a bumped compliant conductive trace to a semiconductor chip | |
JPH0878419A (en) | Manufacture of bump and semiconductor device using the same | |
JPS5850421B2 (en) | thin film circuit | |
US20100330744A1 (en) | Ultrathin semiconductor circuit having contact bumps and corresponding production method | |
JPH09148693A (en) | Flip chip mounting board and manufacture thereof | |
JP2000340594A (en) | Transfer bump sheet and manufacture thereof | |
JP2605999B2 (en) | Semiconductor package manufacturing method | |
JP3674550B2 (en) | Semiconductor device | |
JP2549278Y2 (en) | Hybrid integrated circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |