[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2653482B2 - IC lead connection method - Google Patents

IC lead connection method

Info

Publication number
JP2653482B2
JP2653482B2 JP17753188A JP17753188A JP2653482B2 JP 2653482 B2 JP2653482 B2 JP 2653482B2 JP 17753188 A JP17753188 A JP 17753188A JP 17753188 A JP17753188 A JP 17753188A JP 2653482 B2 JP2653482 B2 JP 2653482B2
Authority
JP
Japan
Prior art keywords
bump
bonding
film
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17753188A
Other languages
Japanese (ja)
Other versions
JPH0227745A (en
Inventor
稔 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP17753188A priority Critical patent/JP2653482B2/en
Publication of JPH0227745A publication Critical patent/JPH0227745A/en
Application granted granted Critical
Publication of JP2653482B2 publication Critical patent/JP2653482B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (a)産業上の利用分野 この発明は、チップ状ICにフイルムキャリアのインナ
ーリードなどのリードを接続する方法に関する。
The present invention relates to a method for connecting a lead such as an inner lead of a film carrier to a chip-like IC.

(b)従来の技術 近年、電子機器の小型化,薄形化の要求に伴い電子部
品の実装技術が発展し、種々の実装形態が考案され実施
されている。例えば一般にTAB(Tape Automated Bondin
g)と呼ばれるフイルムキヤリア方式など回路基板のリ
ードにICチップを直接接続するボンディング方式があ
る。このフイルムキャリア方式は下記に示す特徴を具
え、特に端子数の多いLSI,VLSIおよび小型・薄形化が要
求される分野での用途が主流になっている。
(B) Conventional Techniques In recent years, mounting techniques for electronic components have been developed in accordance with demands for downsizing and thinning of electronic devices, and various mounting forms have been devised and implemented. For example, TAB (Tape Automated Bondin)
There is a bonding method that connects the IC chip directly to the lead of the circuit board, such as a film carrier method called g). This film carrier method has the following features, and is mainly used in LSIs and VLSIs having a large number of terminals and in fields where small size and thinness are required.

ボンディングパッド数に関係なく同時一括ボンディン
グできる。
Simultaneous batch bonding can be performed regardless of the number of bonding pads.

厚さ0.5〜0.8mm程度の薄形実装が可能である。Thin mounting with a thickness of about 0.5 to 0.8 mm is possible.

リードの機械的強度が大きい(30μmφのAu線の5倍
以上)。
The mechanical strength of the lead is large (more than 5 times the Au wire of 30 μmφ).

フイルムキャリアをハイブリッドIC基板として使用で
きる。
A film carrier can be used as a hybrid IC substrate.

2つのロール間でテープ状に工程を流すことができ
る。
The process can flow in a tape between two rolls.

フイルムキャリア上でICの動作テストができる。IC operation test can be performed on the film carrier.

フイルムキャリア方式の場合、キャリアフイルムに形
成されているリードに対してICチップをボンディングす
る際、一般にバンプが形成されるが、その形態によりい
くつかの方式に分類される。第3図〜第6図にその例を
示す。これらの図においては1はICチップ、2はパッシ
ベーション膜、3はボンディングパッドである。
In the case of the film carrier method, bumps are generally formed when an IC chip is bonded to leads formed on a carrier film, but are classified into several methods depending on the form. FIGS. 3 to 6 show examples. In these figures, 1 is an IC chip, 2 is a passivation film, and 3 is a bonding pad.

第3図に示す例は所謂チップバンプ法であり、ボディ
ングパッド3の上部にバリアメタル10を介してAuバンプ
11を形成している。このようにICチップ側にバンプを形
成し、フイルムキャリアのインナーリード7とボンディ
ングされる。バリアメタル10はボンディングパッド3と
バンプ11によるAl−Au金属間化合物の発生を防止すると
ともに両者の密着力を高めるために設けられている。一
般にTi/W−Au、Ti−Pt−AuまたはCr−Cu−Auの2層また
は3層の金属薄膜から形成されている。各層の内最下層
はAlとの密着およびバリア用、中間層はバリア用および
Auメッキ下地用、最上層はAuメッキ下地用として用いら
れている。
The example shown in FIG. 3 is a so-called chip bump method, in which an Au bump is
11 are formed. In this way, bumps are formed on the IC chip side and bonded to the inner leads 7 of the film carrier. The barrier metal 10 is provided to prevent the generation of an Al-Au intermetallic compound by the bonding pad 3 and the bump 11 and to enhance the adhesion between the two. Generally, it is formed of a two-layer or three-layer metal thin film of Ti / W-Au, Ti-Pt-Au or Cr-Cu-Au. The lowermost layer of each layer is for adhesion and barrier with Al, and the intermediate layer is for barrier and
The uppermost layer is used for the Au plating base, and the uppermost layer is used for the Au plating base.

第4図に示す例は所謂BTAB法によるものであり、Cuリ
ード12の先端部にバンプ部分12aが形成されて、その表
面にAuメッキ膜が施されている。このようにバンプ付き
リードがICチップボンディングパッド3にボンディング
される。
The example shown in FIG. 4 is based on the so-called BTAB method, in which a bump portion 12a is formed at the tip of a Cu lead 12, and an Au plating film is applied to the surface. In this manner, the bumped leads are bonded to the IC chip bonding pads 3.

第5図および第6図に示す例は所謂転写バンプ法によ
るものであり、予めバンプ形成用基板に複数のバンプを
配列形成しておき、この基板上のバンプをリード(第5
図の例)またはICのボンディングパッド(第6図の例)
に転写することによってバンプ付きリードまたはバンプ
付きICチップとするものである。第5図に示す例ではバ
ンプ13の転写されたリード7がICチップのボンディング
パッド3にボンディングされる。また、第6図に示す例
ではバンプ13の転写されたICチップに対してリード7が
ボンディングされる。
The example shown in FIGS. 5 and 6 is based on the so-called transfer bump method, in which a plurality of bumps are arranged and formed in advance on a bump forming substrate, and the bumps on this substrate are
Figure example) or IC bonding pad (Figure 6 example)
Is transferred to a bumped lead or a bumped IC chip. In the example shown in FIG. 5, the leads 7 to which the bumps 13 have been transferred are bonded to the bonding pads 3 of the IC chip. In the example shown in FIG. 6, the leads 7 are bonded to the IC chip to which the bumps 13 have been transferred.

(c)発明が解決しようとする課題 上述した各ボンディング法には次に述べる長所および
短所を備えていて、その特性に応じた方法でボンディン
グが行われなければならない。
(C) Problems to be Solved by the Invention Each of the bonding methods described above has the following advantages and disadvantages, and the bonding must be performed by a method according to the characteristics.

チップバンプ法はAlパッド(ボンディングパッド)が
露出していないため、腐蝕に対する信頼性が高い。ウエ
ハー単位でバンプ形成ができる。位置ずれ許容量が大き
く例えばボンディングパッドピッチ80μmまで可能であ
る。等の長所を有するが、Al酸化膜除去のためのスパッ
タエッチ、バリアメタルの2層または3層連続蒸着およ
び300℃30分間のバンプアニールなどの処理が必要であ
りバンプ形成プロセスが複雑である。
The chip bump method has high reliability against corrosion since the Al pad (bonding pad) is not exposed. Bumps can be formed on a wafer basis. The permissible displacement is large, for example, the bonding pad pitch can be up to 80 μm. However, such processes as sputter etching for removing an Al oxide film, continuous deposition of two or three layers of barrier metal, and bump annealing at 300 ° C. for 30 minutes are required, and the bump formation process is complicated.

BTAB法と転写バンプ法はICチップ側にバンプを形成す
る処理が不要であるが、ボンディング後もAlパッドの一
部が露出するため信頼性の面で問題が残る。また、BTAB
法ではリードに対するバンプ形成のためにコスト高とな
り、硬質のCuバンプであるためICチップ側に所謂Siクレ
ータリングが生じやすい。転写バンプ法では実質上ボン
ディングを2回行うため、位置ずれの許容量が小さく、
例えばパッドピッチを130μm程度より細かくできな
い。
The BTAB method and the transfer bump method do not require a process of forming a bump on the IC chip side, but a part of the Al pad is exposed even after bonding, so there remains a problem in reliability. Also, BTAB
In the method, the cost is increased due to the formation of bumps on the leads, and so-called Si cratering is likely to occur on the IC chip side because of the hard Cu bumps. In the transfer bump method, bonding is performed substantially twice, so that the allowable amount of displacement is small,
For example, the pad pitch cannot be made finer than about 130 μm.

この発明の目的は、ボンディングパッドが露出しない
ため信頼性が高く、ウエハー単位でバンプ形成ができ、
位置ずれ許容量が大きいというチップバンプ法の長所を
有しながら、チップバンプ法の短所であるバンプ形成プ
ロセスの複雑化を解消したICのリード接続方法を提供す
ることにある。
The object of the present invention is that the bonding pads are not exposed, so that the reliability is high, and bumps can be formed on a wafer basis.
It is an object of the present invention to provide an IC lead connection method which has the advantage of the chip bump method that the allowable amount of displacement is large, and eliminates the disadvantage of the chip bump method, which complicates the bump formation process.

(d)課題を解決するための手段 この発明のICのリード接続方法は、ICのボンディング
パッドに金属薄膜を介してバンプを形成するバンプ形成
工程と、 前記バンプとリード間を加熱および加圧してバンプと
リード間を熱圧着するとともに、前記金属薄膜を破って
前記バンプを前記ボンディングパッドに合金化接続させ
るボンディング工程とからなる。
(D) Means for Solving the Problems A lead connection method for an IC according to the present invention includes a bump forming step of forming a bump on a bonding pad of the IC via a metal thin film, and heating and pressing between the bump and the lead. A bonding step of thermocompression bonding between the bump and the lead and breaking the metal thin film to alloy-connect the bump to the bonding pad.

(e)作用 この発明のICのリード接続方法では、まずはバンプ形
成工程により、ICのボンディングパッドに金属薄膜を介
してバンプが形成される。したがってボンディングパッ
ドはこの金属薄膜により被覆されることとなる。続くボ
ンディング工程では、バンプとリード間が加熱および加
圧されてバンプ−リード間が熱圧着される。これと同時
にバンプが塑性変形して前記金属薄膜が破られボンディ
ングパッドに対して合金化接続される。このようにICチ
ップ側にバンプを形成する処理が必要であるが、チップ
バンプ法のように、Alパッドのスパッタエッチおよびバ
ンプアニールが不要であり、金属薄膜も一層のみでよい
ためバンプ形成プロセスが極めて単純化される。
(E) Function In the IC lead connection method of the present invention, first, a bump is formed on a bonding pad of the IC via a thin metal film in a bump forming step. Therefore, the bonding pad is covered with this metal thin film. In the subsequent bonding step, the space between the bump and the lead is heated and pressurized, and the space between the bump and the lead is thermocompressed. At the same time, the bumps are plastically deformed, the thin metal film is broken, and the bumps are alloyed and connected to the bonding pads. As described above, the process of forming bumps on the IC chip side is necessary.However, unlike the chip bump method, sputter etching of the Al pad and bump annealing are unnecessary, and only one metal thin film is required. Extremely simplified.

(f)実施例 この発明のICのリード接続方法の一実施例である手順
を第1図(A)〜(H)および第2図に示す。これらの
図において1はICチップ、2はパッシベーション膜、3
はAlのボンディングパッド、6はAuのバンプ、7はリー
ドである。
(F) Embodiment FIGS. 1 (A) to 1 (H) and FIG. 2 show a procedure which is an embodiment of a method for connecting leads of an IC according to the present invention. In these figures, 1 is an IC chip, 2 is a passivation film, 3
Is an Al bonding pad, 6 is an Au bump, and 7 is a lead.

まず第1図(A),(B)に示すようにICチップの表
面全面にAuまたはPtなどの貴金属をスパッタリングまた
は真空蒸着法などにより厚さ1000〜2000Åの金属薄膜4
を形成する。つづいて(C)に示すようにフォトレジス
ト膜5を塗布し、フォトリソグラフィによりバンプを形
成すべき箇所に開口部Hを形成する。その後金属薄膜4
を共通電極として約5mA/cm2でAuを電気メッキすること
により開口部にAuバンプ6を成長させる。つづいて
(E)に示すようにフォトレジスト膜(5)を溶剤によ
り除去する。その後(F)に示すように先ず全面にフォ
トレジスト膜8を形成し、フォトリソグラフィによりAl
パッド3の開口部より多少広い領域を残す。つづいて
(G)および(H)に示すように金属薄膜4をエッチン
グし、レジスト膜8を除去することによって一連のバン
プ形成工程を終了とする。
First, as shown in FIGS. 1 (A) and 1 (B), a noble metal such as Au or Pt is applied to the entire surface of the IC chip by sputtering or vacuum evaporation to form a thin metal film 4 having a thickness of 1000 to 2000 mm.
To form Subsequently, as shown in FIG. 2C, a photoresist film 5 is applied, and an opening H is formed at a position where a bump is to be formed by photolithography. Then metal thin film 4
Is used as a common electrode, and Au is electroplated at about 5 mA / cm 2 to grow Au bumps 6 in the openings. Subsequently, the photoresist film (5) is removed with a solvent as shown in FIG. Thereafter, a photoresist film 8 is first formed on the entire surface as shown in FIG.
An area slightly larger than the opening of the pad 3 is left. Subsequently, as shown in (G) and (H), the metal thin film 4 is etched and the resist film 8 is removed to complete a series of bump forming steps.

このようにしてICチップにバンプを形成した後、その
バンプにフイルムキャリアのインナーリードをボンディ
ングした状態を第2図に示す。ボンディングは、リード
とバンプの位置合わせが行われて、加熱・加圧ヘッドに
より一定温度一定荷重で圧着される。このときリード7
表面に形成されているAuメッキ膜とAuバンプ6とが熱圧
着される。また、バンプ6が塑性変形して金属薄膜層4
が被覆されAuバンプ6とAlパッド3とが直接合金化され
接続される。なお、Alパッド表面に酸化膜が形成されて
いる場合、この酸化膜も破壊されてAlパッドに直接Auバ
ンプが接続される。
FIG. 2 shows a state in which the bumps are formed on the IC chip and the inner leads of the film carrier are bonded to the bumps. In the bonding, the positioning of the leads and the bumps is performed, and the bonding is performed by a heating / pressing head at a constant temperature and a constant load. At this time lead 7
The Au plating film formed on the surface and the Au bump 6 are thermocompression-bonded. Further, the bump 6 is plastically deformed and the metal thin film layer 4 is formed.
And the Au bump 6 and the Al pad 3 are directly alloyed and connected. If an oxide film is formed on the surface of the Al pad, this oxide film is also broken, and the Au bump is directly connected to the Al pad.

(g)発明の効果 以上のようにこの発明によれば、ボンディング終了後
もボンディングパッド表面が金属薄膜で被覆されている
ためボンディングパッドの腐蝕に対する信頼性が高ま
る。また、ボンディング回数は一回であるため位置ずれ
許容量が大きく、ボンディングパッドピッチの細かなIC
にも適用できる。しかも金属薄膜は一層のみでよく、ボ
ンディングパッド表面の酸化膜除去のためのスパッタエ
ッチおよびバリアメタルを介してのバンプとボンディン
グパッド間の密着力向上のためのバンプアニールが必要
であり、バンプ形成プロセスが単純化されるという効果
がある。
(G) Effects of the Invention As described above, according to the present invention, the reliability of the bonding pad against corrosion is enhanced since the bonding pad surface is covered with the metal thin film even after the bonding is completed. In addition, since the number of times of bonding is one, there is a large tolerance for misalignment, and ICs with a fine bonding pad pitch
Also applicable to In addition, only one metal thin film is required. Sputter etching for removing the oxide film on the bonding pad surface and bump annealing for improving the adhesion between the bump and the bonding pad via the barrier metal are required. Is simplified.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(H)および第2図はこの発明の実施例
であるICのリード接続方法を示す図であり、第1図
(A)〜(H)はバンプ形成工程、第2図はボンディン
グ工程をそれぞれ示している。第3図〜第6図は従来の
ICのリードの接続方法を示す図であり、第3図はチップ
ボンディング法、第4図はBTAB法、第5図と第6図は転
写バンプ法についてそれぞれ示している。 1……ICチップ、 2……パッシベーション膜、 3……Alパッド(ボンディングパッド)、 4……金属薄膜、 6……Auバンプ、 7……リード。
1 (A) to 1 (H) and FIG. 2 are views showing a method for connecting leads of an IC according to an embodiment of the present invention. FIGS. 1 (A) to 1 (H) show a bump forming step, and FIG. The figure shows the respective bonding steps. FIG. 3 to FIG.
FIGS. 3A and 3B show a method of connecting leads of an IC, FIG. 3 shows a chip bonding method, FIG. 4 shows a BTAB method, and FIGS. 5 and 6 show a transfer bump method. 1 ... IC chip, 2 ... Passivation film, 3 ... Al pad (bonding pad), 4 ... Metal thin film, 6 ... Au bump, 7 ... Lead.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ICのボンディングパッドに金属薄膜を介し
てバンプを形成するバンプ形成工程と、 前記バンプとリード間を加熱および加圧してバンプとリ
ード間を熱圧着するとともに、前記金属薄膜を破って前
記バンプを前記ボンディングパッドに合金化接続させる
ボンディング工程とからなるICのリード接続方法。
A bump forming step of forming a bump on a bonding pad of an IC via a metal thin film; heating and pressurizing the bump and the lead to thermocompression-bond the bump and the lead; and breaking the metal thin film. A bonding step of alloying connecting the bump to the bonding pad.
JP17753188A 1988-07-15 1988-07-15 IC lead connection method Expired - Fee Related JP2653482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17753188A JP2653482B2 (en) 1988-07-15 1988-07-15 IC lead connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17753188A JP2653482B2 (en) 1988-07-15 1988-07-15 IC lead connection method

Publications (2)

Publication Number Publication Date
JPH0227745A JPH0227745A (en) 1990-01-30
JP2653482B2 true JP2653482B2 (en) 1997-09-17

Family

ID=16032558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17753188A Expired - Fee Related JP2653482B2 (en) 1988-07-15 1988-07-15 IC lead connection method

Country Status (1)

Country Link
JP (1) JP2653482B2 (en)

Also Published As

Publication number Publication date
JPH0227745A (en) 1990-01-30

Similar Documents

Publication Publication Date Title
US5059553A (en) Metal bump for a thermal compression bond and method for making same
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US5811351A (en) Semiconductor device and method of manufacturing the same
US6621164B2 (en) Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US6077765A (en) Structure of bump electrode and method of forming the same
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US5208186A (en) Process for reflow bonding of bumps in IC devices
JP2003508898A (en) Microbeam assembly and internal connection method between integrated circuit and substrate
US5053851A (en) Metal bump for a thermal compression bond and method for making same
JP2653482B2 (en) IC lead connection method
JPH11145174A (en) Semiconductor and manufacture of the same
KR100455678B1 (en) Structure and method for manufacturing solder bump of flip chip package
JPH0195539A (en) Semiconductor device
EP0540519B1 (en) Method for making a thermal compression bond
EP0359228A2 (en) Gold/tin eutectic bonding for tape automated process
JPH11186309A (en) Semiconductor device and manufacture of the semiconductor device
JPH09330932A (en) Bump formation body and formation of bump
JPH03101233A (en) Electrode structure and its manufacture
JPH07201865A (en) Semiconductor device provided with bump
KR100523298B1 (en) Semiconductor chip having Au bump and manufacturing method thereof
JPH0878419A (en) Bump and method of manufacturing semiconductor device using the same
JPH03268385A (en) Solder bumps and their manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees