JPH0856215A - 伝送システム及び伝送システムに適合する受信機 - Google Patents
伝送システム及び伝送システムに適合する受信機Info
- Publication number
- JPH0856215A JPH0856215A JP7147658A JP14765895A JPH0856215A JP H0856215 A JPH0856215 A JP H0856215A JP 7147658 A JP7147658 A JP 7147658A JP 14765895 A JP14765895 A JP 14765895A JP H0856215 A JPH0856215 A JP H0856215A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shift
- data
- information
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は多数の差の訂正能力を有し高速レー
トで作動する伝送システムの提供を目的とする。 【構成】 本発明の伝送システムは送信機と受信機を接
続する少なくとも二つの伝送チャンネルからなる。受信
機は、チャンネルのデータを受ける回路と、シフト情報
を作成するためチャンネル間のデータのシフトを検出す
る回路と、シフト情報の関数として少なくとも一方のチ
ャンネルのデータをシフトする回路とから形成されるチ
ャンネルからのデータの同期生成回路と、利用者の回路
をチャンネルの一方に接続する切換え回路とからなる。
シフト回路は受信データに基づきＮ−ビット語を作成す
る第１デシリアル化回路と、Ｎ−ビット語のビットをシ
フト情報の関数として入れ換え置換語を作成する置換回
路と、シフト情報の関数としてバッファからデータを得
て置換回路のＮ個の出力の各々を並列にＭ個の出力に接
続する複数の第２デシリアル化回路とからなる。
トで作動する伝送システムの提供を目的とする。 【構成】 本発明の伝送システムは送信機と受信機を接
続する少なくとも二つの伝送チャンネルからなる。受信
機は、チャンネルのデータを受ける回路と、シフト情報
を作成するためチャンネル間のデータのシフトを検出す
る回路と、シフト情報の関数として少なくとも一方のチ
ャンネルのデータをシフトする回路とから形成されるチ
ャンネルからのデータの同期生成回路と、利用者の回路
をチャンネルの一方に接続する切換え回路とからなる。
シフト回路は受信データに基づきＮ−ビット語を作成す
る第１デシリアル化回路と、Ｎ−ビット語のビットをシ
フト情報の関数として入れ換え置換語を作成する置換回
路と、シフト情報の関数としてバッファからデータを得
て置換回路のＮ個の出力の各々を並列にＭ個の出力に接
続する複数の第２デシリアル化回路とからなる。
Description
【０００１】
【産業上の利用分野】本発明は、送信機と受信機を接続
する少なくとも二つの伝送チャンネルからなり、送信機
の側に、少なくとも２チャンネルで送信データを送信す
る手段が設けられ、受信機の側に、上記チャンネルから
来るデータを受ける受信回路と、シフト情報を作成する
ため上記チャンネルから来るデータの間のシフトを検出
する検出回路と、上記シフト情報の関数として上記チャ
ンネルの少なくとも一方のデータをシフトするシフト回
路とから形成される上記チャンネルから来るデータの同
期生成回路と、利用者の回路を上記チャンネルの一方に
接続する切換え回路とが設けられている伝送システムに
関する。
する少なくとも二つの伝送チャンネルからなり、送信機
の側に、少なくとも２チャンネルで送信データを送信す
る手段が設けられ、受信機の側に、上記チャンネルから
来るデータを受ける受信回路と、シフト情報を作成する
ため上記チャンネルから来るデータの間のシフトを検出
する検出回路と、上記シフト情報の関数として上記チャ
ンネルの少なくとも一方のデータをシフトするシフト回
路とから形成される上記チャンネルから来るデータの同
期生成回路と、利用者の回路を上記チャンネルの一方に
接続する切換え回路とが設けられている伝送システムに
関する。
【０００２】その上、本発明は、上記システムに適合す
る受信機に係る。
る受信機に係る。
【０００３】
【従来の技術】上記の形のシステムには、無線波又はそ
れ以外を用いたディジタルデータ伝送の分野において重
要な応用がある。上記の形のシステムには、伝送チャン
ネルの故障を回復させる手段が含まれる。かかる手段は
補助チャンネルの存在によって形成される。従って、こ
の補助チャンネルを経由させて通常のチャンネルに戻す
という問題が提起される。このチャンネルの変更は、利
用者が変更に気付くことなく、即ち、データを損失させ
ることなく行う必要がある。これはヒットレス(hitles
s) と呼ばれる。これは、二つのチャンネルから来るデ
ータが２進ディジット毎（ビット毎）に一致する場合に
だけ生じることが必要である。
れ以外を用いたディジタルデータ伝送の分野において重
要な応用がある。上記の形のシステムには、伝送チャン
ネルの故障を回復させる手段が含まれる。かかる手段は
補助チャンネルの存在によって形成される。従って、こ
の補助チャンネルを経由させて通常のチャンネルに戻す
という問題が提起される。このチャンネルの変更は、利
用者が変更に気付くことなく、即ち、データを損失させ
ることなく行う必要がある。これはヒットレス(hitles
s) と呼ばれる。これは、二つのチャンネルから来るデ
ータが２進ディジット毎（ビット毎）に一致する場合に
だけ生じることが必要である。
【０００４】
【発明が解決しようとする課題】上記の形のシステム
は、欧州特許出願第0 137 563 号明細書に記載されてい
る。たとえ、このシステムは完全な満足が得られるもの
であっても、他方で、このシステムは、上記チャンネル
から来るデータが数ビットよりも多くのシフトを表わす
場合には、高いレートでデータを処理するのに適当では
ない。
は、欧州特許出願第0 137 563 号明細書に記載されてい
る。たとえ、このシステムは完全な満足が得られるもの
であっても、他方で、このシステムは、上記チャンネル
から来るデータが数ビットよりも多くのシフトを表わす
場合には、高いレートでデータを処理するのに適当では
ない。
【０００５】本発明は、多数、典型的には数十の差を訂
正する能力を提供すると共に、毎秒数百メガビットのオ
ーダーのレートに対し作動することが可能な冒頭に説明
した形のシステムを提案する。
正する能力を提供すると共に、毎秒数百メガビットのオ
ーダーのレートに対し作動することが可能な冒頭に説明
した形のシステムを提案する。
【０００６】
【課題を解決するための手段】従って、本発明のシステ
ムは、上記シフト回路が：受信したデータに基づいてＮ
−ビット語を作成する第１のデシリアル化回路と、上記
Ｎ−ビット語のビットを該シフト情報の関数として入れ
換えることにより置換された語を作成する置換回路と、
上記シフト情報の関数としてバッファからデータを得る
ことにより、上記置換回路のＮ個の出力の各々を並列に
Ｍ個の出力に接続する複数の第２のデシリアル化回路と
から形成されることを特徴とする。
ムは、上記シフト回路が：受信したデータに基づいてＮ
−ビット語を作成する第１のデシリアル化回路と、上記
Ｎ−ビット語のビットを該シフト情報の関数として入れ
換えることにより置換された語を作成する置換回路と、
上記シフト情報の関数としてバッファからデータを得る
ことにより、上記置換回路のＮ個の出力の各々を並列に
Ｍ個の出力に接続する複数の第２のデシリアル化回路と
から形成されることを特徴とする。
【０００７】
【実施例】本発明の上記及び他の面は、以下に説明する
実施例により明らかになり、かつ、実施例を参照して説
明される。図１に示す回路は、送信装置１及び受信装置
２によって形成されている。上記２台の装置は、２つの
伝送チャンネル５及び１０によって接続されている。例
えば、伝送チャンネル５は、送信装置１に接続された送
信アンテナ１２を受信装置２に接続された受信アンテナ
１４に接続する無線チャンネルであり、一方、チャンネ
ル１０は、上記２台の装置を接続する回線リンクであ
る。上記２チャンネルは、同一の情報を伝送し得るの
で、一方が他方を助けることが可能である。上記２チャ
ンネルから来る情報信号を受けるため、受信装置２は、
チャンネル５及び１０に夫々割り当てられた受信回路２
０及び２１により構成される。チャンネル５及び１０は
必然的に異なる伝送時間を有する場合、情報用の同期生
成回路３０が適当に設けることができるので、出力端末
４０を操作する利用者にチャンネルの切換えを気付かれ
ることなく、スイッチ３５によって上記チャンネルの何
れかに切換えることが可能である。
実施例により明らかになり、かつ、実施例を参照して説
明される。図１に示す回路は、送信装置１及び受信装置
２によって形成されている。上記２台の装置は、２つの
伝送チャンネル５及び１０によって接続されている。例
えば、伝送チャンネル５は、送信装置１に接続された送
信アンテナ１２を受信装置２に接続された受信アンテナ
１４に接続する無線チャンネルであり、一方、チャンネ
ル１０は、上記２台の装置を接続する回線リンクであ
る。上記２チャンネルは、同一の情報を伝送し得るの
で、一方が他方を助けることが可能である。上記２チャ
ンネルから来る情報信号を受けるため、受信装置２は、
チャンネル５及び１０に夫々割り当てられた受信回路２
０及び２１により構成される。チャンネル５及び１０は
必然的に異なる伝送時間を有する場合、情報用の同期生
成回路３０が適当に設けることができるので、出力端末
４０を操作する利用者にチャンネルの切換えを気付かれ
ることなく、スイッチ３５によって上記チャンネルの何
れかに切換えることが可能である。
【０００８】図２に示す同期生成回路３０は、受信回路
２０の出力への接続用の二つのアクセス４８及び５０
と、受信回路２１の出力への接続用の二つのアクセス５
３及び５５を有する。アクセス４８及び５３は、シリア
ル形式で現われるデータに割り当てられ、アクセス５０
及び５５は、上記データに関連し、上記シリアルに伝送
されたデータのタイミングを提供するクロック信号ＨＨ
Ｐ及びＨＨＸに割り当てられている。かかるデータは、
上記同期が確実に生ずるよう信号ＥＧＡ２−０及びＤＶ
３＿４の挙動の関数としてビットをシフトする夫々のシ
フト回路６６及び６７に供給される。この同期は、その
結果をオートマトン回路７１に供給する比較回路７０に
よって検出され、これにより、オートマトン回路７１は
信号ＥＧＡ２−０及びＤＶ３＿４を発生し得る。バッフ
ァ回路７２及び７３は、夫々、アクセス５０及び５５か
ら得られたタイミング信号の一方にロックされた局部ク
ロック８０から来るクロック信号ＨＣと時間が合ったデ
ータの作成を可能にさせる。このタイミング信号の選択
は、信号ＨＨＰ及びＨＨＸから得られた信号ＨＰ及びＨ
Ｘをその入力に受けるスイッチ８５によって行われる。
このコマンドは、信号ＳＴＣＭによって与えられ、かく
して、端末４０で使用されるチャンネルを確定する。
２０の出力への接続用の二つのアクセス４８及び５０
と、受信回路２１の出力への接続用の二つのアクセス５
３及び５５を有する。アクセス４８及び５３は、シリア
ル形式で現われるデータに割り当てられ、アクセス５０
及び５５は、上記データに関連し、上記シリアルに伝送
されたデータのタイミングを提供するクロック信号ＨＨ
Ｐ及びＨＨＸに割り当てられている。かかるデータは、
上記同期が確実に生ずるよう信号ＥＧＡ２−０及びＤＶ
３＿４の挙動の関数としてビットをシフトする夫々のシ
フト回路６６及び６７に供給される。この同期は、その
結果をオートマトン回路７１に供給する比較回路７０に
よって検出され、これにより、オートマトン回路７１は
信号ＥＧＡ２−０及びＤＶ３＿４を発生し得る。バッフ
ァ回路７２及び７３は、夫々、アクセス５０及び５５か
ら得られたタイミング信号の一方にロックされた局部ク
ロック８０から来るクロック信号ＨＣと時間が合ったデ
ータの作成を可能にさせる。このタイミング信号の選択
は、信号ＨＨＰ及びＨＨＸから得られた信号ＨＰ及びＨ
Ｘをその入力に受けるスイッチ８５によって行われる。
このコマンドは、信号ＳＴＣＭによって与えられ、かく
して、端末４０で使用されるチャンネルを確定する。
【０００９】本発明によれば、シフト回路６６及び６７
は、アクセス４８及び５３にシリアル形式で与えられた
データがパラレル形式で得られるよう、第１のデシリア
ル化回路９８及び９９により形成されている。８ビット
長の語が、かくして、上記回路９８及び９９の出力に発
生される。上記語には、信号ＨＨＰ及びＨＨＸの周波数
を８で分周する分周回路１０２及び１０３により得られ
た割り当てられた信号ＨＰ及びＨＸが関連付けられてい
る。上記語は、次いで、オートマトン回路７１によって
処理されたシフト情報ＥＧＡ２−０の関数として上記語
を形成するビットを循環的置換に従って置換する置換回
路１０８及び１０９に供給される。図２のブロック１１
０及び１１１を用いて表わされた種々の第２のデシリア
ル化回路は、置換回路１０８及び１０９の８出力の各々
をデシリアル化する。上記例の構成において、これは、
４次のオーダーのデシリアル化であるので、ブロック１
１０及び１１１の出力数は３２である。可変分周器１２
０及び１２１は、以下に説明する方法で情報信号をもう
一度シフトさせ得る。この例では、３又は４である分周
比は、オートマトン回路７１によって処理されたシフト
情報ＤＶ３＿４により定められる。スイッチ３５は、３
２ビットの形式で生ずるデータを切換えることが分か
る。これにより、上記シリアルデータのリズムよりもか
なり低い周波数で動作できるようになる。端末４０でシ
リアルデータが必要とされる場合、シリアル化回路１３
０をスイッチ３５の出力で使用することが可能である。
は、アクセス４８及び５３にシリアル形式で与えられた
データがパラレル形式で得られるよう、第１のデシリア
ル化回路９８及び９９により形成されている。８ビット
長の語が、かくして、上記回路９８及び９９の出力に発
生される。上記語には、信号ＨＨＰ及びＨＨＸの周波数
を８で分周する分周回路１０２及び１０３により得られ
た割り当てられた信号ＨＰ及びＨＸが関連付けられてい
る。上記語は、次いで、オートマトン回路７１によって
処理されたシフト情報ＥＧＡ２−０の関数として上記語
を形成するビットを循環的置換に従って置換する置換回
路１０８及び１０９に供給される。図２のブロック１１
０及び１１１を用いて表わされた種々の第２のデシリア
ル化回路は、置換回路１０８及び１０９の８出力の各々
をデシリアル化する。上記例の構成において、これは、
４次のオーダーのデシリアル化であるので、ブロック１
１０及び１１１の出力数は３２である。可変分周器１２
０及び１２１は、以下に説明する方法で情報信号をもう
一度シフトさせ得る。この例では、３又は４である分周
比は、オートマトン回路７１によって処理されたシフト
情報ＤＶ３＿４により定められる。スイッチ３５は、３
２ビットの形式で生ずるデータを切換えることが分か
る。これにより、上記シリアルデータのリズムよりもか
なり低い周波数で動作できるようになる。端末４０でシ
リアルデータが必要とされる場合、シリアル化回路１３
０をスイッチ３５の出力で使用することが可能である。
【００１０】置換回路１０８の構成は図３に詳細に示さ
れている。回路１０９の構成は明らかに同一である。上
記回路は、その入力が以下の表Ｉによって示された方法
で分岐されたマルチプレクサＭＵ０，ＭＵ１，．．．，
ＭＵ７の組により形成されている。上記マルチプレクサ
の切換え位置は、信号ＥＧＡ２−０を処理する制御回路
２００により形成された単一の信号によって制御され
る。以下の表には、過去から現在までに経過した時間間
隔内に回路９８にあると想定されるビットシーケン
ス：．．．，ｅ-7，ｅ-6，ｅ-5，．．．，ｅ0 ，ｅ1 ，
ｅ2 及びｅ3 ，．．．が現われている。上記マルチプレ
クサＭＵ７乃至ＭＵ０の出力のビットは、以下の表Ｉに
示されている。
れている。回路１０９の構成は明らかに同一である。上
記回路は、その入力が以下の表Ｉによって示された方法
で分岐されたマルチプレクサＭＵ０，ＭＵ１，．．．，
ＭＵ７の組により形成されている。上記マルチプレクサ
の切換え位置は、信号ＥＧＡ２−０を処理する制御回路
２００により形成された単一の信号によって制御され
る。以下の表には、過去から現在までに経過した時間間
隔内に回路９８にあると想定されるビットシーケン
ス：．．．，ｅ-7，ｅ-6，ｅ-5，．．．，ｅ0 ，ｅ1 ，
ｅ2 及びｅ3 ，．．．が現われている。上記マルチプレ
クサＭＵ７乃至ＭＵ０の出力のビットは、以下の表Ｉに
示されている。
【００１１】
【表１】
【００１２】回路１０８は、マルチプレクサＭＵ０乃至
ＭＵ７の出力上のビットを格納するメモリ素子Ｍ０乃至
Ｍ７を更に有する。２ポジション形のマルチプレクサＭ
ＵＳ０乃至ＭＵＳ７は、制御回路２００によって同様に
制御され、格納されたビット又はマルチプレクサＭＵ０
乃至ＭＵ７の出力上のビットの何れかを回路１０８の出
力に生じさせ得る。以下の表IIには、置換回路１０８に
よって最終的に処理された語が記載されている。以下の
表には、ｅ0 の前に連続的にあるビットｅ-1，
ｅ-2，．．．が現われている。
ＭＵ７の出力上のビットを格納するメモリ素子Ｍ０乃至
Ｍ７を更に有する。２ポジション形のマルチプレクサＭ
ＵＳ０乃至ＭＵＳ７は、制御回路２００によって同様に
制御され、格納されたビット又はマルチプレクサＭＵ０
乃至ＭＵ７の出力上のビットの何れかを回路１０８の出
力に生じさせ得る。以下の表IIには、置換回路１０８に
よって最終的に処理された語が記載されている。以下の
表には、ｅ0 の前に連続的にあるビットｅ-1，
ｅ-2，．．．が現われている。
【００１３】
【表２】
【００１４】回路１１０は、マルチプレクサＭＵＳ０乃
至ＭＵＳ７の出力上のビットを夫々受けるシフトレジス
タＳＰ０乃至ＳＰ７に基づいて作成されている。上記ビ
ットはクロック信号ＨＰと時間を合わせてシフトされ
る。かかるレジスタのパラレル出力は、夫々、メモリの
入力ＢＦ０乃至ＢＦ７に接続されている。これらのメモ
リは、信号ＨＰを４で分周し、信号ＨＰ／４を発生する
分周器２２０の出力信号と時間を合わせて読み出され
る。上記メモリは、可変分周器１２０の出力信号と時間
を合わせて書き込まれる。かかるメモリは、４出力のＰ
Ａ、ＰＢ、ＰＣ、ＰＤ、ＰＥ、ＰＦ、ＰＦ及びＰＨのグ
ループの３２ビットの語を供給する。回路１１１と等価
である上記メモリの出力のグループは、ＸＡ、ＸＢ、Ｘ
Ｃ、ＸＤ、ＸＥ、ＸＦ、ＸＧ、ＸＨと名前が付けられて
いる。
至ＭＵＳ７の出力上のビットを夫々受けるシフトレジス
タＳＰ０乃至ＳＰ７に基づいて作成されている。上記ビ
ットはクロック信号ＨＰと時間を合わせてシフトされ
る。かかるレジスタのパラレル出力は、夫々、メモリの
入力ＢＦ０乃至ＢＦ７に接続されている。これらのメモ
リは、信号ＨＰを４で分周し、信号ＨＰ／４を発生する
分周器２２０の出力信号と時間を合わせて読み出され
る。上記メモリは、可変分周器１２０の出力信号と時間
を合わせて書き込まれる。かかるメモリは、４出力のＰ
Ａ、ＰＢ、ＰＣ、ＰＤ、ＰＥ、ＰＦ、ＰＦ及びＰＨのグ
ループの３２ビットの語を供給する。回路１１１と等価
である上記メモリの出力のグループは、ＸＡ、ＸＢ、Ｘ
Ｃ、ＸＤ、ＸＥ、ＸＦ、ＸＧ、ＸＨと名前が付けられて
いる。
【００１５】分周比が４と一致するとき、ビットは以下
の表III に示す方法で現れる。
の表III に示す方法で現れる。
【００１６】
【表３】
【００１７】図４は回路１１０の動作を説明するための
タイミングチャートである。タイミングチャートは、特
に、レジスタＳＰ０とメモリＢＦ０とに関連している。
かくして、ビットｅ-8，ｅ0 ，ｅ8 ，ｅ16，
ｅ24，．．．は、信号ＨＰと時間を合わせて、夫々の時
点ｔ-1，ｔ0 ，ｔ1 ，ｔ2 ，ｔ3 ，．．．でシフトレジ
スタＳＰ０に入る。ラインＤＶ／４には、メモリＢＦ０
の書込み信号のパターンが示されている。このタイミン
グチャート内のラインＤＶ／４上には、分周比が４であ
る間の二つの書込み時点ｔｗ１及びｔｗ２が示されてい
る。ビットｅ0 ，ｅ8 ，ｅ 16，ｅ24は、時点ｔｗ２にメ
モリＢＦ０に格納される。時点ｔｗ１に格納されるの
は、ビットｅ-32 ，ｅ-24 ，ｅ-16 及びｅ-8である。以
下では、分周比が３の場合に対応するラインＤＶ／３を
想定する。このライン上では、時点ｔｗ１０とｔｗ１１
が選ばれている。分周比が３になるのは、この時点ｔｗ
１０からである。時点ｔｗ１１で３ビットだけがレジス
タＳＰ０に書き込まれるので、最終的にメモリＢＦ０に
格納されるのは、２進の要素ｅ-8，ｅ0 ，ｅ8 ，ｅ16で
ある。以下の表IVには、分周比３に対する上記説明が要
約されている。従って、一つのオクテットのシフトが行
われたことに注意が必要である。シフトレジスタＳＰ０
乃至ＳＰ７のポジション数がＭで表わされ、シフトレジ
スタ９８（及び、９９夫々）のポジション数がＮで表わ
される場合、訂正範囲は、Ｎ×（Ｍ−１）ビット、即
ち、この例では２４に一致することが分かる。
タイミングチャートである。タイミングチャートは、特
に、レジスタＳＰ０とメモリＢＦ０とに関連している。
かくして、ビットｅ-8，ｅ0 ，ｅ8 ，ｅ16，
ｅ24，．．．は、信号ＨＰと時間を合わせて、夫々の時
点ｔ-1，ｔ0 ，ｔ1 ，ｔ2 ，ｔ3 ，．．．でシフトレジ
スタＳＰ０に入る。ラインＤＶ／４には、メモリＢＦ０
の書込み信号のパターンが示されている。このタイミン
グチャート内のラインＤＶ／４上には、分周比が４であ
る間の二つの書込み時点ｔｗ１及びｔｗ２が示されてい
る。ビットｅ0 ，ｅ8 ，ｅ 16，ｅ24は、時点ｔｗ２にメ
モリＢＦ０に格納される。時点ｔｗ１に格納されるの
は、ビットｅ-32 ，ｅ-24 ，ｅ-16 及びｅ-8である。以
下では、分周比が３の場合に対応するラインＤＶ／３を
想定する。このライン上では、時点ｔｗ１０とｔｗ１１
が選ばれている。分周比が３になるのは、この時点ｔｗ
１０からである。時点ｔｗ１１で３ビットだけがレジス
タＳＰ０に書き込まれるので、最終的にメモリＢＦ０に
格納されるのは、２進の要素ｅ-8，ｅ0 ，ｅ8 ，ｅ16で
ある。以下の表IVには、分周比３に対する上記説明が要
約されている。従って、一つのオクテットのシフトが行
われたことに注意が必要である。シフトレジスタＳＰ０
乃至ＳＰ７のポジション数がＭで表わされ、シフトレジ
スタ９８（及び、９９夫々）のポジション数がＮで表わ
される場合、訂正範囲は、Ｎ×（Ｍ−１）ビット、即
ち、この例では２４に一致することが分かる。
【００１８】
【表４】
【００１９】図５に示す比較回路７０は、回路１１０の
出力ＰＡ，ＰＢ，．．．，ＰＨ上と、回路１１１の対応
する出力ＸＡ，ＸＢ，．．．，ＸＨ上の４ビット語をペ
アで比較する第１の比較器の直列結合ＣＤＡ，ＣＤ
Ｂ，．．．，ＣＤＨによって形成されている。従って、
比較器ＣＤＡは、出力ＰＡ上の語を出力ＸＡ上の語と比
較する。この方法によって、論理信号が出力ＤＦ０−７
上に発生される。第２の比較器の直列結合ＣＡＢ，ＣＡ
Ｃ，ＣＡＤ，．．．，ＣＡＨは、出力ＰＡの語を出力Ｘ
Ａ，ＸＢ，．．．，ＸＨの語と比較する。かくして、論
理信号出力ＤＶ１−７に発生される。上記信号はオート
マトン回路７１によって使用される。
出力ＰＡ，ＰＢ，．．．，ＰＨ上と、回路１１１の対応
する出力ＸＡ，ＸＢ，．．．，ＸＨ上の４ビット語をペ
アで比較する第１の比較器の直列結合ＣＤＡ，ＣＤ
Ｂ，．．．，ＣＤＨによって形成されている。従って、
比較器ＣＤＡは、出力ＰＡ上の語を出力ＸＡ上の語と比
較する。この方法によって、論理信号が出力ＤＦ０−７
上に発生される。第２の比較器の直列結合ＣＡＢ，ＣＡ
Ｃ，ＣＡＤ，．．．，ＣＡＨは、出力ＰＡの語を出力Ｘ
Ａ，ＸＢ，．．．，ＸＨの語と比較する。かくして、論
理信号出力ＤＶ１−７に発生される。上記信号はオート
マトン回路７１によって使用される。
【００２０】図６はオートマトン回路の構成を示す系統
図である。オートマトン回路は状態回路３００により形
成されている。この回路は、以下の表Ｖに記載された複
数の状態を定める。
図である。オートマトン回路は状態回路３００により形
成されている。この回路は、以下の表Ｖに記載された複
数の状態を定める。
【００２１】
【表５】
【００２２】状態の変化は、図７、８及び９のフローチ
ャートに示す。オートマトン回路７１は二つの論理回路
３０２及び３０４を比較する。回路３０２は、全ての信
号ＤＦ０−７の「論理和」論理信号である信号ＳＤＦを
発生する。この信号ＳＤＦは、値「１」を有するとき、
チャンネル５のビットがチャンネル１０のビットと同時
に発生することを示す。回路３０４は、信号ＤＶ１−７
と信号ＤＦ０の「論理和」論理信号である信号ＳＤＶを
発生する。オートマトン回路は、夫々のインクリメンテ
ーション信号ＩＮＣ及びＩＮＣＮの関数として夫々の論
理信号ＴＣ及びＴＣＮを発生する２台のカウンタ３０６
及び３０８を更に有する。これらのカウンタは信号ＬＤ
によって初期化される。信号ＴＣは、「１」に一致する
とき、カウンタ３０６が一杯であることを示す。カウン
タ３０６は、実質的に信号ＳＤＦ（＝「１」）によって
信号送出された同期生成の数を計数する。信号ＴＣＮ
は、「１」に一致するとき、カウンタ３０８が一杯であ
ることを示す。カウンタ３０８は、実質的に信号ＳＤＦ
（＝「０」）によって信号送出された非同期生成の数を
計数する。かくして、上記カウンタによって、必ずしも
実際の状況を反映している訳ではない信号ＳＤＦの発生
時に即断する必要がなくなる。信号ＳＤＶによって、有
効な情報を伝送していないチャンネルを検出し、ゼロ値
のデータ又は通信のサイレンスを有する信号を検出でき
るようになる。信号ＩＮＣと、ＩＮＣＮとＬＤは、回路
３００の状態に依存する。回路３００の状態を検出する
回路３１０は、信号ＤＶ３＿４を発生する。論理回路３
２０は、信号ＳＴＣＭと信号ＣＯＭとに基づいて信号Ｃ
ＯＮＦを発生し、ここで、外部信号ＣＯＭはあるチャン
ネル、即ち、チャンネル５又はチャンネル１０に任意の
方法で切換える要求を示し、値ＣＯＮＦ＝１はチャンネ
ルの変更が望ましいことを示し、値ＣＯＮＦ＝０はチャ
ンネルの変更は必要ではないことを示す。信号ＨＯＦＩ
は、同期生成が生じることなくチャンネルの変更が行わ
れたことを示すため、パイロットランプＦＬＧを点灯す
る。
ャートに示す。オートマトン回路７１は二つの論理回路
３０２及び３０４を比較する。回路３０２は、全ての信
号ＤＦ０−７の「論理和」論理信号である信号ＳＤＦを
発生する。この信号ＳＤＦは、値「１」を有するとき、
チャンネル５のビットがチャンネル１０のビットと同時
に発生することを示す。回路３０４は、信号ＤＶ１−７
と信号ＤＦ０の「論理和」論理信号である信号ＳＤＶを
発生する。オートマトン回路は、夫々のインクリメンテ
ーション信号ＩＮＣ及びＩＮＣＮの関数として夫々の論
理信号ＴＣ及びＴＣＮを発生する２台のカウンタ３０６
及び３０８を更に有する。これらのカウンタは信号ＬＤ
によって初期化される。信号ＴＣは、「１」に一致する
とき、カウンタ３０６が一杯であることを示す。カウン
タ３０６は、実質的に信号ＳＤＦ（＝「１」）によって
信号送出された同期生成の数を計数する。信号ＴＣＮ
は、「１」に一致するとき、カウンタ３０８が一杯であ
ることを示す。カウンタ３０８は、実質的に信号ＳＤＦ
（＝「０」）によって信号送出された非同期生成の数を
計数する。かくして、上記カウンタによって、必ずしも
実際の状況を反映している訳ではない信号ＳＤＦの発生
時に即断する必要がなくなる。信号ＳＤＶによって、有
効な情報を伝送していないチャンネルを検出し、ゼロ値
のデータ又は通信のサイレンスを有する信号を検出でき
るようになる。信号ＩＮＣと、ＩＮＣＮとＬＤは、回路
３００の状態に依存する。回路３００の状態を検出する
回路３１０は、信号ＤＶ３＿４を発生する。論理回路３
２０は、信号ＳＴＣＭと信号ＣＯＭとに基づいて信号Ｃ
ＯＮＦを発生し、ここで、外部信号ＣＯＭはあるチャン
ネル、即ち、チャンネル５又はチャンネル１０に任意の
方法で切換える要求を示し、値ＣＯＮＦ＝１はチャンネ
ルの変更が望ましいことを示し、値ＣＯＮＦ＝０はチャ
ンネルの変更は必要ではないことを示す。信号ＨＯＦＩ
は、同期生成が生じることなくチャンネルの変更が行わ
れたことを示すため、パイロットランプＦＬＧを点灯す
る。
【００２３】種々のフローチャートの説明が可能であ
る。最初に、図７のボックスＫ０を考慮する。このボッ
クスは、回路７１の休止状態Ｓ０に対応する。ボックス
Ｋ１において、信号ＴＣの値が調べられる。その値がゼ
ロである場合、ボックスＫ３に進み、信号ＳＤＶの値が
テストされる。この信号ＳＤＶが「１」に一致する場
合、ボックスＫ５に進み、信号ＳＤＶの値がテストされ
る。信号ＳＤＶの値が「０」に一致する場合、カウンタ
３０６がインクリメントされ、状態Ｓ０が抑制されるよ
う信号ＩＮＣが作動状態にされる（ボックスＫ７）。信
号ＳＤＶの値が「１」に一致する場合、サイレント段階
に達しカウンタ３０６はインクリメントされないので、
この状態Ｓ０は抑制される。
る。最初に、図７のボックスＫ０を考慮する。このボッ
クスは、回路７１の休止状態Ｓ０に対応する。ボックス
Ｋ１において、信号ＴＣの値が調べられる。その値がゼ
ロである場合、ボックスＫ３に進み、信号ＳＤＶの値が
テストされる。この信号ＳＤＶが「１」に一致する場
合、ボックスＫ５に進み、信号ＳＤＶの値がテストされ
る。信号ＳＤＶの値が「０」に一致する場合、カウンタ
３０６がインクリメントされ、状態Ｓ０が抑制されるよ
う信号ＩＮＣが作動状態にされる（ボックスＫ７）。信
号ＳＤＶの値が「１」に一致する場合、サイレント段階
に達しカウンタ３０６はインクリメントされないので、
この状態Ｓ０は抑制される。
【００２４】ボックスＫ１でテストされた信号ＴＣが値
「１」を有する場合、ボックスＫ１０に処理が進められ
る。ここで、チャンネルの変更が行われるべきであるこ
と：即ち、チャンネル５を使用しているときチャンネル
１０に移るよう試み、チャンネル１０を使用していると
きチャンネル５に移るよう試みることを示す関係ＣＯＮ
Ｆ＝１が検査される。チャンネルの変更が所望されない
場合、カウンタ３０６及び３０８は、信号ＬＤを作動状
態にさせることにより（ボックスＫ１２）、再度初期化
される。変更が所望される場合、上記カウンタは再度初
期化され（ボックスＫ１４）、状態Ｓ７に進められ（ボ
ックスＫ１６）；かくして、チャンネルの変更が行われ
る。このチャンネルの切換え後、ボックスＫ１８でテス
トされる値ＴＣが「１」に一致する場合、状態Ｓ０に戻
される。値ＴＣが「０」に一致する場合、値ＳＤＦがテ
ストされる（ボックスＫ２０）。値ＳＤＦが「１」に一
致する場合、カウンタ３０６はインクリメントされ（ボ
ックスＫ２１）、状態Ｓ７に戻される。値ＳＤＦが
「０」に一致する場合、値ＴＣＮがテストされる（ボッ
クスＫ２２）。値ＴＣＮが「０」に一致する場合、カウ
ンタ３０８はインクリメントされ（ボックスＫ２４）、
状態Ｓ７に戻される。ボックスＫ２２でテストされた値
ＴＣＮが「１」に一致する場合、状態Ｓ０に戻される前
に、信号ＨＯＦＩが作動状態にされる（ボックスＫ２
７）。この信号ＨＯＦＩは、切換えは行われたが、デー
タが取り込まれなかったので同期生成しなかったことを
通知する。信号ＨＯＦＩは、パイロットランプの点灯を
トリガしてもよい（図６）。
「１」を有する場合、ボックスＫ１０に処理が進められ
る。ここで、チャンネルの変更が行われるべきであるこ
と：即ち、チャンネル５を使用しているときチャンネル
１０に移るよう試み、チャンネル１０を使用していると
きチャンネル５に移るよう試みることを示す関係ＣＯＮ
Ｆ＝１が検査される。チャンネルの変更が所望されない
場合、カウンタ３０６及び３０８は、信号ＬＤを作動状
態にさせることにより（ボックスＫ１２）、再度初期化
される。変更が所望される場合、上記カウンタは再度初
期化され（ボックスＫ１４）、状態Ｓ７に進められ（ボ
ックスＫ１６）；かくして、チャンネルの変更が行われ
る。このチャンネルの切換え後、ボックスＫ１８でテス
トされる値ＴＣが「１」に一致する場合、状態Ｓ０に戻
される。値ＴＣが「０」に一致する場合、値ＳＤＦがテ
ストされる（ボックスＫ２０）。値ＳＤＦが「１」に一
致する場合、カウンタ３０６はインクリメントされ（ボ
ックスＫ２１）、状態Ｓ７に戻される。値ＳＤＦが
「０」に一致する場合、値ＴＣＮがテストされる（ボッ
クスＫ２２）。値ＴＣＮが「０」に一致する場合、カウ
ンタ３０８はインクリメントされ（ボックスＫ２４）、
状態Ｓ７に戻される。ボックスＫ２２でテストされた値
ＴＣＮが「１」に一致する場合、状態Ｓ０に戻される前
に、信号ＨＯＦＩが作動状態にされる（ボックスＫ２
７）。この信号ＨＯＦＩは、切換えは行われたが、デー
タが取り込まれなかったので同期生成しなかったことを
通知する。信号ＨＯＦＩは、パイロットランプの点灯を
トリガしてもよい（図６）。
【００２５】ボックスＫ３に示されたテストにより、否
定的な結果、即ち、ＳＤＦ＝０が生じる場合がある。こ
れにより、値ＴＣＮのテストが行われる。ＴＣＮの値が
ゼロの場合、ボックスＫ２８において、カウンタ３０８
の内容がインクリメントされ、ボックスＫ０に戻され
る。ＴＣＮの値が「１」に一致する場合、カウンタ３０
６及び３０８は、信号ＬＤによって作動状態にされて
（ボックスＫ３２）、再度初期化される。次いで、ブロ
ックＢ１０の一部分を形成する状態Ｓ８に処理が進めら
れる。図８に示されているブロックＢ１０におけるテス
トが正しい場合、ボックスＫ０に戻される。このテスト
が正しくない場合、ブロックＢ１１，．．．，Ｂ１７内
の状態Ｓ９，．．．，Ｓ１へ順次に進められる。上記の
テストの中の一つで正しい結果が得られた時点で、ボッ
クスＫ０の状態Ｓ０に戻される。ブロックＢ１７のテス
トの結果が正しくない場合、シフト法を実行するため必
要なタイミングを定めるＳ４を伴う状態Ｓ５と結合され
たブロックＢ２０に進められる。ブロックＢ１０乃至Ｂ
１７は、図８に示す如く、ボックスＫ０，Ｋ
１，．．．，Ｋ３２に匹敵するボックスＫ１００，Ｋ１
０１，．．．，Ｋ１３２よりなる。図９に示されている
ボックスＢ２０のブロックは、その後に状態Ｓ５（ボッ
クスＫ２０２）に進められる状態Ｓ４に関連する第１の
ボックスＫ２００により形成される。ボックスＫ２０３
において、ＴＣの値のテストが行われる。ＴＣの値が０
である場合、カウンタ３０６はインクリメントされ、ボ
ックスＫ２０２に戻される。ＴＣの値が「１」である場
合、新しい同期生成を得るためブロックＢ１０に戻され
る。
定的な結果、即ち、ＳＤＦ＝０が生じる場合がある。こ
れにより、値ＴＣＮのテストが行われる。ＴＣＮの値が
ゼロの場合、ボックスＫ２８において、カウンタ３０８
の内容がインクリメントされ、ボックスＫ０に戻され
る。ＴＣＮの値が「１」に一致する場合、カウンタ３０
６及び３０８は、信号ＬＤによって作動状態にされて
（ボックスＫ３２）、再度初期化される。次いで、ブロ
ックＢ１０の一部分を形成する状態Ｓ８に処理が進めら
れる。図８に示されているブロックＢ１０におけるテス
トが正しい場合、ボックスＫ０に戻される。このテスト
が正しくない場合、ブロックＢ１１，．．．，Ｂ１７内
の状態Ｓ９，．．．，Ｓ１へ順次に進められる。上記の
テストの中の一つで正しい結果が得られた時点で、ボッ
クスＫ０の状態Ｓ０に戻される。ブロックＢ１７のテス
トの結果が正しくない場合、シフト法を実行するため必
要なタイミングを定めるＳ４を伴う状態Ｓ５と結合され
たブロックＢ２０に進められる。ブロックＢ１０乃至Ｂ
１７は、図８に示す如く、ボックスＫ０，Ｋ
１，．．．，Ｋ３２に匹敵するボックスＫ１００，Ｋ１
０１，．．．，Ｋ１３２よりなる。図９に示されている
ボックスＢ２０のブロックは、その後に状態Ｓ５（ボッ
クスＫ２０２）に進められる状態Ｓ４に関連する第１の
ボックスＫ２００により形成される。ボックスＫ２０３
において、ＴＣの値のテストが行われる。ＴＣの値が０
である場合、カウンタ３０６はインクリメントされ、ボ
ックスＫ２０２に戻される。ＴＣの値が「１」である場
合、新しい同期生成を得るためブロックＢ１０に戻され
る。
【図面の簡単な説明】
【図１】本発明による伝送システムである。
【図２】本発明によるシステムの一部を形成する同期生
成回路のブロック図である。
成回路のブロック図である。
【図３】本発明によるシステムの一部を形成する置換回
路の一実施例の詳細を示す図である。
路の一実施例の詳細を示す図である。
【図４】本発明によるシステムの一部を形成するデシリ
アル化回路の動作を説明するタイミングチャートであ
る。
アル化回路の動作を説明するタイミングチャートであ
る。
【図５】本発明によるシステムの一部を形成する比較回
路の構成図である。
路の構成図である。
【図６】本発明によるシステムの一部を形成するオート
マトン回路の系統図である。
マトン回路の系統図である。
【図７】図６のオートマトン回路の動作を示すフローチ
ャートである。
ャートである。
【図８】図６のオートマトン回路の動作を示すフローチ
ャートである。
ャートである。
【図９】図６のオートマトン回路の動作を示すフローチ
ャートである。
ャートである。
１ 送信装置 ２ 受信装置 ５，１０ 伝送チャンネル １２，１４ アンテナ ２０，２１ 受信回路 ３０ 同期生成回路 ３５，８５ スイッチ ４０ 出力端末 ４８，５０，５３，５５ アクセス ６６，６７ シフト回路 ７０ 比較回路 ７１ オートマトン回路 ８０ 局部クロック ９８，９９ 第１のデシリアル化回路 １０２，１０３，１２０，１２１，２２０ 分周器 １０８，１０９ 置換回路 １１０，１１１ 第２のデシリアル化回路 １３０ シリアル化回路 ２００ 制御回路 ３００ 状態回路 ３０２，３０４，３２０ 論理回路 ３０６，３０８ カウンタ ３１０ 回路
Claims (5)
- 【請求項１】 送信機と受信機を接続する少なくとも二
つの伝送チャンネルからなり、送信機の側に：少なくと
も２チャンネルで送信データを送信する手段が設けら
れ、 受信機の側に： − 上記チャンネルから来るデータを受ける受信回路
と、 − シフト情報を作成するため上記チャンネルから来る
データの間のシフトを検出する検出回路と、該シフト情
報の関数として少なくとも一方の上記チャンネルのデー
タをシフトするシフト回路とから形成される、該チャン
ネルから来るデータ用の同期生成回路と、 − 利用者の回路を該チャンネルの一方に接続する切換
え回路とが設けられている伝送システムであって、上記
シフト回路は：受信したデータに基づいてＮ−ビット語
を作成する第１のデシリアル化回路と、 該シフト情報の関数として上記Ｎ−ビット語のビットを
入れ換えることにより置換された語を作成する置換回路
と、 上記シフト情報の関数としてバッファからデータを得る
ことにより、上記置換回路のＮ個の出力の各々を並列に
Ｍ個の出力に接続する複数の第２のデシリアル化回路と
から形成されることを特徴とする、伝送システム。 - 【請求項２】 上記シフト情報は非同期情報によって形
成され、上記シフト回路をシフト情報の関数として制御
するオートマトン回路が設けられ、上記オートマトン回
路はより具体的には、 − 該非同期情報によって発生される非同期の数を計数
し、該シフト回路にシフトのオーダーを発生させる非同
期カウンタよりなることを特徴とする請求項１記載の伝
送システム。 - 【請求項３】 上記シフト情報は同期情報により形成さ
れ、上記シフト回路をシフト情報の関数として制御する
オートマトン回路が設けられ、上記オートマトン回路は
より具体的には、 − 該同期情報により供給される同期の数を計数し、該
データの同期を監視する同期カウンタよりなることを特
徴とする請求項１又は２記載の伝送システム。 - 【請求項４】 上記オートマトン回路は上記同期カウン
タをゼロにリセットするためのサイレントデータを検出
する手段を更に有することを特徴とする請求項１乃至３
のうちいずれか１項記載の伝送システム。 - 【請求項５】 − チャンネルから来るデータを受ける
受信回路と、 − シフト情報を作成するため上記チャンネルから来る
データの間のシフトを検出する検出回路と、該チャンネ
ルの少なくとも一方のデータを該シフト情報の関数とし
てシフトするシフト回路とにより形成される：該チャン
ネルから来るデータの同期生成回路と、 − 利用者の回路を該チャンネルの一方に接続する切換
え回路とからなる、請求項１乃至４のうちいずれか１項
記載の伝送システムに適合する受信機であって：該シフ
ト回路は：受信したデータに基づいてＮ−ビット語を作
成する第１のデシリアル化回路と、 該シフト情報の関数として上記Ｎ−ビット語のビットを
入れ換えることにより置換された語を作成する置換回路
と、 上記シフト情報の関数としてバッファからデータを得る
ことにより、上記置換回路のＮ個の出力の各々を並列に
Ｍ個の出力に接続する複数の第２のデシリアル化回路と
から形成されることを特徴とする、受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9407461 | 1994-06-17 | ||
| FR9407461A FR2721463A1 (fr) | 1994-06-17 | 1994-06-17 | Système de transmission comportant au moins deux liaisons pour relier un émetteur et un récepteur et récepteur convenant à un tel système. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0856215A true JPH0856215A (ja) | 1996-02-27 |
Family
ID=9464350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147658A Pending JPH0856215A (ja) | 1994-06-17 | 1995-06-14 | 伝送システム及び伝送システムに適合する受信機 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5631927A (ja) |
| EP (1) | EP0688115B1 (ja) |
| JP (1) | JPH0856215A (ja) |
| DE (1) | DE69525878D1 (ja) |
| FR (1) | FR2721463A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101328048B1 (ko) * | 2006-10-02 | 2013-11-08 | 엘지전자 주식회사 | 휴대단말기의 수신감도 개선장치 및 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6381690B1 (en) * | 1995-08-01 | 2002-04-30 | Hewlett-Packard Company | Processor for performing subword permutations and combinations |
| EP0902598A1 (fr) * | 1997-09-10 | 1999-03-17 | Koninklijke Philips Electronics N.V. | Appareil téléphonique comportant une station de base et au moins un dispositif de combiné, procédé de souscription d'un dispositif de combiné, dispositif de combiné et station de base convenant à un tel appareil |
| JP3549788B2 (ja) * | 1999-11-05 | 2004-08-04 | 三菱電機株式会社 | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム |
| US6975610B1 (en) | 2000-06-19 | 2005-12-13 | Koninklijke Philips Electronics N.V. | System and method for communicating between a plurality of asynchronous systems |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4572203A (en) | 1983-01-27 | 1986-02-25 | Feinstein Steven B | Contact agents for ultrasonic imaging |
| FR2553244B1 (fr) * | 1983-10-07 | 1988-12-30 | Trt Telecom Radio Electr | Dispositif de commutation avec remise en phase automatique des donnees sur 3,5 bits |
| JPS6377235A (ja) * | 1986-09-20 | 1988-04-07 | Fujitsu Ltd | デイジタル通信システムの切替方式 |
| DE3774832D1 (de) * | 1986-09-25 | 1992-01-09 | Nec Corp | Einrichtung zur ermittlung der bit-phasendifferenz. |
| FR2618965B1 (fr) * | 1987-07-30 | 1989-11-17 | Servel Michel | Systeme de commutation temporel de paquets de differentes longueurs |
| JPH0758963B2 (ja) * | 1989-01-27 | 1995-06-21 | 日本電気株式会社 | セル交換装置 |
| DE4004889A1 (de) * | 1990-02-16 | 1991-08-22 | Philips Patentverwaltung | Koppelelement fuer ein asynchrones zeitvielfachuebermittlungssystem |
| EP0519563A3 (en) * | 1991-06-21 | 1997-08-27 | Koninkl Philips Electronics Nv | System for converting synchronous time-division-multiplex signals into asynchronous time-division data packets |
| JP2765284B2 (ja) * | 1991-06-28 | 1998-06-11 | 日本電気株式会社 | 自動回線切替装置 |
-
1994
- 1994-06-17 FR FR9407461A patent/FR2721463A1/fr not_active Withdrawn
-
1995
- 1995-06-07 US US08/488,538 patent/US5631927A/en not_active Expired - Lifetime
- 1995-06-12 DE DE69525878T patent/DE69525878D1/de not_active Expired - Lifetime
- 1995-06-12 EP EP95201543A patent/EP0688115B1/fr not_active Expired - Lifetime
- 1995-06-14 JP JP7147658A patent/JPH0856215A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101328048B1 (ko) * | 2006-10-02 | 2013-11-08 | 엘지전자 주식회사 | 휴대단말기의 수신감도 개선장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2721463A1 (fr) | 1995-12-22 |
| EP0688115B1 (fr) | 2002-03-20 |
| EP0688115A1 (fr) | 1995-12-20 |
| DE69525878D1 (de) | 2002-04-25 |
| US5631927A (en) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2529682B2 (ja) | クロックを同期する方法及び装置 | |
| US6816818B2 (en) | Method, clock generator module and receiver module for synchronizing a receiver module | |
| JP2003218747A (ja) | テストシステム、並びに、テストシステムの操作方法 | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| EP0456258B1 (en) | Network synchronization unit for a telephone exchange | |
| JPH0856215A (ja) | 伝送システム及び伝送システムに適合する受信機 | |
| US4542507A (en) | Apparatus for switch path verification | |
| JPH04229736A (ja) | 信号位相装置 | |
| US20020080825A1 (en) | Method and compensation module for the phase compensation of clock signals | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| US6744837B1 (en) | Clock switching circuit | |
| JP4871082B2 (ja) | 同期再生回路 | |
| US20220174619A1 (en) | Radio communication apparatus and radio communication method | |
| JP4823181B2 (ja) | 同期装置 | |
| KR100376731B1 (ko) | 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치 | |
| JP3285524B2 (ja) | ビット誤り測定装置 | |
| JPH08147179A (ja) | データ乗換制御回路 | |
| JP3784258B2 (ja) | デジタルデータ送信における並列クロック信号変更方法及び装置 | |
| JP2822912B2 (ja) | 遅延設定システム | |
| JPH0993212A (ja) | 符号誤り監視結果送出装置 | |
| JP2876747B2 (ja) | フレーム同期回路 | |
| JP2806683B2 (ja) | プレジオクロナス／ドップラーバッファ | |
| JPS61218245A (ja) | 多重伝送装置 | |
| KR20030054740A (ko) | 다중 시스템의 프레임 동기신호 출력 장치 및 방법 | |
| JPH1155229A (ja) | 伝送路切替装置 |