JPH0834308B2 - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPH0834308B2 JPH0834308B2 JP63282243A JP28224388A JPH0834308B2 JP H0834308 B2 JPH0834308 B2 JP H0834308B2 JP 63282243 A JP63282243 A JP 63282243A JP 28224388 A JP28224388 A JP 28224388A JP H0834308 B2 JPH0834308 B2 JP H0834308B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- light emitting
- layer
- active
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は，光通信または光計測または光情報処理に
使用される光電子集積回路に関するものである。
使用される光電子集積回路に関するものである。
直接遷移半導体からなる発光素子として，化合物半導
体からなるレーザダイオード（以後,LDと略す。）や面
発光ダイオード，端面発光、ダイオード等がある。化合
物半導体としては現在III−Ｖ族の開発が最も進歩して
おり，その中でも特に砒化ガリウム（以後,GaAsと略
す。）とアルミニウム−砒素−ガリウムの三元混晶との
ヘテロ接合を利用した構造や， （以後,InPと略す。）と の四元混晶（以後InGaAsPと略す。）とのヘテロ接合を
利用した構造が近赤外の発光素子に広く用いられてい
る。
体からなるレーザダイオード（以後,LDと略す。）や面
発光ダイオード，端面発光、ダイオード等がある。化合
物半導体としては現在III−Ｖ族の開発が最も進歩して
おり，その中でも特に砒化ガリウム（以後,GaAsと略
す。）とアルミニウム−砒素−ガリウムの三元混晶との
ヘテロ接合を利用した構造や， （以後,InPと略す。）と の四元混晶（以後InGaAsPと略す。）とのヘテロ接合を
利用した構造が近赤外の発光素子に広く用いられてい
る。
また，能動素子としては半導体からなるバイポーラト
ランジスタ内電界効果トランジスタ（以後,FETの略
す。）や静電誘導トランジスタや透過ベーストランジス
タ等がある。半導体としては,IV族の間接遷移半導体で
あるシリコンの進歩が著しいが，最近では直接遷移半導
体であるGaAsやInPの開発も進んでおり，特にGaAsのシ
ヨツトキー接合FETは広く利用されている。
ランジスタ内電界効果トランジスタ（以後,FETの略
す。）や静電誘導トランジスタや透過ベーストランジス
タ等がある。半導体としては,IV族の間接遷移半導体で
あるシリコンの進歩が著しいが，最近では直接遷移半導
体であるGaAsやInPの開発も進んでおり，特にGaAsのシ
ヨツトキー接合FETは広く利用されている。
これら発光素子の能動素子を同一基板内に製作した光
電子集積回路（以後,OEICと略す。）には多くの組合せ
があるが，ここではInPとInGaAsPのダブルヘテロ構造を
用いたフアブリペローLDと、InGaAsPの能動層を持つFET
とを組合せた例を示す。
電子集積回路（以後,OEICと略す。）には多くの組合せ
があるが，ここではInPとInGaAsPのダブルヘテロ構造を
用いたフアブリペローLDと、InGaAsPの能動層を持つFET
とを組合せた例を示す。
第２図は例えば，第４回International Optics and O
pticai communication Conference'83の論文集（28B4−
５）に示された従来のOEICを示す断面図であり，図にお
いて，（１）は半絶縁性InP基板、（２）はこの半絶縁
性InP基板（１）にエピタキシヤル成長させたInGaAsP能
動層，（３）は能動層（２）に作つた亜鉛拡散領域，
（４）は亜鉛拡散領域に蒸着した金と亜鉛の合金（以
後,AuZnと略す。）からなるゲート電極，（５）は能動
層（３）に蒸着した金とゲルマニウムの合金（以後AuGe
と略す。）よりなるソース電極，（６）はFETのドレイ
ンとLDのカソードとを接続するドレイン電極，（７）は
二酸化シリコンよりなる絶縁層であり，以上の部分がFE
Tを構成する。
pticai communication Conference'83の論文集（28B4−
５）に示された従来のOEICを示す断面図であり，図にお
いて，（１）は半絶縁性InP基板、（２）はこの半絶縁
性InP基板（１）にエピタキシヤル成長させたInGaAsP能
動層，（３）は能動層（２）に作つた亜鉛拡散領域，
（４）は亜鉛拡散領域に蒸着した金と亜鉛の合金（以
後,AuZnと略す。）からなるゲート電極，（５）は能動
層（３）に蒸着した金とゲルマニウムの合金（以後AuGe
と略す。）よりなるソース電極，（６）はFETのドレイ
ンとLDのカソードとを接続するドレイン電極，（７）は
二酸化シリコンよりなる絶縁層であり，以上の部分がFE
Tを構成する。
また，（８）は能動層（３）の上にエピタキシヤル成
長させたｎ型InP層，（９）はInGaAsPからなう活性層，
（10）はＰ型InP層，（11）はＰ型InP層の上部に蒸着し
たAuZnのアノード電極であり，かつ，活性層（３）の前
面および背面はへき開されており，以上の部分でLDが構
成される。
長させたｎ型InP層，（９）はInGaAsPからなう活性層，
（10）はＰ型InP層，（11）はＰ型InP層の上部に蒸着し
たAuZnのアノード電極であり，かつ，活性層（３）の前
面および背面はへき開されており，以上の部分でLDが構
成される。
このように従来のOEICは,FETとLDを半導体基板面内の
別々の位置に構成し，切要な配線を金属の電極で接続す
ることが多かつた。
別々の位置に構成し，切要な配線を金属の電極で接続す
ることが多かつた。
次に動作について説明する。FETは一般に飽和領域で
使用されるので，ドレイン電流はゲート電圧によつて制
御される。ドレイン電流がLDのしきい値電流以下の場
合,LDは自然放出による発光をする。また，ドレイン電
流がLDのしきい値電流を越えるとLDは誘導放出による発
光をする。
使用されるので，ドレイン電流はゲート電圧によつて制
御される。ドレイン電流がLDのしきい値電流以下の場
合,LDは自然放出による発光をする。また，ドレイン電
流がLDのしきい値電流を越えるとLDは誘導放出による発
光をする。
従来のOEICは以上のように構成されているので，一個
の発光素子当り１個の能動素子を製作することが必要で
あるなどの課題点があつた。
の発光素子当り１個の能動素子を製作することが必要で
あるなどの課題点があつた。
この発明は上記のような課題を解消する為になされた
もので，複数のゲートを有する１つの能動素子でゲート
間の数と少なくとも同数の発光素子または発光領域を駆
動できるOEICを得ることを目的とする。
もので，複数のゲートを有する１つの能動素子でゲート
間の数と少なくとも同数の発光素子または発光領域を駆
動できるOEICを得ることを目的とする。
この発明に係るOEICは，半導体からなる能動素子の能
動層内に少なくとも２つ以上のゲートを備え，前記ゲー
トの電圧がそれぞれ制御できる構造とし，能動層内の電
流が半導体基板面と垂直方向に流れる構造にするととも
に能動素子のドレインまたはソースの一方と発光素子の
アノードまたはカソードの一方とを金属電極がない接続
とする構造にしたものである。
動層内に少なくとも２つ以上のゲートを備え，前記ゲー
トの電圧がそれぞれ制御できる構造とし，能動層内の電
流が半導体基板面と垂直方向に流れる構造にするととも
に能動素子のドレインまたはソースの一方と発光素子の
アノードまたはカソードの一方とを金属電極がない接続
とする構造にしたものである。
この発明におけるOEICは，能動素子のソース側または
ドレイン側の一方の半導体または能動層と発光素子のア
ノード側またはドレイン側の一方の半導体または活性層
とを続けてエピタキシヤル成長させ，能動層内に少なく
とも２つのゲートを備えることにより，能動層内を半導
体基板面と垂直に流れる一つの電流束当り少なくとも一
つの発光素子または発光領域を駆動する。
ドレイン側の一方の半導体または能動層と発光素子のア
ノード側またはドレイン側の一方の半導体または活性層
とを続けてエピタキシヤル成長させ，能動層内に少なく
とも２つのゲートを備えることにより，能動層内を半導
体基板面と垂直に流れる一つの電流束当り少なくとも一
つの発光素子または発光領域を駆動する。
以下，この発明の一実施例を図について説明する。
第１図において，（12）はn+型InP層，（13）はｎ型I
nPからなる能動層，（14）は誘電体からなる反射防止膜
である。
nPからなる能動層，（14）は誘電体からなる反射防止膜
である。
n+型InP基板（12）上にエピタキシヤル成長させたｎ
型InPからなる能動層（13）にすだれ状に亜鉛を拡散し
Ｐ型の亜鉛拡散領域（３）を作る。この上にアンドープ
のInGaAsPからなる活性層（９）,P型InP層（10）を続け
てエピタキシヤル成長させたあと，活性層（９）の両側
をＰ型InP層（10）と同時にエツチングし，もう一度Ｐ
型InP層（10）をエピタキシヤル成長させ，さらにＰ型I
nP層（10）の両側をエツチングする。絶縁層（７）を気
相成長法または蒸着等により作つた後，中心部とみをエ
ツチングする。
型InPからなる能動層（13）にすだれ状に亜鉛を拡散し
Ｐ型の亜鉛拡散領域（３）を作る。この上にアンドープ
のInGaAsPからなる活性層（９）,P型InP層（10）を続け
てエピタキシヤル成長させたあと，活性層（９）の両側
をＰ型InP層（10）と同時にエツチングし，もう一度Ｐ
型InP層（10）をエピタキシヤル成長させ，さらにＰ型I
nP層（10）の両側をエツチングする。絶縁層（７）を気
相成長法または蒸着等により作つた後，中心部とみをエ
ツチングする。
次に，活性層（９）の背面を亜鉛拡散層（３）に達す
るまで深くエツチングする。次に，発光素子のアノード
電極（11）及び能動素子のゲート電極（４）としてAuZn
を蒸着，ソース電極（５）としてAuGeを蒸着する。ま
た，活性層（９）の背面は誘電体からなる反射防止膜が
蒸着され，端面発光ダイオードができる。
るまで深くエツチングする。次に，発光素子のアノード
電極（11）及び能動素子のゲート電極（４）としてAuZn
を蒸着，ソース電極（５）としてAuGeを蒸着する。ま
た，活性層（９）の背面は誘電体からなる反射防止膜が
蒸着され，端面発光ダイオードができる。
この様に，半導体基板面と垂直方向に電流の流れる能
動層（13）の上に，端面発光ダイオードの活性層（９）
を直接エピタキシヤル成長させることにより，複数のゲ
ートを有する１つの能動素子で，ゲート間の数の同数の
発光素子を駆動できることを上記実施例では示した。
動層（13）の上に，端面発光ダイオードの活性層（９）
を直接エピタキシヤル成長させることにより，複数のゲ
ートを有する１つの能動素子で，ゲート間の数の同数の
発光素子を駆動できることを上記実施例では示した。
次に動作について説明する。上記実施例では能動層
（13）の厚さとドーピング量，亜鉛拡散領域（14）の間
隔，亜鉛拡散領域のドーピング量により，能動素子が電
界効果により動作する場合と，静電誘導効果により動作
する場合がある。発光素子では電子の禁制帯間遷移によ
り自然放出された光が屈折率導波構造により活性層
（９）内にとじ込められ端面から発光する。また，背面
側のエツチングによる斜めの傾きと反射防止膜（14）と
により誘導放出が防がれる。能動素子が電界効果による
動作かつ飽和領域で使用される場合、活性層（９）にお
ける光強度は活性層（９）真下の能動層（13）のゲート
の電圧により制御される電流により決定される。また，
能動素子が電界効果により動作かつ不飽和領域で使用さ
れる場合，及び静電誘導効果による動作の場合，活性層
（９）における光強度は活性層（９）真下の能動層（1
3）の両側のゲートの電圧と，発光素子のアノード電極
（11）の電圧により制御される電流により決定される。
（13）の厚さとドーピング量，亜鉛拡散領域（14）の間
隔，亜鉛拡散領域のドーピング量により，能動素子が電
界効果により動作する場合と，静電誘導効果により動作
する場合がある。発光素子では電子の禁制帯間遷移によ
り自然放出された光が屈折率導波構造により活性層
（９）内にとじ込められ端面から発光する。また，背面
側のエツチングによる斜めの傾きと反射防止膜（14）と
により誘導放出が防がれる。能動素子が電界効果による
動作かつ飽和領域で使用される場合、活性層（９）にお
ける光強度は活性層（９）真下の能動層（13）のゲート
の電圧により制御される電流により決定される。また，
能動素子が電界効果により動作かつ不飽和領域で使用さ
れる場合，及び静電誘導効果による動作の場合，活性層
（９）における光強度は活性層（９）真下の能動層（1
3）の両側のゲートの電圧と，発光素子のアノード電極
（11）の電圧により制御される電流により決定される。
なお，上記実施例では発光素子として端面発光ダイオ
ードを設けたものを示したが，発光素子はLDや面発光ダ
イオードでもよい。
ードを設けたものを示したが，発光素子はLDや面発光ダ
イオードでもよい。
また，上記実施例では，能動素子としてPN接合FETの
場合を示したが，シヨツトキー接合FETや,2次元電子ガ
スを利用したFETや，バイポーラトランジスタや，静電
誘導トランジスタや透過ベーストランジスタ等でもよ
い。
場合を示したが，シヨツトキー接合FETや,2次元電子ガ
スを利用したFETや，バイポーラトランジスタや，静電
誘導トランジスタや透過ベーストランジスタ等でもよ
い。
また，上記実施例では半導体材質としてInPとInGaAsP
とで構成した例を示したが，発光素子の活性層が直接遷
移半導体からなればよく，また能動素子の能動層は直接
遷移半導体でも間接遷移半導体でもよい。
とで構成した例を示したが，発光素子の活性層が直接遷
移半導体からなればよく，また能動素子の能動層は直接
遷移半導体でも間接遷移半導体でもよい。
以上のように，この発明によれば能動層内を半導体基
板面と垂直に流れる一つの電流束当り少なくとも一つの
発光素子または発光領域を駆動するように構成したの
で,1つの能動素子で少なくとも２つの発光素子または発
光領域を駆動できるものが得られる効果がある。
板面と垂直に流れる一つの電流束当り少なくとも一つの
発光素子または発光領域を駆動するように構成したの
で,1つの能動素子で少なくとも２つの発光素子または発
光領域を駆動できるものが得られる効果がある。
第１図はこの発明の一実施例によるOEICを示す断面図，
第２図は従来のOEICを示す断面図である。 図中，（１）は半絶縁性InP基板、（２）はInGaAsP能動
層，（３）は亜鉛拡散領域，（４）はゲート電極，
（５）はソース電極，（６）はドレイン電極，（７）は
絶縁層，（８）はｎ型InP層，（９）は活性層，（10）
はＰ型InP層，（11）はアノード電極，（12）はn+型InP
層，（13）はｎ型InP能動層，（14）は反射防止層であ
る。 なお，図中，同一符号は同一，又は相当部分を示す。
第２図は従来のOEICを示す断面図である。 図中，（１）は半絶縁性InP基板、（２）はInGaAsP能動
層，（３）は亜鉛拡散領域，（４）はゲート電極，
（５）はソース電極，（６）はドレイン電極，（７）は
絶縁層，（８）はｎ型InP層，（９）は活性層，（10）
はＰ型InP層，（11）はアノード電極，（12）はn+型InP
層，（13）はｎ型InP能動層，（14）は反射防止層であ
る。 なお，図中，同一符号は同一，又は相当部分を示す。
Claims (1)
- 【請求項１】直接遷移半導体からなる複数の発光領域
と、半導体からなる能動層と、前記能動層内に配置され
た複数のゲートと、少なくとも４つの電極とを備え、能
動層内の電流が半導体基板面と垂直方向に流れる構造に
するとともに、上記能動層のドレインまたはソースの一
方の発光素子のアノードまたはカソードとの一方とを金
属電極がない接続とするとともに、ゲート電極を発光領
域の背面に設けたことを特徴とする光電子集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282243A JPH0834308B2 (ja) | 1988-11-08 | 1988-11-08 | 光電子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282243A JPH0834308B2 (ja) | 1988-11-08 | 1988-11-08 | 光電子集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02128489A JPH02128489A (ja) | 1990-05-16 |
| JPH0834308B2 true JPH0834308B2 (ja) | 1996-03-29 |
Family
ID=17649920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63282243A Expired - Lifetime JPH0834308B2 (ja) | 1988-11-08 | 1988-11-08 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834308B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011160106A (ja) * | 2010-01-29 | 2011-08-18 | Maspro Denkoh Corp | レベルチェッカーおよびプログラム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104488A (en) * | 1980-01-23 | 1981-08-20 | Hitachi Ltd | Semiconductor laser element |
| JPS59222964A (ja) * | 1983-06-01 | 1984-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1988
- 1988-11-08 JP JP63282243A patent/JPH0834308B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02128489A (ja) | 1990-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0233725B1 (en) | Opto-Electronic Device and Method for its Manufacture | |
| US4987468A (en) | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser | |
| US4819036A (en) | Semiconductor device | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US5164797A (en) | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser | |
| EP0501246A2 (en) | Opto-electronic switch device | |
| JPS61108187A (ja) | 半導体光電子装置 | |
| US5898190A (en) | P-type electrode structure and a semiconductor light emitting element using the same structure | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| KR940008562B1 (ko) | 화합물 반도체 장치 및 그 제조방법 | |
| EP0487192A2 (en) | Opto-electronic integrated circuit having a transmitter of long wavelength | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| Miller et al. | Plane-selective doped AlGaAs/GaAs double heterostructure light emitting diodes | |
| US4989050A (en) | Self aligned, substrate emitting LED | |
| JPH0834308B2 (ja) | 光電子集積回路 | |
| US5278857A (en) | Indium gallium aluminum phosphide silicon doped to prevent zinc disordering | |
| JP2005268725A (ja) | 半導体素子およびその製造方法 | |
| JPH04237135A (ja) | 半導体積層構造体 | |
| JPH069241B2 (ja) | 光電子集積回路の製造方法 | |
| KR960002646B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| JPH10125894A (ja) | 光電子集積回路及びその製造方法 | |
| JPH01212483A (ja) | 半導体装置 | |
| KR940003441B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
| Yang et al. | Integration of highly focusing AlGaAs microlensed LED and double heterojunction bipolar transistors | |
| KR940000509B1 (ko) | 화합물 반도체 소자의 제조방법 |