JPH08320294A - 被検査パターンの欠陥検査方法及びその装置 - Google Patents
被検査パターンの欠陥検査方法及びその装置Info
- Publication number
- JPH08320294A JPH08320294A JP7128197A JP12819795A JPH08320294A JP H08320294 A JPH08320294 A JP H08320294A JP 7128197 A JP7128197 A JP 7128197A JP 12819795 A JP12819795 A JP 12819795A JP H08320294 A JPH08320294 A JP H08320294A
- Authority
- JP
- Japan
- Prior art keywords
- gradation conversion
- pattern
- image signal
- defect
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、半導体ウエハにおけるメモリ
マット部、周辺回路いずれの領域も、欠陥を信頼性高く
検出すべく、高感度な比較検査を実現する被検査パター
ンの欠陥検査方法及びその装置を提供することにある。 【構成】本発明は、メモリマット部２１などのパターン
密度が高い領域と周辺回路部２２などのパターン密度が
低い領域の明るさやコントラストが定めた関係になるよ
うに、検出画像信号をそれぞれ階調変換し、変換した画
像信号をそれぞれ比較に用い、またセル比較において、
不一致の長さや明暗情報に基づいて大きな欠陥を検出す
ることを特徴とするものである。
マット部、周辺回路いずれの領域も、欠陥を信頼性高く
検出すべく、高感度な比較検査を実現する被検査パター
ンの欠陥検査方法及びその装置を提供することにある。 【構成】本発明は、メモリマット部２１などのパターン
密度が高い領域と周辺回路部２２などのパターン密度が
低い領域の明るさやコントラストが定めた関係になるよ
うに、検出画像信号をそれぞれ階調変換し、変換した画
像信号をそれぞれ比較に用い、またセル比較において、
不一致の長さや明暗情報に基づいて大きな欠陥を検出す
ることを特徴とするものである。
Description
【０００１】
【産業上の利用分野】本発明は被検査パターンの欠陥を
検出する外観検査に係り、特に半導体ウェハや液晶ディ
スプレイなどの被検査パターンにおける欠陥を検査する
被検査パターンの欠陥検査方法及びその装置に関する。
検出する外観検査に係り、特に半導体ウェハや液晶ディ
スプレイなどの被検査パターンにおける欠陥を検査する
被検査パターンの欠陥検査方法及びその装置に関する。
【０００２】
【従来の技術】従来、この種の検査装置は特開昭５５−
７４４０９号（従来技術１）に記載のように、被検査パ
ターンを移動させつつ、ラインセンサ等の撮像素子によ
り被検査パターンの画像を検出し、検出した画像信号と
定めた時間遅らせた画像信号の濃淡を比較することによ
り、不一致を欠陥として認識するものであった。
７４４０９号（従来技術１）に記載のように、被検査パ
ターンを移動させつつ、ラインセンサ等の撮像素子によ
り被検査パターンの画像を検出し、検出した画像信号と
定めた時間遅らせた画像信号の濃淡を比較することによ
り、不一致を欠陥として認識するものであった。
【０００３】また、被検査パターンの欠陥検査に関する
従来技術としては、特開平６−１７４６５２号公報（従
来技術２）が知られている。この従来技術２には、メモ
リマット部などのパターン密度が高い領域と周辺回路な
どのパターン密度が低い領域とがチップ内に混在する半
導体ウエハなどの被検査パターンから検出された画像上
での明るさ−頻度分布より被検査パターンの高密度領域
と低密度領域との間での明るさあるいはコントラストが
階調変換により定めた関係となるべく、前記検出された
画像信号をＡ／Ｄ変換して得られるディジタル画像信号
に対して階調変換し、この階調変換された画像信号と比
較する階調変化された画像信号とについて関数近似し、
これら関数近似された曲線の間の差について積分し、こ
の積分値からの位置ずれの高精度検出に基づいて両階調
変換された画像信号を位置合わせした状態で被検査パタ
ーン比較を行って微細欠陥を高精度に検査する技術が記
載されている。
従来技術としては、特開平６−１７４６５２号公報（従
来技術２）が知られている。この従来技術２には、メモ
リマット部などのパターン密度が高い領域と周辺回路な
どのパターン密度が低い領域とがチップ内に混在する半
導体ウエハなどの被検査パターンから検出された画像上
での明るさ−頻度分布より被検査パターンの高密度領域
と低密度領域との間での明るさあるいはコントラストが
階調変換により定めた関係となるべく、前記検出された
画像信号をＡ／Ｄ変換して得られるディジタル画像信号
に対して階調変換し、この階調変換された画像信号と比
較する階調変化された画像信号とについて関数近似し、
これら関数近似された曲線の間の差について積分し、こ
の積分値からの位置ずれの高精度検出に基づいて両階調
変換された画像信号を位置合わせした状態で被検査パタ
ーン比較を行って微細欠陥を高精度に検査する技術が記
載されている。
【０００４】
【発明が解決しようとする課題】ところで、半導体ウエ
ハなどの被検査パターンでは、メモリマット部などのパ
ターン密度が高い領域と周辺回路などのパターン密度が
低い領域とがチップ内に混在し、メモリマット部ではパ
ターンが暗く観察され、周辺回路部ではパターンが明る
く観察される。しかしながら、上記従来技術において
は、メモリマット部などのパターン密度が高い領域と周
辺回路などのパターン密度が低い領域とにおいて欠陥の
検出感度をほぼ等しくしようとする課題について考慮さ
れていなかった。
ハなどの被検査パターンでは、メモリマット部などのパ
ターン密度が高い領域と周辺回路などのパターン密度が
低い領域とがチップ内に混在し、メモリマット部ではパ
ターンが暗く観察され、周辺回路部ではパターンが明る
く観察される。しかしながら、上記従来技術において
は、メモリマット部などのパターン密度が高い領域と周
辺回路などのパターン密度が低い領域とにおいて欠陥の
検出感度をほぼ等しくしようとする課題について考慮さ
れていなかった。
【０００５】本発明の目的は、上記課題を解決すべく、
パターン密度が高い領域とパターン密度が低い領域とが
混在する被検査パターンにおいて、欠陥の検出感度をほ
ぼ等しくして欠陥を高信頼性でもって検査することがで
きるようにした被検査パターンの欠陥検査方法及びその
装置を提供することにある。また本発明の他の目的は、
メモリマット部などのパターン密度が高い領域と周辺回
路などのパターン密度が低い領域とがチップ内に混在す
る半導体ウエハなどの被検査パターンにおいて、メモリ
マット部及び周辺回路部のいずれの領域においても欠陥
の検出感度を低くすることなく欠陥を高信頼度で検査で
きるようにした被検査パターンの欠陥検査方法及びその
装置を提供することにある。また本発明の他の目的は、
メモリマット部などのパターン密度が高い領域と周辺回
路などのパターン密度が低い領域とがチップ内に混在す
る半導体ウエハなどの被検査パターンにおいて、メモリ
マット部における欠陥検査を信頼性を高くして実現でき
るようにした被検査パターンの欠陥検査方法及びその装
置を提供することにある。
パターン密度が高い領域とパターン密度が低い領域とが
混在する被検査パターンにおいて、欠陥の検出感度をほ
ぼ等しくして欠陥を高信頼性でもって検査することがで
きるようにした被検査パターンの欠陥検査方法及びその
装置を提供することにある。また本発明の他の目的は、
メモリマット部などのパターン密度が高い領域と周辺回
路などのパターン密度が低い領域とがチップ内に混在す
る半導体ウエハなどの被検査パターンにおいて、メモリ
マット部及び周辺回路部のいずれの領域においても欠陥
の検出感度を低くすることなく欠陥を高信頼度で検査で
きるようにした被検査パターンの欠陥検査方法及びその
装置を提供することにある。また本発明の他の目的は、
メモリマット部などのパターン密度が高い領域と周辺回
路などのパターン密度が低い領域とがチップ内に混在す
る半導体ウエハなどの被検査パターンにおいて、メモリ
マット部における欠陥検査を信頼性を高くして実現でき
るようにした被検査パターンの欠陥検査方法及びその装
置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査方法において、前記被検査パターンから
画像信号を検出し、この検出された画像信号に対してメ
モリマット部に適する第１の階調変換を施すと共に周辺
回路部に適する第２の階調変換を施し、前記第１の階調
変換された画像信号について基準の第１の画像信号と比
較することによってメモリマット部における欠陥を検出
し、前記第２の階調変換された画像信号について基準の
第２の画像信号と比較することによって周辺回路部にお
ける欠陥を検出することを特徴とする被検査パターンの
欠陥検査方法である。また本発明は、前記被検査パター
ンの欠陥検査方法において、前記基準の第１の画像信号
は、メモリマット部に適する第１の階調変換が施され、
前記基準の第２の画像信号は、周辺回路部に適する第２
の階調変換が施されたことを特徴とする。また本発明
は、セルである繰返しパターン領域からなるメモリマッ
ト部と非繰返しパターン領域からなる周辺回路部とを有
するチップを複数配設した被検査パターンにおける欠陥
検査方法において、前記被検査パターンから画像信号を
検出し、この検出された画像信号に対してメモリマット
部に適する第１の階調変換を施すと共に周辺回路部に適
する第２の階調変換を施し、前記第１の階調変換された
画像信号についてセル比較によってメモリマット部にお
ける欠陥を検出し、前記第２の階調変換された画像信号
についてチップ比較によって周辺回路部における欠陥を
検出することを特徴とする被検査パターンの欠陥検査方
法である。
に、本発明は、セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査方法において、前記被検査パターンから
画像信号を検出し、この検出された画像信号に対してメ
モリマット部に適する第１の階調変換を施すと共に周辺
回路部に適する第２の階調変換を施し、前記第１の階調
変換された画像信号について基準の第１の画像信号と比
較することによってメモリマット部における欠陥を検出
し、前記第２の階調変換された画像信号について基準の
第２の画像信号と比較することによって周辺回路部にお
ける欠陥を検出することを特徴とする被検査パターンの
欠陥検査方法である。また本発明は、前記被検査パター
ンの欠陥検査方法において、前記基準の第１の画像信号
は、メモリマット部に適する第１の階調変換が施され、
前記基準の第２の画像信号は、周辺回路部に適する第２
の階調変換が施されたことを特徴とする。また本発明
は、セルである繰返しパターン領域からなるメモリマッ
ト部と非繰返しパターン領域からなる周辺回路部とを有
するチップを複数配設した被検査パターンにおける欠陥
検査方法において、前記被検査パターンから画像信号を
検出し、この検出された画像信号に対してメモリマット
部に適する第１の階調変換を施すと共に周辺回路部に適
する第２の階調変換を施し、前記第１の階調変換された
画像信号についてセル比較によってメモリマット部にお
ける欠陥を検出し、前記第２の階調変換された画像信号
についてチップ比較によって周辺回路部における欠陥を
検出することを特徴とする被検査パターンの欠陥検査方
法である。
【０００７】また本発明は、セルである繰返しパターン
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査方法において、前記被検査
パターンから画像信号を検出し、この検出された画像信
号に対してメモリマット部に適する第１の階調変換を施
すと共に周辺回路部に適する第２の階調変換を施し、前
記第１の階調変換された画像信号について基準の第１の
画像信号と比較し、不一致領域の長さまたは不一致領域
の画像間の明るさ情報に基づいてメモリマット部におけ
る欠陥を検出し、前記第２の階調変換された画像信号に
ついて基準の第２の画像信号と比較することによって周
辺回路部における欠陥を検出することを特徴とする被検
査パターンの欠陥検査方法である。また本発明は、セル
である繰返しパターン領域からなるメモリマット部と非
繰返しパターン領域からなる周辺回路部とを有するチッ
プを複数配設した被検査パターンにおける欠陥検査方法
において、前記被検査パターンから画像信号を検出し、
この検出された画像信号に対してメモリマット部に適す
る第１の階調変換を施すと共に周辺回路部に適する第２
の階調変換を施し、前記第１の階調変換された画像信号
について基準の第１の画像信号と比較することによって
メモリマット部における欠陥を検出して不一致領域の明
暗分布情報に基づき欠陥を分類し、前記第２の階調変換
された画像信号について基準の第２の画像信号と比較す
ることによって周辺回路部における欠陥を検出すること
を特徴とする被検査パターンの欠陥検査方法である。ま
た本発明は、セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号についてセル比較し、不一致領域の長
さまたは不一致領域の画像間の明るさ情報に基づいてメ
モリマット部における欠陥を検出し、前記第２の階調変
換された画像信号についてチップ比較によって周辺回路
部における欠陥を検出することを特徴とする被検査パタ
ーンの欠陥検査方法である。
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査方法において、前記被検査
パターンから画像信号を検出し、この検出された画像信
号に対してメモリマット部に適する第１の階調変換を施
すと共に周辺回路部に適する第２の階調変換を施し、前
記第１の階調変換された画像信号について基準の第１の
画像信号と比較し、不一致領域の長さまたは不一致領域
の画像間の明るさ情報に基づいてメモリマット部におけ
る欠陥を検出し、前記第２の階調変換された画像信号に
ついて基準の第２の画像信号と比較することによって周
辺回路部における欠陥を検出することを特徴とする被検
査パターンの欠陥検査方法である。また本発明は、セル
である繰返しパターン領域からなるメモリマット部と非
繰返しパターン領域からなる周辺回路部とを有するチッ
プを複数配設した被検査パターンにおける欠陥検査方法
において、前記被検査パターンから画像信号を検出し、
この検出された画像信号に対してメモリマット部に適す
る第１の階調変換を施すと共に周辺回路部に適する第２
の階調変換を施し、前記第１の階調変換された画像信号
について基準の第１の画像信号と比較することによって
メモリマット部における欠陥を検出して不一致領域の明
暗分布情報に基づき欠陥を分類し、前記第２の階調変換
された画像信号について基準の第２の画像信号と比較す
ることによって周辺回路部における欠陥を検出すること
を特徴とする被検査パターンの欠陥検査方法である。ま
た本発明は、セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号についてセル比較し、不一致領域の長
さまたは不一致領域の画像間の明るさ情報に基づいてメ
モリマット部における欠陥を検出し、前記第２の階調変
換された画像信号についてチップ比較によって周辺回路
部における欠陥を検出することを特徴とする被検査パタ
ーンの欠陥検査方法である。
【０００８】また本発明は、セルである繰返しパターン
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査方法において、前記被検査
パターンから画像信号を検出し、この検出された画像信
号に対してメモリマット部に適する第１の階調変換を施
すと共に周辺回路部に適する第２の階調変換を施し、前
記第１の階調変換された画像信号についてセル比較によ
りメモリマット部における欠陥を検出して不一致領域の
明暗分布情報に基づき欠陥を分類し、前記第２の階調変
換された画像信号についてチップ比較によって周辺回路
部における欠陥を検出することを特徴とする被検査パタ
ーンの欠陥検査方法である。また本発明は、前記被検査
パターンの欠陥検査方法において、前記第１及び第２の
階調変換は、対数変換や指数変換、多項式変換であるこ
とを特徴とする。また本発明は、前記被検査パターンの
欠陥検査方法において、同一となるように形成された複
数の被検査パターンの比較において、不一致領域の明る
さを用いて、欠陥が本来のパターンの明るさより暗いか
明るいかを識別することを特徴とする。また本発明は、
前記被検査パターンの欠陥検査方法において、２回連続
に対応する位置に検出された不一致の明暗情報、例えば
正負として検出し、２回とも同じ符号のときは、これを
出力しないことを特徴とする。また本発明は、前記被検
査パターンの欠陥検査方法において、１回のみ検出され
る不一致に関し、不一致領域の長さが定めた値より大き
いときは、その不一致領域内の明暗情報の変化を検出
し、欠陥が本来のパターンの明るさより暗いか明るいか
を識別することを特徴とする。
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査方法において、前記被検査
パターンから画像信号を検出し、この検出された画像信
号に対してメモリマット部に適する第１の階調変換を施
すと共に周辺回路部に適する第２の階調変換を施し、前
記第１の階調変換された画像信号についてセル比較によ
りメモリマット部における欠陥を検出して不一致領域の
明暗分布情報に基づき欠陥を分類し、前記第２の階調変
換された画像信号についてチップ比較によって周辺回路
部における欠陥を検出することを特徴とする被検査パタ
ーンの欠陥検査方法である。また本発明は、前記被検査
パターンの欠陥検査方法において、前記第１及び第２の
階調変換は、対数変換や指数変換、多項式変換であるこ
とを特徴とする。また本発明は、前記被検査パターンの
欠陥検査方法において、同一となるように形成された複
数の被検査パターンの比較において、不一致領域の明る
さを用いて、欠陥が本来のパターンの明るさより暗いか
明るいかを識別することを特徴とする。また本発明は、
前記被検査パターンの欠陥検査方法において、２回連続
に対応する位置に検出された不一致の明暗情報、例えば
正負として検出し、２回とも同じ符号のときは、これを
出力しないことを特徴とする。また本発明は、前記被検
査パターンの欠陥検査方法において、１回のみ検出され
る不一致に関し、不一致領域の長さが定めた値より大き
いときは、その不一致領域内の明暗情報の変化を検出
し、欠陥が本来のパターンの明るさより暗いか明るいか
を識別することを特徴とする。
【０００９】また本発明は、セルである繰返しパターン
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号について基準の第１の画像信
号と比較することによってメモリマット部における欠陥
を検出する第１の比較手段と、前記第１の階調変換手段
で第２の階調変換された画像信号について基準の第２の
画像信号と比較することによって周辺回路部における欠
陥を検出する第２の比較手段と、前記第１の比較手段と
前記第２の比較手段との各々における比較または前記第
１の比較手段と前記第２の比較手段との各々から検出さ
れる欠陥を選択する選択手段とを備えたことを特徴とす
る被検査パターンの欠陥検査装置である。また本発明
は、前記被検査パターンの欠陥検査装置において、前記
第１の比較手段は前記基準の第１の画像信号についてメ
モリマット部に適する第１の階調変換が施されて得られ
るように構成し、前記第２の比較手段は前記基準の第２
の画像信号について周辺回路部に適する第２の階調変換
が施されて得られるように構成したことを特徴とする。
また本発明は、セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査装置において、前記被検査パターンから
画像信号を検出する検出系（検出光学系、２次電子検出
系）と、該検出系から検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施す第１の階調変
換手段と、前記検出系から検出された画像信号に対して
周辺回路部に適する第２の階調変換を施す第２の階調変
換手段と、前記第１の階調変換手段で第１の階調変換さ
れた画像信号についてセル比較によってメモリマット部
における欠陥を検出する第１の比較手段と、前記第１の
階調変換手段で第２の階調変換された画像信号について
チップ比較によって周辺回路部における欠陥を検出する
第２の比較手段と、前記第１の比較手段と前記第２の比
較手段との各々における比較または前記第１の比較手段
と前記第２の比較手段との各々から検出される欠陥を選
択する選択手段とを備えたことを特徴とする被検査パタ
ーンの欠陥検査装置である。
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号について基準の第１の画像信
号と比較することによってメモリマット部における欠陥
を検出する第１の比較手段と、前記第１の階調変換手段
で第２の階調変換された画像信号について基準の第２の
画像信号と比較することによって周辺回路部における欠
陥を検出する第２の比較手段と、前記第１の比較手段と
前記第２の比較手段との各々における比較または前記第
１の比較手段と前記第２の比較手段との各々から検出さ
れる欠陥を選択する選択手段とを備えたことを特徴とす
る被検査パターンの欠陥検査装置である。また本発明
は、前記被検査パターンの欠陥検査装置において、前記
第１の比較手段は前記基準の第１の画像信号についてメ
モリマット部に適する第１の階調変換が施されて得られ
るように構成し、前記第２の比較手段は前記基準の第２
の画像信号について周辺回路部に適する第２の階調変換
が施されて得られるように構成したことを特徴とする。
また本発明は、セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査装置において、前記被検査パターンから
画像信号を検出する検出系（検出光学系、２次電子検出
系）と、該検出系から検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施す第１の階調変
換手段と、前記検出系から検出された画像信号に対して
周辺回路部に適する第２の階調変換を施す第２の階調変
換手段と、前記第１の階調変換手段で第１の階調変換さ
れた画像信号についてセル比較によってメモリマット部
における欠陥を検出する第１の比較手段と、前記第１の
階調変換手段で第２の階調変換された画像信号について
チップ比較によって周辺回路部における欠陥を検出する
第２の比較手段と、前記第１の比較手段と前記第２の比
較手段との各々における比較または前記第１の比較手段
と前記第２の比較手段との各々から検出される欠陥を選
択する選択手段とを備えたことを特徴とする被検査パタ
ーンの欠陥検査装置である。
【００１０】また本発明は、セルである繰返しパターン
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号について基準の第１の画像信
号と比較し、不一致領域の長さまたは不一致領域の画像
間の明るさ情報に基づいてメモリマット部における欠陥
を検出する第１の比較手段と、前記第１の階調変換手段
で第２の階調変換された画像信号について基準の第２の
画像信号と比較することによって周辺回路部における欠
陥を検出する第２の比較手段と、前記第１の比較手段と
前記第２の比較手段との各々における比較または前記第
１の比較手段と前記第２の比較手段との各々から検出さ
れる欠陥を選択する選択手段とを備えたことを特徴とす
る被検査パターンの欠陥検査装置である。
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号について基準の第１の画像信
号と比較し、不一致領域の長さまたは不一致領域の画像
間の明るさ情報に基づいてメモリマット部における欠陥
を検出する第１の比較手段と、前記第１の階調変換手段
で第２の階調変換された画像信号について基準の第２の
画像信号と比較することによって周辺回路部における欠
陥を検出する第２の比較手段と、前記第１の比較手段と
前記第２の比較手段との各々における比較または前記第
１の比較手段と前記第２の比較手段との各々から検出さ
れる欠陥を選択する選択手段とを備えたことを特徴とす
る被検査パターンの欠陥検査装置である。
【００１１】また本発明は、セルである繰返しパターン
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号について基準の第１の画像信
号と比較し、不一致領域の長さまたは不一致領域の画像
間の明るさ情報に基づいてメモリマット部における欠陥
を検出して不一致領域の明暗分布情報に基づき欠陥を分
類する第１の比較手段と、前記第１の階調変換手段で第
２の階調変換された画像信号について基準の第２の画像
信号と比較することによって周辺回路部における欠陥を
検出する第２の比較手段と、前記第１の比較手段と前記
第２の比較手段との各々における比較または前記第１の
比較手段と前記第２の比較手段との各々から検出される
欠陥を選択する選択手段とを備えたことを特徴とする被
検査パターンの欠陥検査装置である。また本発明は、セ
ルである繰返しパターン領域からなるメモリマット部と
非繰返しパターン領域からなる周辺回路部とを有するチ
ップを複数配設した被検査パターンにおける欠陥検査装
置において、前記被検査パターンから画像信号を検出す
る検出系（検出光学系、２次電子検出系）と、該検出系
から検出された画像信号に対してメモリマット部に適す
る第１の階調変換を施す第１の階調変換手段と、前記検
出系から検出された画像信号に対して周辺回路部に適す
る第２の階調変換を施す第２の階調変換手段と、前記第
１の階調変換手段で第１の階調変換された画像信号につ
いてセル比較し、不一致領域の長さまたは不一致領域の
画像間の明るさ情報に基づいてメモリマット部における
欠陥を検出する第１の比較手段と、前記第１の階調変換
手段で第２の階調変換された画像信号についてチップ比
較によって周辺回路部における欠陥を検出する第２の比
較手段と、前記第１の比較手段と前記第２の比較手段と
の各々における比較または前記第１の比較手段と前記第
２の比較手段との各々から検出される欠陥を選択する選
択手段とを備えたことを特徴とする被検査パターンの欠
陥検査装置である。
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号について基準の第１の画像信
号と比較し、不一致領域の長さまたは不一致領域の画像
間の明るさ情報に基づいてメモリマット部における欠陥
を検出して不一致領域の明暗分布情報に基づき欠陥を分
類する第１の比較手段と、前記第１の階調変換手段で第
２の階調変換された画像信号について基準の第２の画像
信号と比較することによって周辺回路部における欠陥を
検出する第２の比較手段と、前記第１の比較手段と前記
第２の比較手段との各々における比較または前記第１の
比較手段と前記第２の比較手段との各々から検出される
欠陥を選択する選択手段とを備えたことを特徴とする被
検査パターンの欠陥検査装置である。また本発明は、セ
ルである繰返しパターン領域からなるメモリマット部と
非繰返しパターン領域からなる周辺回路部とを有するチ
ップを複数配設した被検査パターンにおける欠陥検査装
置において、前記被検査パターンから画像信号を検出す
る検出系（検出光学系、２次電子検出系）と、該検出系
から検出された画像信号に対してメモリマット部に適す
る第１の階調変換を施す第１の階調変換手段と、前記検
出系から検出された画像信号に対して周辺回路部に適す
る第２の階調変換を施す第２の階調変換手段と、前記第
１の階調変換手段で第１の階調変換された画像信号につ
いてセル比較し、不一致領域の長さまたは不一致領域の
画像間の明るさ情報に基づいてメモリマット部における
欠陥を検出する第１の比較手段と、前記第１の階調変換
手段で第２の階調変換された画像信号についてチップ比
較によって周辺回路部における欠陥を検出する第２の比
較手段と、前記第１の比較手段と前記第２の比較手段と
の各々における比較または前記第１の比較手段と前記第
２の比較手段との各々から検出される欠陥を選択する選
択手段とを備えたことを特徴とする被検査パターンの欠
陥検査装置である。
【００１２】また本発明は、セルである繰返しパターン
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号についてセル比較することに
よってメモリマット部における欠陥を検出して不一致領
域の明暗分布情報に基づき欠陥を分類する第１の比較手
段と、前記第１の階調変換手段で第２の階調変換された
画像信号についてチップ比較によって周辺回路部におけ
る欠陥を検出する第２の比較手段と、前記第１の比較手
段と前記第２の比較手段との各々における比較または前
記第１の比較手段と前記第２の比較手段との各々から検
出される欠陥を選択する選択手段とを備えたことを特徴
とする被検査パターンの欠陥検査装置である。また本発
明は、前記被検査パターンの欠陥検査装置において、前
記選択手段は、被検査パターンにおけるメモリマット部
と周辺回路部との配列データに基づいて選択するように
構成したことを特徴とする。また本発明は、前記被検査
パターンの欠陥検査装置において、前記選択手段は、前
記第１の比較手段におけるセル比較において得られる不
一致情報に基づいて選択するように構成したことを特徴
とする。また本発明は、パターン密度の高い領域とパタ
ーン密度の低い領域とを有する被検査パターンにおける
欠陥検査方法において、前記被検査パターンから画像信
号を検出し、この検出された画像信号に対してパターン
密度の高い領域に適する第１の階調変換を施すと共にパ
ターン密度の低い領域に適する第２の階調変換を施し、
前記第１の階調変換された画像信号について基準の第１
の画像信号と比較することによってパターン密度の高い
領域における欠陥を検出し、前記第２の階調変換された
画像信号について基準の第２の画像信号と比較すること
によってパターン密度の低い領域における欠陥を検出す
ることを特徴とする被検査パターンの欠陥検査方法であ
る。
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおける欠陥検査装置において、前記被検査
パターンから画像信号を検出する検出系（検出光学系、
２次電子検出系）と、該検出系から検出された画像信号
に対してメモリマット部に適する第１の階調変換を施す
第１の階調変換手段と、前記検出系から検出された画像
信号に対して周辺回路部に適する第２の階調変換を施す
第２の階調変換手段と、前記第１の階調変換手段で第１
の階調変換された画像信号についてセル比較することに
よってメモリマット部における欠陥を検出して不一致領
域の明暗分布情報に基づき欠陥を分類する第１の比較手
段と、前記第１の階調変換手段で第２の階調変換された
画像信号についてチップ比較によって周辺回路部におけ
る欠陥を検出する第２の比較手段と、前記第１の比較手
段と前記第２の比較手段との各々における比較または前
記第１の比較手段と前記第２の比較手段との各々から検
出される欠陥を選択する選択手段とを備えたことを特徴
とする被検査パターンの欠陥検査装置である。また本発
明は、前記被検査パターンの欠陥検査装置において、前
記選択手段は、被検査パターンにおけるメモリマット部
と周辺回路部との配列データに基づいて選択するように
構成したことを特徴とする。また本発明は、前記被検査
パターンの欠陥検査装置において、前記選択手段は、前
記第１の比較手段におけるセル比較において得られる不
一致情報に基づいて選択するように構成したことを特徴
とする。また本発明は、パターン密度の高い領域とパタ
ーン密度の低い領域とを有する被検査パターンにおける
欠陥検査方法において、前記被検査パターンから画像信
号を検出し、この検出された画像信号に対してパターン
密度の高い領域に適する第１の階調変換を施すと共にパ
ターン密度の低い領域に適する第２の階調変換を施し、
前記第１の階調変換された画像信号について基準の第１
の画像信号と比較することによってパターン密度の高い
領域における欠陥を検出し、前記第２の階調変換された
画像信号について基準の第２の画像信号と比較すること
によってパターン密度の低い領域における欠陥を検出す
ることを特徴とする被検査パターンの欠陥検査方法であ
る。
【００１３】また本発明は、パターン密度の高い領域と
パターン密度の低い領域とを有する被検査パターンにお
ける欠陥検査装置において、前記被検査パターンから画
像信号を検出する検出系（検出光学系、２次電子検出
系）と、該検出系から検出された画像信号に対してパタ
ーン密度の高い領域に適する第１の階調変換を施す第１
の階調変換手段と、前記検出系から検出された画像信号
に対してパターン密度の低い領域に適する第２の階調変
換を施す第２の階調変換手段と、前記第１の階調変換手
段で第１の階調変換された画像信号について基準の第１
の画像信号と比較することによってパターン密度の高い
領域における欠陥を検出する第１の比較手段と、前記第
１の階調変換手段で第２の階調変換された画像信号につ
いて基準の第２の画像信号と比較することによってパタ
ーン密度の低い領域における欠陥を検出する第２の比較
手段と、前記第１の比較手段と前記第２の比較手段との
各々における比較または前記第１の比較手段と前記第２
の比較手段との各々から検出される欠陥を選択する選択
手段とを備えたことを特徴とする被検査パターンの欠陥
検査装置である。
パターン密度の低い領域とを有する被検査パターンにお
ける欠陥検査装置において、前記被検査パターンから画
像信号を検出する検出系（検出光学系、２次電子検出
系）と、該検出系から検出された画像信号に対してパタ
ーン密度の高い領域に適する第１の階調変換を施す第１
の階調変換手段と、前記検出系から検出された画像信号
に対してパターン密度の低い領域に適する第２の階調変
換を施す第２の階調変換手段と、前記第１の階調変換手
段で第１の階調変換された画像信号について基準の第１
の画像信号と比較することによってパターン密度の高い
領域における欠陥を検出する第１の比較手段と、前記第
１の階調変換手段で第２の階調変換された画像信号につ
いて基準の第２の画像信号と比較することによってパタ
ーン密度の低い領域における欠陥を検出する第２の比較
手段と、前記第１の比較手段と前記第２の比較手段との
各々における比較または前記第１の比較手段と前記第２
の比較手段との各々から検出される欠陥を選択する選択
手段とを備えたことを特徴とする被検査パターンの欠陥
検査装置である。
【００１４】
【作用】上記構成によれば、セルである繰返しパターン
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおいて、これらパターン密度の相違によっ
て生じる被検査パターンの明るさの違いに影響されるこ
となく、欠陥を高感度に検出することができる。従っ
て、メモリマット部などパターン密度の高い領域も高感
度に欠陥を検査することができる。また、周辺回路など
パターン密度の低い領域は、欠陥検出感度をいたずらに
上げ過ぎることなく欠陥を検査することができる。しか
も、画像の濃淡差を検出する方法だけでなく、画像の微
分値等を比較する場合においても特に有効である。また
上記パターン密度の高い領域とパターン密度の低い領域
とを有する被検査パターンにおいて、これらパターン密
度の相違によって生じる被検査パターンの明るさの違い
に影響されることなく、欠陥を高感度に検出することが
できる。また上記構成によれば、被検査パターンのセル
等の比較において、画像中の不一致により欠陥をより信
頼性を高くして検査をすることができる。
領域からなるメモリマット部と非繰返しパターン領域か
らなる周辺回路部とを有するチップを複数配設した被検
査パターンにおいて、これらパターン密度の相違によっ
て生じる被検査パターンの明るさの違いに影響されるこ
となく、欠陥を高感度に検出することができる。従っ
て、メモリマット部などパターン密度の高い領域も高感
度に欠陥を検査することができる。また、周辺回路など
パターン密度の低い領域は、欠陥検出感度をいたずらに
上げ過ぎることなく欠陥を検査することができる。しか
も、画像の濃淡差を検出する方法だけでなく、画像の微
分値等を比較する場合においても特に有効である。また
上記パターン密度の高い領域とパターン密度の低い領域
とを有する被検査パターンにおいて、これらパターン密
度の相違によって生じる被検査パターンの明るさの違い
に影響されることなく、欠陥を高感度に検出することが
できる。また上記構成によれば、被検査パターンのセル
等の比較において、画像中の不一致により欠陥をより信
頼性を高くして検査をすることができる。
【００１５】
【実施例】本発明に係わる被検査パターンの欠陥検査方
法及びその装置の実施例を図面を用いて説明する。図２
は、本発明に係わる被検査パターンの一例である半導体
ウエハ４上に多数配設されて形成されたメモリのチップ
を示す図である。メモリのチップ２０は大きく分けて、
メモリマット部２１と周辺回路部２２に大別できる。メ
モリマット部２１は小さな繰返しパターンの集合であ
り、周辺回路部２２はランダムパターンの集合である。
図３は、メモリマット部２１及び周辺回路部２２におけ
る明るさ（濃淡）（１０ビット構成：最大１０２４）に
対する頻度を示すヒストグラムである。この図３に示す
ように、メモリマット部２１はパターン密度が高く、一
般に暗い。一方、周辺回路部２２はパターン密度が低
く、明るい。従って、メモリマット部２１では欠陥が検
出しづらく、周辺回路部２２では正常部を欠陥として誤
って検出しやすい。このような被検査パターンにおける
欠陥を図１に示す装置を用いて検査する。図１は、図２
に示す被検査パターンにおける欠陥を検査する被検査パ
ターンの欠陥検査装置の一実施例を示す構成図である。
即ち、５はＸ，Ｙ，Ｚ，θ（回転）ステージであり、被
検査パターンの一例である半導体ウエハ４を載置するも
のである。６は対物レンズである。７は被検査パターン
の一例である半導体ウエハ４を照明する照明光源であ
る。８はハーフミラーであり、照明光源７からの照明光
を反射させて対物レンズ６を通して半導体ウエハ４に対
して例えば明視野照明を施すように構成している。１は
イメージセンサであり、被検査パターンの一例である半
導体ウエハ４からの反射光の明るさ（濃淡）に応じた濃
淡画像信号を出力するものである。２はＡ／Ｄ変換器で
あり、イメージセンサ１から得られる濃淡画像信号をデ
ィジタル画像信号９に変換するものである。
法及びその装置の実施例を図面を用いて説明する。図２
は、本発明に係わる被検査パターンの一例である半導体
ウエハ４上に多数配設されて形成されたメモリのチップ
を示す図である。メモリのチップ２０は大きく分けて、
メモリマット部２１と周辺回路部２２に大別できる。メ
モリマット部２１は小さな繰返しパターンの集合であ
り、周辺回路部２２はランダムパターンの集合である。
図３は、メモリマット部２１及び周辺回路部２２におけ
る明るさ（濃淡）（１０ビット構成：最大１０２４）に
対する頻度を示すヒストグラムである。この図３に示す
ように、メモリマット部２１はパターン密度が高く、一
般に暗い。一方、周辺回路部２２はパターン密度が低
く、明るい。従って、メモリマット部２１では欠陥が検
出しづらく、周辺回路部２２では正常部を欠陥として誤
って検出しやすい。このような被検査パターンにおける
欠陥を図１に示す装置を用いて検査する。図１は、図２
に示す被検査パターンにおける欠陥を検査する被検査パ
ターンの欠陥検査装置の一実施例を示す構成図である。
即ち、５はＸ，Ｙ，Ｚ，θ（回転）ステージであり、被
検査パターンの一例である半導体ウエハ４を載置するも
のである。６は対物レンズである。７は被検査パターン
の一例である半導体ウエハ４を照明する照明光源であ
る。８はハーフミラーであり、照明光源７からの照明光
を反射させて対物レンズ６を通して半導体ウエハ４に対
して例えば明視野照明を施すように構成している。１は
イメージセンサであり、被検査パターンの一例である半
導体ウエハ４からの反射光の明るさ（濃淡）に応じた濃
淡画像信号を出力するものである。２はＡ／Ｄ変換器で
あり、イメージセンサ１から得られる濃淡画像信号をデ
ィジタル画像信号９に変換するものである。
【００１６】１７ａは、第１の階調変換器であり、Ａ／
Ｄ変換器２から出力されるディジタル画像信号９に対し
てメモリマット部２１に対応する階調変換４１（図４に
示す。）を施すものである。即ち、第１の階調変換器１
７ａは、対数変換や指数変換、多項式変換等を施して入
力に対して出力を増やしていき、入力がある値（メモリ
マット部２１における階調変換の最大値）に到達したと
きに、出力を一定値にするように階調変換４１を施すも
のである。第１の階調変換器１７ａからは、例えば８ビ
ットディジタル信号で出力するように構成する。１７ｂ
は、第２の階調変換器であり、Ａ／Ｄ変換器２から出力
されるディジタル画像信号９に対して周辺回路部２２に
対応する階調変換４２（図４に示す。）を施すものであ
る。即ち、第２の階調変換器１７ｂは、対数変換や指数
変換、多項式変換等を施して入力に対して出力を漸次減
少させていく階調変換４２を施すものである。第２の階
調変換器１７ｂからも、例えば８ビットディジタル信号
で出力するように構成する。３ａは第１の遅延メモリで
あり、第１の階調変換器１７ａから出力される階調変換
４１が施された画像信号１０ａを繰り返される１セル又
は複数セルピッチ分記憶して遅延させるものである。３
ｂは第２の遅延メモリであり、第２の階調変換器１７ｂ
から出力される階調変換４２が施された画像信号１０ｂ
を繰り返される１チップ又は複数チップピッチ分記憶し
て遅延させるものである。
Ｄ変換器２から出力されるディジタル画像信号９に対し
てメモリマット部２１に対応する階調変換４１（図４に
示す。）を施すものである。即ち、第１の階調変換器１
７ａは、対数変換や指数変換、多項式変換等を施して入
力に対して出力を増やしていき、入力がある値（メモリ
マット部２１における階調変換の最大値）に到達したと
きに、出力を一定値にするように階調変換４１を施すも
のである。第１の階調変換器１７ａからは、例えば８ビ
ットディジタル信号で出力するように構成する。１７ｂ
は、第２の階調変換器であり、Ａ／Ｄ変換器２から出力
されるディジタル画像信号９に対して周辺回路部２２に
対応する階調変換４２（図４に示す。）を施すものであ
る。即ち、第２の階調変換器１７ｂは、対数変換や指数
変換、多項式変換等を施して入力に対して出力を漸次減
少させていく階調変換４２を施すものである。第２の階
調変換器１７ｂからも、例えば８ビットディジタル信号
で出力するように構成する。３ａは第１の遅延メモリで
あり、第１の階調変換器１７ａから出力される階調変換
４１が施された画像信号１０ａを繰り返される１セル又
は複数セルピッチ分記憶して遅延させるものである。３
ｂは第２の遅延メモリであり、第２の階調変換器１７ｂ
から出力される階調変換４２が施された画像信号１０ｂ
を繰り返される１チップ又は複数チップピッチ分記憶し
て遅延させるものである。
【００１７】１８ａはメモリマット部２１に対応した第
１の比較器であり、第１の階調変換器１７ａから出力さ
れる階調変換４１が施された画像信号１０ａと第１の遅
延メモリ３ａから得られる１セル又は複数セルピッチ分
遅延した階調変換４１が施された画像信号１１ａとを比
較するセル比較を行ってメモリマット部２１における欠
陥を検出するものである。１８ｂは周辺回路部２２に対
応した第２の比較器であり、第２の階調変換器１７ｂか
ら出力される階調変換４２が施された画像信号１０ｂと
第２の遅延メモリ３ｂから得られる１チップ又は複数チ
ップピッチ分遅延した階調変換４２が施された画像信号
１１ｂとを比較するチップ比較を行って周辺回路部２２
における欠陥を検出するものである。１９はＣＰＵで、
例えば半導体ウエハの座標情報に基づいてメモリマット
部２１であるか、周辺回路部２２であるかを識別して第
１の比較器１８ａからの比較結果と第２の比較器１８ｂ
からの比較結果とを選択して最終判断を行うものであ
る。
１の比較器であり、第１の階調変換器１７ａから出力さ
れる階調変換４１が施された画像信号１０ａと第１の遅
延メモリ３ａから得られる１セル又は複数セルピッチ分
遅延した階調変換４１が施された画像信号１１ａとを比
較するセル比較を行ってメモリマット部２１における欠
陥を検出するものである。１８ｂは周辺回路部２２に対
応した第２の比較器であり、第２の階調変換器１７ｂか
ら出力される階調変換４２が施された画像信号１０ｂと
第２の遅延メモリ３ｂから得られる１チップ又は複数チ
ップピッチ分遅延した階調変換４２が施された画像信号
１１ｂとを比較するチップ比較を行って周辺回路部２２
における欠陥を検出するものである。１９はＣＰＵで、
例えば半導体ウエハの座標情報に基づいてメモリマット
部２１であるか、周辺回路部２２であるかを識別して第
１の比較器１８ａからの比較結果と第２の比較器１８ｂ
からの比較結果とを選択して最終判断を行うものであ
る。
【００１８】次に動作について説明をする。即ち、ステ
ージ５を走査して被検査パターンの一例である半導体ウ
エハ４を等速度で移動させつつ、イメージセンサ１によ
り半導体ウエハ４上に形成された被検査パターン（チッ
プ２０内のメモリマット部２１及び周辺回路部２２）の
明るさ情報（濃淡画像信号）を検出する。そしてＡ／Ｄ
変換器２は、イメージセンサ１の出力（濃淡画像信号）
をディジタル画像信号９に変換する。このディジタル画
像信号９は１０ビット構成である。次にこのディジタル
画像信号９を、第１の階調変換器１７ａにより図４に示
すように入力に対して出力を増やしていき、入力がある
値（メモリマット部２１における階調変換の最大値）に
到達したときに、出力を一定値にするように階調変換４
１を施す。この第１の階調変換器１７ａにおいて階調変
換４１が施された出力画像信号１０ａのヒストグラムを
図５に示す。この出力は、図５から明らかなように８ビ
ット構成である。また上記ディジタル画像信号９を、第
２の階調変換器１７ｂにより図４に示すように入力に対
して出力を漸次減少させていく階調変換（入力信号１０
ビットを対数変換し、暗い部分は若干暗く、明るい部分
はさらに暗くして出力する階調変換）４２を施す。この
第２の階調変換器１７ｂにおいて階調変換４２が施され
た出力画像信号１０ｂのヒストグラムを図６に示す。こ
の出力も、図６から明らかなように８ビット構成であ
る。
ージ５を走査して被検査パターンの一例である半導体ウ
エハ４を等速度で移動させつつ、イメージセンサ１によ
り半導体ウエハ４上に形成された被検査パターン（チッ
プ２０内のメモリマット部２１及び周辺回路部２２）の
明るさ情報（濃淡画像信号）を検出する。そしてＡ／Ｄ
変換器２は、イメージセンサ１の出力（濃淡画像信号）
をディジタル画像信号９に変換する。このディジタル画
像信号９は１０ビット構成である。次にこのディジタル
画像信号９を、第１の階調変換器１７ａにより図４に示
すように入力に対して出力を増やしていき、入力がある
値（メモリマット部２１における階調変換の最大値）に
到達したときに、出力を一定値にするように階調変換４
１を施す。この第１の階調変換器１７ａにおいて階調変
換４１が施された出力画像信号１０ａのヒストグラムを
図５に示す。この出力は、図５から明らかなように８ビ
ット構成である。また上記ディジタル画像信号９を、第
２の階調変換器１７ｂにより図４に示すように入力に対
して出力を漸次減少させていく階調変換（入力信号１０
ビットを対数変換し、暗い部分は若干暗く、明るい部分
はさらに暗くして出力する階調変換）４２を施す。この
第２の階調変換器１７ｂにおいて階調変換４２が施され
た出力画像信号１０ｂのヒストグラムを図６に示す。こ
の出力も、図６から明らかなように８ビット構成であ
る。
【００１９】上記第１の階調変換器１７ａにおける階調
変換４１及び上記第２の階調変換器１７ｂにおける階調
変換４２は、検査前にメモリマット部２１及び周辺回路
部２２の画像を検出し、これらのヒストグラム（図５及
び図６に示す。）からそれぞれ決める。第１の階調変換
器１７ａにおける階調変換４１は、例えば、図５に示す
ように、ヒストグラムの形状、即ち最小値、最大値を含
めてメモリマット部が定めた階調範囲に入るように決め
る。また第２の階調変換器１７ｂにおける階調変換４２
は、図６に示すようにパターンのコントラストがメモリ
マット部と周辺回路部でほぼ同じ程度になるように決め
る。コントラストは画像信号に微分等を施して求めても
よい。いずれも、階調変換の前後において、所望の関係
を保つように決める必要がある。具体的には、階調変換
は対数変換や指数変換、多項式変換等である。ところ
で、図５に示すヒストグラム（メモリマット部２１対
応）と図６に示すヒストグラム（周辺回路部２２対応）
とを比較してみるに、メモリマット部２１における明る
さ（濃淡）（８ビット構成）に対する頻度と周辺回路部
２２における明るさ（濃淡）（８ビット構成）に対する
頻度とがほぼ同程度になったことが明らかである。
変換４１及び上記第２の階調変換器１７ｂにおける階調
変換４２は、検査前にメモリマット部２１及び周辺回路
部２２の画像を検出し、これらのヒストグラム（図５及
び図６に示す。）からそれぞれ決める。第１の階調変換
器１７ａにおける階調変換４１は、例えば、図５に示す
ように、ヒストグラムの形状、即ち最小値、最大値を含
めてメモリマット部が定めた階調範囲に入るように決め
る。また第２の階調変換器１７ｂにおける階調変換４２
は、図６に示すようにパターンのコントラストがメモリ
マット部と周辺回路部でほぼ同じ程度になるように決め
る。コントラストは画像信号に微分等を施して求めても
よい。いずれも、階調変換の前後において、所望の関係
を保つように決める必要がある。具体的には、階調変換
は対数変換や指数変換、多項式変換等である。ところ
で、図５に示すヒストグラム（メモリマット部２１対
応）と図６に示すヒストグラム（周辺回路部２２対応）
とを比較してみるに、メモリマット部２１における明る
さ（濃淡）（８ビット構成）に対する頻度と周辺回路部
２２における明るさ（濃淡）（８ビット構成）に対する
頻度とがほぼ同程度になったことが明らかである。
【００２０】そして、第１の階調変換器１７ａにより階
調変換４１が施された画像信号１０ａを第１の遅延メモ
リ３ａに格納するとともに、すでに格納してあった画像
信号１１ａを読みだして第１の比較器１８ａにおいてセ
ル比較することにより、メモリマット部２１における欠
陥を検出することができる。また第２の階調変換器１７
ｂにより階調変換４２が施された画像信号１０ｂを第２
の遅延メモリ３ｂに格納するとともに、すでに格納して
あった画像信号１１ｂを読みだして第２の比較器１８ｂ
においてチップ比較することにより、周辺回路部２２に
おける欠陥を検出することができる。第１の比較器１８
ａは、第１の遅延メモリ３ａから出力されるセルピッチ
に相当する量だけ遅延した画像と検出した画像を比較す
るセル比較であり、第２の比較器１８ｂは、第２の遅延
メモリ３ｂから出力されるチップピッチに相当する量だ
け遅延した画像と検出した画像を比較するチップ比較で
ある。設計情報に基づいて得られる図２に示した半導体
ウエハ４上におけるチップ内の配列データ等の座標を、
キーボード、ディスク等から構成された入力手段１２で
入力しておくことによりＣＰＵ１９は、第１の比較器１
８ａによるセル比較の結果と第２の比較器１８ｂにおけ
るチップ比較の結果とを、入力された半導体ウエハ４上
におけるチップ内の配列データ等の座標に基づいて、選
択し、欠陥検査データを作成して記憶装置１３に格納す
る。この欠陥検査データは、必要に応じてディスプレイ
等の表示手段に表示することもでき、また出力手段に出
力することもできる。
調変換４１が施された画像信号１０ａを第１の遅延メモ
リ３ａに格納するとともに、すでに格納してあった画像
信号１１ａを読みだして第１の比較器１８ａにおいてセ
ル比較することにより、メモリマット部２１における欠
陥を検出することができる。また第２の階調変換器１７
ｂにより階調変換４２が施された画像信号１０ｂを第２
の遅延メモリ３ｂに格納するとともに、すでに格納して
あった画像信号１１ｂを読みだして第２の比較器１８ｂ
においてチップ比較することにより、周辺回路部２２に
おける欠陥を検出することができる。第１の比較器１８
ａは、第１の遅延メモリ３ａから出力されるセルピッチ
に相当する量だけ遅延した画像と検出した画像を比較す
るセル比較であり、第２の比較器１８ｂは、第２の遅延
メモリ３ｂから出力されるチップピッチに相当する量だ
け遅延した画像と検出した画像を比較するチップ比較で
ある。設計情報に基づいて得られる図２に示した半導体
ウエハ４上におけるチップ内の配列データ等の座標を、
キーボード、ディスク等から構成された入力手段１２で
入力しておくことによりＣＰＵ１９は、第１の比較器１
８ａによるセル比較の結果と第２の比較器１８ｂにおけ
るチップ比較の結果とを、入力された半導体ウエハ４上
におけるチップ内の配列データ等の座標に基づいて、選
択し、欠陥検査データを作成して記憶装置１３に格納す
る。この欠陥検査データは、必要に応じてディスプレイ
等の表示手段に表示することもでき、また出力手段に出
力することもできる。
【００２１】上記実施例においては、第１の比較器１８
ａによるセル比較の結果と第２の比較器１８ｂにおける
チップ比較の結果との選択をＣＰＵ１９に行わせたが、
第１の比較器１８ａ及び第２の比較器１８ｂにおいて、
行ってもよいことは明らかである。また上記第１の比較
器１８ａによるセル比較と上記第２の比較器１８ｂによ
るしたチップ比較との選択は、下記のように行ってもよ
い。即ち、ＣＰＵ１９が、上記第１の比較器１８ａから
得られるセル比較による不一致情報、例えば不一致画素
数を定めた範囲の画像ごとに算出し、これがしきい値よ
り大きい場合には、上記第２の比較器１８ｂから得られ
る対応する画像を用いたチップ比較による結果を選択
し、不一致画素数がしきい値より小さい場合には上記第
１の比較器１８ａから得られるセル比較結果を選択する
ことができる。この方法によれば、チップ内の配列情報
がなくてもチップ比較とセル比較の選択が可能となる。
本発明は、上記の実施例において説明したように、メモ
リマット部に対応する階調変換と周辺回路部に対応した
階調変換とを施した後、それぞれ比較（セル比較とチッ
プ比較）をすることを特徴とするものである。
ａによるセル比較の結果と第２の比較器１８ｂにおける
チップ比較の結果との選択をＣＰＵ１９に行わせたが、
第１の比較器１８ａ及び第２の比較器１８ｂにおいて、
行ってもよいことは明らかである。また上記第１の比較
器１８ａによるセル比較と上記第２の比較器１８ｂによ
るしたチップ比較との選択は、下記のように行ってもよ
い。即ち、ＣＰＵ１９が、上記第１の比較器１８ａから
得られるセル比較による不一致情報、例えば不一致画素
数を定めた範囲の画像ごとに算出し、これがしきい値よ
り大きい場合には、上記第２の比較器１８ｂから得られ
る対応する画像を用いたチップ比較による結果を選択
し、不一致画素数がしきい値より小さい場合には上記第
１の比較器１８ａから得られるセル比較結果を選択する
ことができる。この方法によれば、チップ内の配列情報
がなくてもチップ比較とセル比較の選択が可能となる。
本発明は、上記の実施例において説明したように、メモ
リマット部に対応する階調変換と周辺回路部に対応した
階調変換とを施した後、それぞれ比較（セル比較とチッ
プ比較）をすることを特徴とするものである。
【００２２】なお、第１の比較器１８ａ及び第２の比較
器１８ｂの詳細は、本発明者らが開発した方式、特開昭
６１−２１２７０８に示したもの等でよく、例えば画像
の位置合わせ回路や、位置合わせされた画像の差画像検
出回路、差画像を２値化する不一致検出回路、２値化さ
れた出力より面積や長さ（投影長）、座標などを算出す
る特徴抽出回路からなる。また、本発明の場合、後述す
るように、不一致となった箇所の差画像の明暗情報を検
出する回路からなる。上記実施例においては、第１の階
調変換器１７ａ及び第２の階調変換器１７ｂから８ビッ
ト構成で出力する場合について説明したが、１０ビット
構成で出力しても構わない。しかし８ビット構成で出力
した方が、階調変換後有効ビット数を減少させることが
できる。また上記実施例においては、本発明に係る被検
査パターンの欠陥検査画像処理（Ａ／Ｄ変換器２からＣ
ＰＵ１９まで）を、光学顕微鏡（ステージ５、対物レン
ズ６、照明光源７、ハーフミラー８、イメージセンサ
１）に適用した場合について説明したが、走査型電子顕
微鏡に適用することもできることは明らかである。但
し、本発明に係る被検査パターンの欠陥検査画像処理
（Ａ／Ｄ変換器２からＣＰＵ１９まで）を、走査型電子
顕微鏡に適用した場合、イメージセンサ１は、シンチレ
ータ等のディテクタになる。
器１８ｂの詳細は、本発明者らが開発した方式、特開昭
６１−２１２７０８に示したもの等でよく、例えば画像
の位置合わせ回路や、位置合わせされた画像の差画像検
出回路、差画像を２値化する不一致検出回路、２値化さ
れた出力より面積や長さ（投影長）、座標などを算出す
る特徴抽出回路からなる。また、本発明の場合、後述す
るように、不一致となった箇所の差画像の明暗情報を検
出する回路からなる。上記実施例においては、第１の階
調変換器１７ａ及び第２の階調変換器１７ｂから８ビッ
ト構成で出力する場合について説明したが、１０ビット
構成で出力しても構わない。しかし８ビット構成で出力
した方が、階調変換後有効ビット数を減少させることが
できる。また上記実施例においては、本発明に係る被検
査パターンの欠陥検査画像処理（Ａ／Ｄ変換器２からＣ
ＰＵ１９まで）を、光学顕微鏡（ステージ５、対物レン
ズ６、照明光源７、ハーフミラー８、イメージセンサ
１）に適用した場合について説明したが、走査型電子顕
微鏡に適用することもできることは明らかである。但
し、本発明に係る被検査パターンの欠陥検査画像処理
（Ａ／Ｄ変換器２からＣＰＵ１９まで）を、走査型電子
顕微鏡に適用した場合、イメージセンサ１は、シンチレ
ータ等のディテクタになる。
【００２３】次に、図７〜図１０を用いて、メモリマッ
ト部２１などのパターン密度が高い繰返しパターン領域
における比較欠陥判定の一実施例について説明する。ま
ず図７及び図８を用いて不一致領域の長さＬにより欠陥
判定する実施例について説明する。即ち、図７におい
て、画像Ａに微小な欠陥が存在している。この画像Ａ
を、例えば第１の遅延メモリ３ａにより定めた遅延量△
ｔだけ遅延させ、画像Ａ’を得る。遅延量は繰返しパタ
ーンのセルピッチに相当する量である。これらの画像
Ａ，Ａ’を例えば第１の比較器１８ａで比較し、不一致
画像として｜Ａ−Ａ’｜を検出すると、明るさの違いに
よる不一致が２か所に生ずる。このように、欠陥は必ず
２回表われるので、２回あらわれたものの間隔が△ｔに
対応するものを正しい欠陥として例えばＣＰＵ１９が判
定すればよい。この判定を第１の比較器１８ａにおいて
行っても良いことは明らかである。もしこの判定におい
て１回しか表われないものは、虚報と見做すことができ
る。ところが、図８に示すように△ｔにくらべ比較的大
きな欠陥の場合、不一致は１か所になってしまう。この
ため、前記した不一致は必ず２回出現するというルール
が適用できず、これを見逃してしまう。このため、例え
ばＣＰＵ１９が、図示したように不一致の長さＬを検出
し、Ｌが△ｔと同じ程度の大きさの場合は、２回出現し
なくてもこれを正しい欠陥として判定すればよい。
ト部２１などのパターン密度が高い繰返しパターン領域
における比較欠陥判定の一実施例について説明する。ま
ず図７及び図８を用いて不一致領域の長さＬにより欠陥
判定する実施例について説明する。即ち、図７におい
て、画像Ａに微小な欠陥が存在している。この画像Ａ
を、例えば第１の遅延メモリ３ａにより定めた遅延量△
ｔだけ遅延させ、画像Ａ’を得る。遅延量は繰返しパタ
ーンのセルピッチに相当する量である。これらの画像
Ａ，Ａ’を例えば第１の比較器１８ａで比較し、不一致
画像として｜Ａ−Ａ’｜を検出すると、明るさの違いに
よる不一致が２か所に生ずる。このように、欠陥は必ず
２回表われるので、２回あらわれたものの間隔が△ｔに
対応するものを正しい欠陥として例えばＣＰＵ１９が判
定すればよい。この判定を第１の比較器１８ａにおいて
行っても良いことは明らかである。もしこの判定におい
て１回しか表われないものは、虚報と見做すことができ
る。ところが、図８に示すように△ｔにくらべ比較的大
きな欠陥の場合、不一致は１か所になってしまう。この
ため、前記した不一致は必ず２回出現するというルール
が適用できず、これを見逃してしまう。このため、例え
ばＣＰＵ１９が、図示したように不一致の長さＬを検出
し、Ｌが△ｔと同じ程度の大きさの場合は、２回出現し
なくてもこれを正しい欠陥として判定すればよい。
【００２４】次に図９及び図１０を用いて不一致領域の
明るさ情報により欠陥判定する実施例について説明す
る。即ち、図９は、不一致の明るさを含めて示したもの
である。微小な暗い欠陥の場合、不一致は負、正という
順序で２回出現する。このため、例えばＣＰＵ１９にお
いて、この順序であれば、欠陥は本来のパターンの明る
さより暗いと判定できる。同様に図１０に示すように、
△ｔにくらべ比較的大きな暗い欠陥の場合、不一致は１
回しか出現しないが、不一致の内部の明るさ変化情報
は、負、正という順序になっている。従って、この場
合、例えばＣＰＵ１９において、不一致が１回しか出現
しなくても、その明るさ変化情報から、暗い欠陥が存在
すると判定できる。以上、本発明に係る画像の階調変
換、比較方法の実施例について説明した。上記実施例に
よれば、場所によるパターンの明るさの違いに影響され
ることなく、欠陥を高感度に検出することができる。従
って、メモリマット部２１など暗い領域も高感度に検査
をすることができる。また、周辺回路部２２など明るい
領域は、欠陥検出感度をいたずらに上げ過ぎることなく
検査をすることができる。しかも、画像の濃淡差を検出
する方法だけでなく、画像の微分値等を比較する方法等
にも有効である。従って、従来にくらべ、信頼性の高い
検査を実現することができる。
明るさ情報により欠陥判定する実施例について説明す
る。即ち、図９は、不一致の明るさを含めて示したもの
である。微小な暗い欠陥の場合、不一致は負、正という
順序で２回出現する。このため、例えばＣＰＵ１９にお
いて、この順序であれば、欠陥は本来のパターンの明る
さより暗いと判定できる。同様に図１０に示すように、
△ｔにくらべ比較的大きな暗い欠陥の場合、不一致は１
回しか出現しないが、不一致の内部の明るさ変化情報
は、負、正という順序になっている。従って、この場
合、例えばＣＰＵ１９において、不一致が１回しか出現
しなくても、その明るさ変化情報から、暗い欠陥が存在
すると判定できる。以上、本発明に係る画像の階調変
換、比較方法の実施例について説明した。上記実施例に
よれば、場所によるパターンの明るさの違いに影響され
ることなく、欠陥を高感度に検出することができる。従
って、メモリマット部２１など暗い領域も高感度に検査
をすることができる。また、周辺回路部２２など明るい
領域は、欠陥検出感度をいたずらに上げ過ぎることなく
検査をすることができる。しかも、画像の濃淡差を検出
する方法だけでなく、画像の微分値等を比較する方法等
にも有効である。従って、従来にくらべ、信頼性の高い
検査を実現することができる。
【００２５】更に上記実施例によれば、不一致の長さや
明るさの情報、或いは明るさの変化情報を用いることに
より、誤検出が低減でき、しかも欠陥の明暗が判定で
き、検査信頼性や欠陥分類が可能となる。本発明は、主
に光学顕微鏡を用いた画像検出に基づく比較検査方法に
ついて述べたが、走査型電子顕微鏡を用いた場合にも、
同様に有効である。
明るさの情報、或いは明るさの変化情報を用いることに
より、誤検出が低減でき、しかも欠陥の明暗が判定で
き、検査信頼性や欠陥分類が可能となる。本発明は、主
に光学顕微鏡を用いた画像検出に基づく比較検査方法に
ついて述べたが、走査型電子顕微鏡を用いた場合にも、
同様に有効である。
【００２６】
【発明の効果】本発明によれば、場所による被検査パタ
ーンの明るさの違いに影響されることなく、欠陥を高感
度に検出することができる効果を奏する。また本発明に
よれば、被検査パターンが半導体ウエハの如く、メモリ
マット部など暗い領域については欠陥を高感度に検査で
き、しかも周辺回路など明るい領域についても、欠陥検
出感度をいたずらに上げ過ぎることなく検査することが
でき、信頼性の高い検査を実現することができる効果を
奏する。また本発明によれば、不一致の長さや明るさの
情報を用いることにより、誤検出を低減して、検査の信
頼性を格段に向上させることができ、しかも欠陥の明暗
が判定でき、これに基づく欠陥の分類をも可能にする効
果を奏する。
ーンの明るさの違いに影響されることなく、欠陥を高感
度に検出することができる効果を奏する。また本発明に
よれば、被検査パターンが半導体ウエハの如く、メモリ
マット部など暗い領域については欠陥を高感度に検査で
き、しかも周辺回路など明るい領域についても、欠陥検
出感度をいたずらに上げ過ぎることなく検査することが
でき、信頼性の高い検査を実現することができる効果を
奏する。また本発明によれば、不一致の長さや明るさの
情報を用いることにより、誤検出を低減して、検査の信
頼性を格段に向上させることができ、しかも欠陥の明暗
が判定でき、これに基づく欠陥の分類をも可能にする効
果を奏する。
【図１】本発明に係る被検査パターンの欠陥検査装置の
一実施例を示す構成図である。
一実施例を示す構成図である。
【図２】本発明に係る被検査パターンとしてのメモリチ
ップの構成を示す図である。
ップの構成を示す図である。
【図３】図２に示す被検査パターンとしてのメモリチッ
プにおけるパターンの明るさのヒストグラムを示す図で
ある。
プにおけるパターンの明るさのヒストグラムを示す図で
ある。
【図４】本発明に係る２種類（メモリマット部対応と周
辺回路部対応）の階調変換を示す図である。
辺回路部対応）の階調変換を示す図である。
【図５】本発明に係るメモリマット部対応の階調変換後
のパターンの明るさのヒストグラムを示す図である。
のパターンの明るさのヒストグラムを示す図である。
【図６】本発明に係る周辺回路部対応の階調変換後のパ
ターンの明るさのヒストグラムを示す図である。
ターンの明るさのヒストグラムを示す図である。
【図７】本発明に係るセル比較等においてセルピッチに
比べて微小な欠陥の場合における不一致の発生の様子を
示す図である。
比べて微小な欠陥の場合における不一致の発生の様子を
示す図である。
【図８】本発明に係るセル比較等においてセルピッチに
比べて大きな欠陥の場合における不一致の発生の様子を
示す図である。
比べて大きな欠陥の場合における不一致の発生の様子を
示す図である。
【図９】本発明に係るセル比較等においてセルピッチに
比べて微小な欠陥の場合における不一致の明暗情報を示
す図である。
比べて微小な欠陥の場合における不一致の明暗情報を示
す図である。
【図１０】本発明に係るセル比較等においてセルピッチ
に比べて大きな欠陥の場合における不一致の明暗情報を
示す図である。
に比べて大きな欠陥の場合における不一致の明暗情報を
示す図である。
１…イメージセンサ、２…Ａ／Ｄ変換器、３ａ…第１の
遅延メモリ ３ｂ…第１の遅延メモリ、４…半導体ウエハ ５…ステージ（Ｘ，Ｙ，Ｚ，θ）、６…対物レンズ、７
…照明光源 １２…入力手段、１３…記憶装置、１７ａ…第１の階調
変換器 １７ｂ…第２の階調変換器、１８ａ…第１の比較器、１
８ｂ…第２の比較器 １９…ＣＰＵ、２０…チップ、２１…メモリマット部、
２２…周辺回路部
遅延メモリ ３ｂ…第１の遅延メモリ、４…半導体ウエハ ５…ステージ（Ｘ，Ｙ，Ｚ，θ）、６…対物レンズ、７
…照明光源 １２…入力手段、１３…記憶装置、１７ａ…第１の階調
変換器 １７ｂ…第２の階調変換器、１８ａ…第１の比較器、１
８ｂ…第２の比較器 １９…ＣＰＵ、２０…チップ、２１…メモリマット部、
２２…周辺回路部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 窪田 仁志 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 岡 健次 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 牧平 坦 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内
Claims (19)
- 【請求項１】セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号について基準の第１の画像信号と比較
することによってメモリマット部における欠陥を検出
し、前記第２の階調変換された画像信号について基準の
第２の画像信号と比較することによって周辺回路部にお
ける欠陥を検出することを特徴とする被検査パターンの
欠陥検査方法。 - 【請求項２】前記基準の第１の画像信号は、メモリマッ
ト部に適する第１の階調変換が施され、前記基準の第２
の画像信号は、周辺回路部に適する第２の階調変換が施
されたことを特徴とする請求項１記載の被検査パターン
の欠陥検査方法。 - 【請求項３】セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号についてセル比較によってメモリマッ
ト部における欠陥を検出し、前記第２の階調変換された
画像信号についてチップ比較によって周辺回路部におけ
る欠陥を検出することを特徴とする被検査パターンの欠
陥検査方法。 - 【請求項４】セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号について基準の第１の画像信号と比較
し、不一致領域の長さまたは不一致領域の画像間の明る
さ情報に基づいてメモリマット部における欠陥を検出
し、前記第２の階調変換された画像信号について基準の
第２の画像信号と比較することによって周辺回路部にお
ける欠陥を検出することを特徴とする被検査パターンの
欠陥検査方法。 - 【請求項５】セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号について基準の第１の画像信号と比較
することによってメモリマット部における欠陥を検出し
て不一致領域の明暗分布情報に基づき欠陥を分類し、前
記第２の階調変換された画像信号について基準の第２の
画像信号と比較することによって周辺回路部における欠
陥を検出することを特徴とする被検査パターンの欠陥検
査方法。 - 【請求項６】セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号についてセル比較し、不一致領域の長
さまたは不一致領域の画像間の明るさ情報に基づいてメ
モリマット部における欠陥を検出し、前記第２の階調変
換された画像信号についてチップ比較によって周辺回路
部における欠陥を検出することを特徴とする被検査パタ
ーンの欠陥検査方法。 - 【請求項７】セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査方法において、前記被検査パターンから画
像信号を検出し、この検出された画像信号に対してメモ
リマット部に適する第１の階調変換を施すと共に周辺回
路部に適する第２の階調変換を施し、前記第１の階調変
換された画像信号についてセル比較によりメモリマット
部における欠陥を検出して不一致領域の明暗分布情報に
基づき欠陥を分類し、前記第２の階調変換された画像信
号についてチップ比較によって周辺回路部における欠陥
を検出することを特徴とする被検査パターンの欠陥検査
方法。 - 【請求項８】前記第１及び第２の階調変換は、対数変換
や指数変換、多項式変換であることを特徴とする請求項
１又は３又は４又は５又は６又は７記載の被検査パター
ンの欠陥検査方法。 - 【請求項９】セルである繰返しパターン領域からなるメ
モリマット部と非繰返しパターン領域からなる周辺回路
部とを有するチップを複数配設した被検査パターンにお
ける欠陥検査装置において、前記被検査パターンから画
像信号を検出する検出系と、該検出系から検出された画
像信号に対してメモリマット部に適する第１の階調変換
を施す第１の階調変換手段と、前記検出系から検出され
た画像信号に対して周辺回路部に適する第２の階調変換
を施す第２の階調変換手段と、前記第１の階調変換手段
で第１の階調変換された画像信号について基準の第１の
画像信号と比較することによってメモリマット部におけ
る欠陥を検出する第１の比較手段と、前記第１の階調変
換手段で第２の階調変換された画像信号について基準の
第２の画像信号と比較することによって周辺回路部にお
ける欠陥を検出する第２の比較手段と、前記第１の比較
手段と前記第２の比較手段との各々における比較または
前記第１の比較手段と前記第２の比較手段との各々から
検出される欠陥を選択する選択手段とを備えたことを特
徴とする被検査パターンの欠陥検査装置。 - 【請求項１０】前記第１の比較手段は前記基準の第１の
画像信号についてメモリマット部に適する第１の階調変
換が施されて得られるように構成し、前記第２の比較手
段は前記基準の第２の画像信号について周辺回路部に適
する第２の階調変換が施されて得られるように構成した
ことを特徴とする請求項９記載の被検査パターンの欠陥
検査装置。 - 【請求項１１】セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査装置において、前記被検査パターンから
画像信号を検出する検出系と、該検出系から検出された
画像信号に対してメモリマット部に適する第１の階調変
換を施す第１の階調変換手段と、前記検出系から検出さ
れた画像信号に対して周辺回路部に適する第２の階調変
換を施す第２の階調変換手段と、前記第１の階調変換手
段で第１の階調変換された画像信号についてセル比較に
よってメモリマット部における欠陥を検出する第１の比
較手段と、前記第１の階調変換手段で第２の階調変換さ
れた画像信号についてチップ比較によって周辺回路部に
おける欠陥を検出する第２の比較手段と、前記第１の比
較手段と前記第２の比較手段との各々における比較また
は前記第１の比較手段と前記第２の比較手段との各々か
ら検出される欠陥を選択する選択手段とを備えたことを
特徴とする被検査パターンの欠陥検査装置。 - 【請求項１２】セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査装置において、前記被検査パターンから
画像信号を検出する検出系と、該検出系から検出された
画像信号に対してメモリマット部に適する第１の階調変
換を施す第１の階調変換手段と、前記検出系から検出さ
れた画像信号に対して周辺回路部に適する第２の階調変
換を施す第２の階調変換手段と、前記第１の階調変換手
段で第１の階調変換された画像信号について基準の第１
の画像信号と比較し、不一致領域の長さまたは不一致領
域の画像間の明るさ情報に基づいてメモリマット部にお
ける欠陥を検出する第１の比較手段と、前記第１の階調
変換手段で第２の階調変換された画像信号について基準
の第２の画像信号と比較することによって周辺回路部に
おける欠陥を検出する第２の比較手段と、前記第１の比
較手段と前記第２の比較手段との各々における比較また
は前記第１の比較手段と前記第２の比較手段との各々か
ら検出される欠陥を選択する選択手段とを備えたことを
特徴とする被検査パターンの欠陥検査装置。 - 【請求項１３】セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査装置において、前記被検査パターンから
画像信号を検出する検出系と、該検出系から検出された
画像信号に対してメモリマット部に適する第１の階調変
換を施す第１の階調変換手段と、前記検出系から検出さ
れた画像信号に対して周辺回路部に適する第２の階調変
換を施す第２の階調変換手段と、前記第１の階調変換手
段で第１の階調変換された画像信号について基準の第１
の画像信号と比較し、不一致領域の長さまたは不一致領
域の画像間の明るさ情報に基づいてメモリマット部にお
ける欠陥を検出して不一致領域の明暗分布情報に基づき
欠陥を分類する第１の比較手段と、前記第１の階調変換
手段で第２の階調変換された画像信号について基準の第
２の画像信号と比較することによって周辺回路部におけ
る欠陥を検出する第２の比較手段と、前記第１の比較手
段と前記第２の比較手段との各々における比較または前
記第１の比較手段と前記第２の比較手段との各々から検
出される欠陥を選択する選択手段とを備えたことを特徴
とする被検査パターンの欠陥検査装置。 - 【請求項１４】セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査装置において、前記被検査パターンから
画像信号を検出する検出系と、該検出系から検出された
画像信号に対してメモリマット部に適する第１の階調変
換を施す第１の階調変換手段と、前記検出系から検出さ
れた画像信号に対して周辺回路部に適する第２の階調変
換を施す第２の階調変換手段と、前記第１の階調変換手
段で第１の階調変換された画像信号についてセル比較
し、不一致領域の長さまたは不一致領域の画像間の明る
さ情報に基づいてメモリマット部における欠陥を検出す
る第１の比較手段と、前記第１の階調変換手段で第２の
階調変換された画像信号についてチップ比較によって周
辺回路部における欠陥を検出する第２の比較手段と、前
記第１の比較手段と前記第２の比較手段との各々におけ
る比較または前記第１の比較手段と前記第２の比較手段
との各々から検出される欠陥を選択する選択手段とを備
えたことを特徴とする被検査パターンの欠陥検査装置。 - 【請求項１５】セルである繰返しパターン領域からなる
メモリマット部と非繰返しパターン領域からなる周辺回
路部とを有するチップを複数配設した被検査パターンに
おける欠陥検査装置において、前記被検査パターンから
画像信号を検出する検出系と、該検出系から検出された
画像信号に対してメモリマット部に適する第１の階調変
換を施す第１の階調変換手段と、前記検出系から検出さ
れた画像信号に対して周辺回路部に適する第２の階調変
換を施す第２の階調変換手段と、前記第１の階調変換手
段で第１の階調変換された画像信号についてセル比較す
ることによってメモリマット部における欠陥を検出して
不一致領域の明暗分布情報に基づき欠陥を分類する第１
の比較手段と、前記第１の階調変換手段で第２の階調変
換された画像信号についてチップ比較によって周辺回路
部における欠陥を検出する第２の比較手段と、前記第１
の比較手段と前記第２の比較手段との各々における比較
または前記第１の比較手段と前記第２の比較手段との各
々から検出される欠陥を選択する選択手段とを備えたこ
とを特徴とする被検査パターンの欠陥検査装置。 - 【請求項１６】前記選択手段は、被検査パターンにおけ
るメモリマット部と周辺回路部との配列データに基づい
て選択するように構成したことを特徴とする請求項９又
は１１又は１２又は１３又は１４又は１５記載の被検査
パターンの欠陥検査装置。 - 【請求項１７】前記選択手段は、前記第１の比較手段に
おけるセル比較において得られる不一致情報に基づいて
選択するように構成したことを特徴とする請求項１４又
は１５記載の被検査パターンの欠陥検査装置。 - 【請求項１８】パターン密度の高い領域とパターン密度
の低い領域とを有する被検査パターンにおける欠陥検査
方法において、前記被検査パターンから画像信号を検出
し、この検出された画像信号に対してパターン密度の高
い領域に適する第１の階調変換を施すと共にパターン密
度の低い領域に適する第２の階調変換を施し、前記第１
の階調変換された画像信号について基準の第１の画像信
号と比較することによってパターン密度の高い領域にお
ける欠陥を検出し、前記第２の階調変換された画像信号
について基準の第２の画像信号と比較することによって
パターン密度の低い領域における欠陥を検出することを
特徴とする被検査パターンの欠陥検査方法。 - 【請求項１９】パターン密度の高い領域とパターン密度
の低い領域とを有する被検査パターンにおける欠陥検査
装置において、前記被検査パターンから画像信号を検出
する検出系と、該検出系から検出された画像信号に対し
てパターン密度の高い領域に適する第１の階調変換を施
す第１の階調変換手段と、前記検出系から検出された画
像信号に対してパターン密度の低い領域に適する第２の
階調変換を施す第２の階調変換手段と、前記第１の階調
変換手段で第１の階調変換された画像信号について基準
の第１の画像信号と比較することによってパターン密度
の高い領域における欠陥を検出する第１の比較手段と、
前記第１の階調変換手段で第２の階調変換された画像信
号について基準の第２の画像信号と比較することによっ
てパターン密度の低い領域における欠陥を検出する第２
の比較手段と、前記第１の比較手段と前記第２の比較手
段との各々における比較または前記第１の比較手段と前
記第２の比較手段との各々から検出される欠陥を選択す
る選択手段とを備えたことを特徴とする被検査パターン
の欠陥検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12819795A JP3279868B2 (ja) | 1995-05-26 | 1995-05-26 | 被検査パターンの欠陥検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12819795A JP3279868B2 (ja) | 1995-05-26 | 1995-05-26 | 被検査パターンの欠陥検査方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08320294A true JPH08320294A (ja) | 1996-12-03 |
| JP3279868B2 JP3279868B2 (ja) | 2002-04-30 |
Family
ID=14978867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12819795A Expired - Fee Related JP3279868B2 (ja) | 1995-05-26 | 1995-05-26 | 被検査パターンの欠陥検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279868B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11194154A (ja) * | 1998-01-06 | 1999-07-21 | Hitachi Ltd | パターン検査方法およびその装置並びに電子線画像に基づくパターン検査方法およびその装置 |
| US6556290B2 (en) | 2000-07-27 | 2003-04-29 | Hitachi, Ltd. | Defect inspection method and apparatus therefor |
| US6621571B1 (en) | 1999-10-29 | 2003-09-16 | Hitachi, Ltd. | Method and apparatus for inspecting defects in a patterned specimen |
| US6900888B2 (en) * | 2001-09-13 | 2005-05-31 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting a pattern formed on a substrate |
| US6943876B2 (en) | 2002-06-07 | 2005-09-13 | Hitachi, Ltd. | Method and apparatus for detecting pattern defects |
| JP2006029881A (ja) * | 2004-07-14 | 2006-02-02 | Hitachi High-Technologies Corp | パターン欠陥検査方法および装置 |
| US7110105B2 (en) | 2001-09-13 | 2006-09-19 | Hitachi Ltd. | Method and apparatus for inspecting pattern defects |
| US7113629B2 (en) | 2001-04-11 | 2006-09-26 | Dainippon Screen Mfg. Co., Ltd. | Pattern inspecting apparatus and method |
| US7205549B2 (en) | 2003-01-29 | 2007-04-17 | Hitachi High-Technologies Corporation | Pattern defect inspection method and its apparatus |
| US7295305B2 (en) | 2003-09-18 | 2007-11-13 | Hitachi High-Technologies Corporation | Method and its apparatus for inspecting a pattern |
| US7355143B1 (en) | 1999-01-11 | 2008-04-08 | Hitachi, Ltd. | Circuit board production method and its apparatus |
| CN100380621C (zh) * | 2005-04-08 | 2008-04-09 | 力晶半导体股份有限公司 | 晶片缺陷检测方法与系统以及存储媒体 |
| JP2008145316A (ja) * | 2006-12-12 | 2008-06-26 | Hamamatsu Metrix Kk | 色むら検査装置 |
| JP2008275540A (ja) * | 2007-05-02 | 2008-11-13 | Hitachi High-Technologies Corp | パターン欠陥検査装置および方法 |
| US7463350B2 (en) | 2003-11-05 | 2008-12-09 | Hitachi High-Technologies Corporation | Method and apparatus for detecting defects of a sample using a dark field signal and a bright field signal |
| JP2011099788A (ja) * | 2009-11-06 | 2011-05-19 | Toshiba Corp | パターン検査装置及びパターン検査方法 |
| US8035071B2 (en) | 2007-05-09 | 2011-10-11 | Hitachi High-Technologies Corporation | Contamination-inspecting apparatus and detection circuit |
| JP2012002675A (ja) * | 2010-06-17 | 2012-01-05 | Nec Corp | パターン検査装置およびパターン検査方法 |
| JP2012021959A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | パターン検査装置、パターン検査方法、およびパターンを有する構造体 |
| US11443419B2 (en) | 2019-03-13 | 2022-09-13 | Nuflare Technology, Inc. | Reference image generation method and pattern inspection method |
-
1995
- 1995-05-26 JP JP12819795A patent/JP3279868B2/ja not_active Expired - Fee Related
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11194154A (ja) * | 1998-01-06 | 1999-07-21 | Hitachi Ltd | パターン検査方法およびその装置並びに電子線画像に基づくパターン検査方法およびその装置 |
| US7355143B1 (en) | 1999-01-11 | 2008-04-08 | Hitachi, Ltd. | Circuit board production method and its apparatus |
| US6621571B1 (en) | 1999-10-29 | 2003-09-16 | Hitachi, Ltd. | Method and apparatus for inspecting defects in a patterned specimen |
| US7251024B2 (en) | 2000-07-27 | 2007-07-31 | Hitachi, Ltd. | Defect inspection method and apparatus therefor |
| US6556290B2 (en) | 2000-07-27 | 2003-04-29 | Hitachi, Ltd. | Defect inspection method and apparatus therefor |
| US6819416B2 (en) | 2000-07-27 | 2004-11-16 | Hitachi, Ltd. | Defect inspection method and apparatus therefor |
| US7113629B2 (en) | 2001-04-11 | 2006-09-26 | Dainippon Screen Mfg. Co., Ltd. | Pattern inspecting apparatus and method |
| US7110105B2 (en) | 2001-09-13 | 2006-09-19 | Hitachi Ltd. | Method and apparatus for inspecting pattern defects |
| US7489395B2 (en) | 2001-09-13 | 2009-02-10 | Hitachi High-Technologies Corporation, Ltd. | Method and apparatus for inspecting pattern defects |
| US8253934B2 (en) | 2001-09-13 | 2012-08-28 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting a pattern formed on a substrate |
| US6900888B2 (en) * | 2001-09-13 | 2005-05-31 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting a pattern formed on a substrate |
| US7903249B2 (en) | 2001-09-13 | 2011-03-08 | Hitachi, Ltd. | Method and apparatus for inspecting pattern defects |
| US7646477B2 (en) | 2001-09-13 | 2010-01-12 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting a pattern formed on a substrate |
| US6943876B2 (en) | 2002-06-07 | 2005-09-13 | Hitachi, Ltd. | Method and apparatus for detecting pattern defects |
| US7205549B2 (en) | 2003-01-29 | 2007-04-17 | Hitachi High-Technologies Corporation | Pattern defect inspection method and its apparatus |
| US8410460B2 (en) | 2003-01-29 | 2013-04-02 | Hitachi High-Technologies Corporation | Pattern defect inspection method and its apparatus |
| US7295305B2 (en) | 2003-09-18 | 2007-11-13 | Hitachi High-Technologies Corporation | Method and its apparatus for inspecting a pattern |
| US7463350B2 (en) | 2003-11-05 | 2008-12-09 | Hitachi High-Technologies Corporation | Method and apparatus for detecting defects of a sample using a dark field signal and a bright field signal |
| US7359044B2 (en) | 2004-07-14 | 2008-04-15 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting pattern defects |
| JP2006029881A (ja) * | 2004-07-14 | 2006-02-02 | Hitachi High-Technologies Corp | パターン欠陥検査方法および装置 |
| CN100380621C (zh) * | 2005-04-08 | 2008-04-09 | 力晶半导体股份有限公司 | 晶片缺陷检测方法与系统以及存储媒体 |
| JP2008145316A (ja) * | 2006-12-12 | 2008-06-26 | Hamamatsu Metrix Kk | 色むら検査装置 |
| JP2008275540A (ja) * | 2007-05-02 | 2008-11-13 | Hitachi High-Technologies Corp | パターン欠陥検査装置および方法 |
| US8035071B2 (en) | 2007-05-09 | 2011-10-11 | Hitachi High-Technologies Corporation | Contamination-inspecting apparatus and detection circuit |
| JP2011099788A (ja) * | 2009-11-06 | 2011-05-19 | Toshiba Corp | パターン検査装置及びパターン検査方法 |
| JP2012002675A (ja) * | 2010-06-17 | 2012-01-05 | Nec Corp | パターン検査装置およびパターン検査方法 |
| JP2012021959A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | パターン検査装置、パターン検査方法、およびパターンを有する構造体 |
| US8761518B2 (en) | 2010-07-16 | 2014-06-24 | Kabushiki Kaisha Toshiba | Pattern inspection apparatus |
| US11443419B2 (en) | 2019-03-13 | 2022-09-13 | Nuflare Technology, Inc. | Reference image generation method and pattern inspection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3279868B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3279868B2 (ja) | 被検査パターンの欠陥検査方法及びその装置 | |
| US8582864B2 (en) | Fault inspection method | |
| US8639019B2 (en) | Method and apparatus for inspecting pattern defects | |
| US7242016B2 (en) | Surface inspection apparatus and method thereof | |
| US4791586A (en) | Method of and apparatus for checking geometry of multi-layer patterns for IC structures | |
| US6879392B2 (en) | Method and apparatus for inspecting defects | |
| US8472697B2 (en) | Method and apparatus for visual inspection | |
| US20080292176A1 (en) | Pattern inspection method and pattern inspection apparatus | |
| JP4776308B2 (ja) | 画像欠陥検査装置、画像欠陥検査システム、欠陥分類装置及び画像欠陥検査方法 | |
| WO1995003540A1 (en) | Pattern elimination process for surface inspection | |
| JP4711570B2 (ja) | パターン検査方法及び検査装置 | |
| JPH1074812A (ja) | 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法 | |
| JP2003149160A (ja) | 外観検査方法及び外観検査装置 | |
| JP3878340B2 (ja) | パターンの欠陥検査方法およびその装置 | |
| JP2002168799A (ja) | パターン欠陥検査方法 | |
| JP2002303588A (ja) | パターン欠陥検査装置 | |
| JPH11135583A (ja) | チップのパターン検査装置および方法 | |
| JPH10214327A (ja) | 画像を用いた表面欠陥検出方法 | |
| JP4009085B2 (ja) | パターン検査装置およびパターン検査方法 | |
| JPH03156349A (ja) | 異物検出方法 | |
| JP3198105B2 (ja) | 自動外観検査装置 | |
| JP3038092B2 (ja) | 外観検査方法 | |
| JPH0815173A (ja) | 文字記号検査装置 | |
| JP3090121B2 (ja) | 微小欠陥検出方法及び装置 | |
| JPH0448249A (ja) | 物体検査装置及び物体検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |