JPH0831603B2 - Ｐｍｉｓトランジスタ−の製造方法 - Google Patents
Ｐｍｉｓトランジスタ−の製造方法Info
- Publication number
- JPH0831603B2 JPH0831603B2 JP61159257A JP15925786A JPH0831603B2 JP H0831603 B2 JPH0831603 B2 JP H0831603B2 JP 61159257 A JP61159257 A JP 61159257A JP 15925786 A JP15925786 A JP 15925786A JP H0831603 B2 JPH0831603 B2 JP H0831603B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- ion implantation
- pmis transistor
- drain
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高性能高密度集積回路に用いられる短チャ
ンネルPMISトランジスターの製造方法に関する。
ンネルPMISトランジスターの製造方法に関する。
本発明は、短チャンネルPMISトランジスターの製造方
法において、ソース・ドレインを形成するためのBF2イ
オン注入のドーズ量を小さくし前記イオンの活性化のた
めの熱処理の温度を高めることにより、Ｆ原子の影響に
よるソース・ドレイン表面荒れを防止し、かつソース・
ドレイン層のシート抵抗（以下Psと表す）を低減するよ
うにしたものである。
法において、ソース・ドレインを形成するためのBF2イ
オン注入のドーズ量を小さくし前記イオンの活性化のた
めの熱処理の温度を高めることにより、Ｆ原子の影響に
よるソース・ドレイン表面荒れを防止し、かつソース・
ドレイン層のシート抵抗（以下Psと表す）を低減するよ
うにしたものである。
チャンネル長１〜２μｍ以下の短チャンネルPMISトラ
ンジスターでは、パンチスルーｖTH低下などの短チャン
ネル効果を防止するため、ソース・ドレイン形成にBF2
イオン注入を用いソース・ドレインのxjを小さくする方
法が広く用いられている。BF2イオン注入を用いた従来
のPMISトランジスターの製造方法は、第２図に示すよう
に、Ｎ型基板１上にフィールド酸化膜２、ゲート酸化膜
３、及びPolysiゲート４を形成する工程（第２図
（ａ））と、フィールド酸化膜２、Polysiゲート４をマ
スクとしてBF2イオンをＮ型基板１中に注入し、イオン
注入領域７を形成する工程（第２図（ｂ））と、アニー
ルを行い、イオン注入層７を電気的に活性化し、Ｐ型ソ
ース・ドレイン８を形成する工程（第２図（ｃ））とか
らなる製造方法が知られている。
ンジスターでは、パンチスルーｖTH低下などの短チャン
ネル効果を防止するため、ソース・ドレイン形成にBF2
イオン注入を用いソース・ドレインのxjを小さくする方
法が広く用いられている。BF2イオン注入を用いた従来
のPMISトランジスターの製造方法は、第２図に示すよう
に、Ｎ型基板１上にフィールド酸化膜２、ゲート酸化膜
３、及びPolysiゲート４を形成する工程（第２図
（ａ））と、フィールド酸化膜２、Polysiゲート４をマ
スクとしてBF2イオンをＮ型基板１中に注入し、イオン
注入領域７を形成する工程（第２図（ｂ））と、アニー
ルを行い、イオン注入層７を電気的に活性化し、Ｐ型ソ
ース・ドレイン８を形成する工程（第２図（ｃ））とか
らなる製造方法が知られている。
しかし、従来のPMISトランジスターの製造方法では、
ソース・ドレインの再分布を抑えるため約1000℃の低温
アニールを行なっていた。この場合、Ｐ型ソース・ドレ
イン８のρsを十分下げる、たとえば100Ω／□以下にす
るためには、BF2イオン注入ドーズ量を約１×1016cm-2
にする必要があった（第３図参照）。しかし、BF2の高
濃度イオン注入により拡散層を形成した場合、注入され
たＦ原子と基板結晶を構成するSi原子の原子半径の違い
により、結晶に歪が生じ結晶表面に多数の小突起９が生
じ表面が荒れるという問題があった。
ソース・ドレインの再分布を抑えるため約1000℃の低温
アニールを行なっていた。この場合、Ｐ型ソース・ドレ
イン８のρsを十分下げる、たとえば100Ω／□以下にす
るためには、BF2イオン注入ドーズ量を約１×1016cm-2
にする必要があった（第３図参照）。しかし、BF2の高
濃度イオン注入により拡散層を形成した場合、注入され
たＦ原子と基板結晶を構成するSi原子の原子半径の違い
により、結晶に歪が生じ結晶表面に多数の小突起９が生
じ表面が荒れるという問題があった。
上記問題点を解決するために、本発明は、BF2のドー
ズ量をさげ、アニール温度を高めることにした。
ズ量をさげ、アニール温度を高めることにした。
上記のように、BF2のドーズ量をさげることにより、
表面荒れの問題解決に寄与する。
表面荒れの問題解決に寄与する。
以下に本発明の実施例を図面にもとづいて説明する。
第１図（ａ）〜第１図（ｃ）は、本発明のPMISトランジ
スターの製造方法を説明するための工程順の断面図であ
る。第１図（ａ）は、Ｎ型基板１上に厚さ5000〜10000A
°のフィールド酸化膜２、厚さ200〜500A°のゲート酸
化膜３を形成した後、厚さ2000〜5000A°長さ１〜２μ
ｍのPolysiゲート４をゲート酸化膜３上に形成する工程
を示す。次に、Polysiゲート４及びフィールド酸化膜２
をイオン注入マスクとして、BF2イオンをエネルギー30
〜80KeVで、ドーズ量１×1015cm〜７×1015cm-2にてＮ
型基板１中に注入し、イオン注入層５を形成する（第１
図（ｂ））。次に、1100〜1200℃、５〜60secの高温度
短時間アニールを行うことにより、前記イオン注入層５
を電気的に活性化しソース・ドレイン６を形成する（第
１図（ｃ））。このアニールはランプ・アニールが効果
的である。BF2のドーズ量を７×1015cm-2以下に抑える
と、アニール時にＦ原子が十分アウト・ディフューズ
（外部拡散）し、ソース・ドレイン６中に残留するＦ原
子の量が十分微量になるため、Si結晶の歪みによる表面
荒れが発生しない。また、アニール温度を1100〜1200℃
の高温にするため、第３図に示すように、たとえばドー
ズ量５×1015cm-2でもρsを100Ω／□以下に抑えられ
る。
第１図（ａ）〜第１図（ｃ）は、本発明のPMISトランジ
スターの製造方法を説明するための工程順の断面図であ
る。第１図（ａ）は、Ｎ型基板１上に厚さ5000〜10000A
°のフィールド酸化膜２、厚さ200〜500A°のゲート酸
化膜３を形成した後、厚さ2000〜5000A°長さ１〜２μ
ｍのPolysiゲート４をゲート酸化膜３上に形成する工程
を示す。次に、Polysiゲート４及びフィールド酸化膜２
をイオン注入マスクとして、BF2イオンをエネルギー30
〜80KeVで、ドーズ量１×1015cm〜７×1015cm-2にてＮ
型基板１中に注入し、イオン注入層５を形成する（第１
図（ｂ））。次に、1100〜1200℃、５〜60secの高温度
短時間アニールを行うことにより、前記イオン注入層５
を電気的に活性化しソース・ドレイン６を形成する（第
１図（ｃ））。このアニールはランプ・アニールが効果
的である。BF2のドーズ量を７×1015cm-2以下に抑える
と、アニール時にＦ原子が十分アウト・ディフューズ
（外部拡散）し、ソース・ドレイン６中に残留するＦ原
子の量が十分微量になるため、Si結晶の歪みによる表面
荒れが発生しない。また、アニール温度を1100〜1200℃
の高温にするため、第３図に示すように、たとえばドー
ズ量５×1015cm-2でもρsを100Ω／□以下に抑えられ
る。
本発明は以上説明したように、ソース・ドレイン表面
の外観不良を防止できるとともに、Psを低減できるの
で、IC製造工程の歩留向上、及びトランジスタ特性の向
上に寄与する。また、本発明の効果が、Ｎ基板をＮウェ
ルに、ゲート酸化膜を他のゲート絶縁膜に、Polysiゲー
トを他のゲート材料に置きかえた場合も成りたつことは
明らかである。
の外観不良を防止できるとともに、Psを低減できるの
で、IC製造工程の歩留向上、及びトランジスタ特性の向
上に寄与する。また、本発明の効果が、Ｎ基板をＮウェ
ルに、ゲート酸化膜を他のゲート絶縁膜に、Polysiゲー
トを他のゲート材料に置きかえた場合も成りたつことは
明らかである。
第１図（ａ）〜第１図（ｃ）は本発明のPMISトランジス
ターの製造工程順断面図、第２図（ａ）〜第２図（ｃ）
は従来のPMISトランジスターの製造工程順断面図、第３
図は、ρsのBF2ドーズ量、アニール温度依存性を示す図
である。 １……Ｎ型基板 ２……フィールド酸化膜 ３……ゲート酸化膜 ４……Polysiゲート 5,7……イオン注入領域 6,8……ソース・ドレイン ９……小突起
ターの製造工程順断面図、第２図（ａ）〜第２図（ｃ）
は従来のPMISトランジスターの製造工程順断面図、第３
図は、ρsのBF2ドーズ量、アニール温度依存性を示す図
である。 １……Ｎ型基板 ２……フィールド酸化膜 ３……ゲート酸化膜 ４……Polysiゲート 5,7……イオン注入領域 6,8……ソース・ドレイン ９……小突起
Claims (3)
- 【請求項１】BF2イオンをドーズ量１×1015cm-2〜７×1
015cm-2でイオン注入することにより、イオン注入層を
形成するイオン注入工程と、 1100℃〜1200℃の高温処理により前記イオン注入層中の
Ｆ原子を外部拡散するアニール工程とからソース・ドレ
イン領域を形成することを特徴とするPMISトランジスタ
の製造方法。 - 【請求項２】前記アニール工程が、ランプアニールによ
り行われることを特徴とする特許請求の範囲第１項記載
のPMISトランジスタの製造方法。 - 【請求項３】前記アニール工程が、５〜60秒の短時間で
行われることを特徴とする特許請求の範囲第１項記載の
PMISトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159257A JPH0831603B2 (ja) | 1986-07-07 | 1986-07-07 | Ｐｍｉｓトランジスタ−の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159257A JPH0831603B2 (ja) | 1986-07-07 | 1986-07-07 | Ｐｍｉｓトランジスタ−の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6315466A JPS6315466A (ja) | 1988-01-22 |
| JPH0831603B2 true JPH0831603B2 (ja) | 1996-03-27 |
Family
ID=15689803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61159257A Expired - Lifetime JPH0831603B2 (ja) | 1986-07-07 | 1986-07-07 | Ｐｍｉｓトランジスタ−の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831603B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940002956B1 (ko) * | 1987-09-29 | 1994-04-09 | 미쓰비시전기주식회사 | 내연기관의 공연비 제어장치 |
| JPH0750099B2 (ja) * | 1987-09-29 | 1995-05-31 | 三菱電機株式会社 | 内燃機関の燃料性状検出装置 |
| JPS6487874A (en) * | 1987-09-29 | 1989-03-31 | Mitsubishi Electric Corp | Ignition timing controller for internal combustion engine |
| JPH03233162A (ja) * | 1990-02-06 | 1991-10-17 | Mitsubishi Electric Corp | 内燃機関の燃焼制御装置 |
| JPH03290043A (ja) * | 1990-04-04 | 1991-12-19 | Mitsubishi Electric Corp | 内燃機関の制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601862A (ja) * | 1983-06-20 | 1985-01-08 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6035561A (ja) * | 1983-08-08 | 1985-02-23 | Oki Electric Ind Co Ltd | Νウエル相補型半導体装置の製造方法 |
-
1986
- 1986-07-07 JP JP61159257A patent/JPH0831603B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6315466A (ja) | 1988-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489871B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JPH06268165A (ja) | 半導体トランジスタの製造方法およびその構造 | |
| US5021851A (en) | NMOS source/drain doping with both P and As | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| JP2001298188A (ja) | 半導体素子及びその形成方法 | |
| KR0144020B1 (ko) | 낮은 면저항을 갖는 접합 형성방법 | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0831603B2 (ja) | Ｐｍｉｓトランジスタ−の製造方法 | |
| US5801078A (en) | Method for manufacturing diffused channel insulated gate effect transistor | |
| JPH05267327A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| US5047361A (en) | NMOS transistor having inversion layer source/drain contacts | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH09306862A (ja) | 半導体装置の製造方法 | |
| JP3714757B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JPH0441503B2 (ja) | ||
| KR970005147B1 (ko) | 반도체 장치의 얕은 접합 형성 방법 | |
| JPS63232456A (ja) | 半導体装置 | |
| JPH0521735A (ja) | 半導体装置の製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |