JPH08242590A

JPH08242590A - 電力変換装置のドライブ回路

Info

Publication number: JPH08242590A
Application number: JP7068738A
Authority: JP
Inventors: Toshiaki Nakamura; 俊朗中村
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1995-03-01
Filing date: 1995-03-01
Publication date: 1996-09-17
Anticipated expiration: 2018-06-16
Also published as: JP3417127B2

Abstract

(57)【要約】【目的】絶縁用に設けたトランスを小型化し、スイッチ
ング損失やスイッチング素子へのストレスを低減する。【構成】信号源４ａより出力される低周波の矩形波のオ
ン期間とオフ期間とに駆動トランスＴｃの各１次巻線ｎ
₁₁，ｎ₁₂に対して、信号源４ｃから出力される高周波を
交互に流す。駆動トランスＴｃの２次巻線ｎ₂の出力は
ダイオードＤｃ₁，Ｄｃ₂で整流されてコンデンサＣｃ
₁，Ｃｃ₂に充電される。高周波のオンデューティを適
宜設定することで、コンデンサＣｃ₁，Ｃｃ₂の両端電
圧は、信号源４ａからの矩形波のオン期間とオフ期間と
で大小が入れ代わる。この大小関係をコンパレータＣＰ
₁で比較することによりスイッチング素子Ｑをオン・オ
フさせる信号を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インバータ回路のよう
に入力に電力変換を施して出力する電力変換装置に用い
られているスイッチング素子を駆動する電力変換装置の
ドライブ回路に関するものである。

【０００２】

【従来の技術】一般に、インバータ回路のような電力変
換装置では、トランジスタやＭＯＳＦＥＴのようなスイ
ッチング素子を備え、スイッチング素子を制御回路から
の制御信号でオン・オフさせるように構成されている。
制御信号はスイッチング素子を駆動するレベルになるよ
うにドライブ回路を通してスイッチング素子に与えられ
る。

【０００３】たとえば、図２７に示す電力変換装置は、
直流から交流を得るものであって、フライバック型のＤ
Ｃ−ＤＣコンバータを用いて直流電源Ｅを昇圧し（降圧
の場合もある）、昇圧後の直流電圧をインバータ回路２
により交流電圧に変換する構成になっている。ＤＣ−Ｄ
Ｃコンバータは、ＭＯＳＦＥＴのようなスイッチング素
子Ｑ₀とトランスＴ₀の１次巻線ｎ₁との直列回路を直
流電源Ｅの両端に接続し、トランスＴ₀の２次巻線ｎ₂
の両端にダイオードＤ₀を介してコンデンサＣ₀を接続
した構成を有する。トランスＴ₀の１次巻線ｎ₁と２次
巻線ｎ₂とは図示する極性で用いられており、スイッチ
ング素子Ｑ₀のオン時にトランスＴ₀にエネルギを蓄積
し、スイッチング素子Ｑ₀のオフ時にトランスＴ₀から
放出されるエネルギでダイオードＤ₀を通してコンデン
サＣ₀を充電することにより、コンデンサＣ₀の両端電
圧を直流電源Ｅに対して昇圧ないし降圧した電圧とする
ことができるのである。スイッチング素子Ｑ₀は高周波
の矩形波信号を出力する制御回路３によりオン・オフさ
れる。

【０００４】インバータ回路２は、ＭＯＳＦＥＴよりな
る４個のスイッチング素子Ｑ₁〜Ｑ₄をブリッジ接続し
たフルブリッジ型のものであり、各２個ずつのスイッチ
ング素子Ｑ₁，Ｑ₂およびＱ₃，Ｑ₄をそれぞれ直列接
続した一対の直列回路をそれぞれコンデンサＣ₀の両端
間に接続した構成を有する。インバータ回路２の出力は
直列接続された２個のスイッチング素子Ｑ₁，Ｑ₂およ
びＱ₃，Ｑ₄におけるスイッチング素子Ｑ₁〜Ｑ₄同士
の接続点に接続した出力端子ｔ₁，ｔ₂から取り出され
る。また、直列接続された２個のスイッチング素子
Ｑ₁，Ｑ₂およびＱ₃，Ｑ₄は同時にオンにならないよ
うにオン・オフされ、かつ一対のスイッチング素子
Ｑ₁，Ｑ₄あるいはＱ₂，Ｑ₃は同時にオンになる期間
が設けられる。したがって、スイッチング素子Ｑ₁，Ｑ
₄が同時にオンになる期間と、スイッチング素子Ｑ₂，
Ｑ₃が同時にオンになる期間とを交互に生じさせること
によって、出力端子ｔ₁，ｔ₂に生じる電圧の極性を交
番させることができるのである。

【０００５】ところで、スイッチング素子Ｑ₁〜Ｑ₄に
は矩形波の制御信号を出力する制御回路４がドライブ回
路５₁〜５₄を介して接続される。制御回路４は、矩形
波を出力する信号源４ａと、信号源４ａから出力された
矩形波を反転する反転回路４ｂとからなり、信号源４ａ
からの出力周波数は、ＤＣ−ＤＣコンバータにおけるス
イッチング素子Ｑ₀のスイッチング周波数よりも低く設
定されている。また、スイッチング素子Ｑ₁，Ｑ₄のオ
ン時にスイッチング素子Ｑ₂，Ｑ₃がオフになるよう
に、スイッチング素子Ｑ₁，Ｑ₄は信号源４ａから出力
される矩形波を制御信号として駆動され、スイッチング
素子Ｑ₂，Ｑ₃は信号源４ａから出力される矩形波を反
転回路４ｂで反転した信号を制御信号として駆動され
る。

【０００６】上記構成のインバータ回路２では、コンデ
ンサＣ₀の正極側と負極側とにそれぞれスイッチング素
子Ｑ₁〜Ｑ₄が接続されているものであるから、正極側
と負極側とではスイッチング素子Ｑ₁〜Ｑ₄の基準電位
が異なる。たとえば、スイッチング素子Ｑ₂はコンデン
サＣ₀の負極側を基準電位としているが、スイッチング
素子Ｑ₁は出力端子ｔ₁，ｔ₂に接続された負荷の大き
さや、各スイッチング素子Ｑ₁〜Ｑ₄のオン・オフなど
によって変動する。したがって、コンデンサＣ₀の正極
側に接続されているスイッチング素子Ｑ₁，Ｑ₃に対す
るドライブ回路５₁，５₃では制御回路４とスイッチン
グ素子Ｑ₁，Ｑ₃との間を絶縁する構成が必要になる。

【０００７】すなわち、図２８に示す各ドライブ回路５
₁，５₂では、コンプリメンタリ接続された各一対のト
ランジスタＱａ₁，Ｑｂ₁，Ｑａ₂，Ｑｂ₂を備え、各
一対のトランジスタＱａ₁，Ｑｂ₁，Ｑａ₂，Ｑｂ₂の
ベースを共通に接続して制御信号を入力している。ま
た、各一対のトランジスタＱａ₁，Ｑｂ₁，Ｑａ₂，Ｑ
ｂ₂のエミッタ−コレクタの直列回路は直流電源Ｅの両
端間に接続される。スイッチング素子Ｑ₂に対応するド
ライブ回路５₂では、コンプリメンタリ接続したトラン
ジスタＱａ₂，Ｑｂ₂のエミッタ同士の接続点に抵抗Ｒ
₂を介してスイッチング素子Ｑ₂のゲートを接続してい
る。また、スイッチング素子Ｑ₁に対応するドライブ回
路５₁では、コンプリメンタリ接続したトランジスタＱ
ａ₁，Ｑｂ₁のエミッタ同士の接続点と、直流電源Ｅの
負極との間に駆動トランスＴａの１次巻線ｎ₁とコンデ
ンサＣａとの直列回路を接続し、駆動トランスＴａの２
次巻線ｎ₂の一端を抵抗Ｒ₁を介してスイッチング素子
Ｑ₁のゲートに接続し、２次巻線ｎ₂の他端をスイッチ
ング素子Ｑ₁のソースに接続してある。すなわち、スイ
ッチング素子Ｑ₁は駆動トランスＴａを介して駆動トラ
ンスＴａの１次側と絶縁されることになる。

【０００８】とくに、図２９に示すように、図２７の構
成と同様に、直流電源Ｅの負極を接地側としているとき
に、コンデンサＣ₀の正極を接地側とするような構成を
採用した場合には、すべてのドライブ回路５₁〜５₄に
おいて駆動トランスＴａが必要になり一層の大型化をま
ねくことになる。したがって、小型化という目的のため
には図２９の構成に比較すれば、図２７の構成を採用す
るほうが望ましいが、それでも十分に小型化することは
できないという問題がある。

【０００９】このような問題を解決するために、特開平
４−１７５７５号公報に記載された構成のように（図３
０参照）、制御回路４において低周波の矩形波を出力す
る信号源４ａに加えて高周波を出力する信号源４ｃを付
加し、低周波の制御信号でアンドゲート４ｄ₁〜４ｄ₄
を通過可能にしている間に高周波をアンドゲート４ｄ₁
〜４ｄ₄に通過させ、通過した高周波を駆動トランスＴ
ａ₁₁〜Ｔａ₁₄に通す構成が考えられている。

【００１０】図３０に示すものは、２個のスイッチング
素子を直列接続したインバータ回Ａを駆動するものであ
って、スイッチング素子への出力は２出力になってい
る。また、低周波の制御信号を出力する信号源４ａは２
出力を備え、一方の出力がＨレベルである期間には他方
の出力がＬレベルになるようにし、かつ一方の出力がＨ
レベルである期間から他方の出力がＨレベルである期間
に移行する間は両出力がＬレベルになるようにしてあ
る。信号源４ａの各出力は、アンドゲート４ｄ₁，４ｄ
₃にはそのまま入力され、アンドゲート４ｄ₂，４ｄ₄
には反転回路４ｅ₂，４ｅ₄で反転した後に入力され
る。ここに反転回路４ｅ₂，４ｅ₄はインバータ回路の
スイッチング素子のオン期間が終了するとスイッチング
素子に逆バイアスをかけることでオフへの移行を速める
ために設けられている。

【００１１】各駆動トランスＴａ₁₁〜Ｔａ₁₄の１次巻線
ｎ₁はそれぞれトランジスタＱａ₁₁〜Ｑａ₁₄との直列回
路を直流電源Ｅの両端間に接続してある。各駆動トラン
スＴａ₁₁〜Ｔａ₁₄の２次巻線ｎ₂は、抵抗Ｒａ₁₁〜Ｒａ
₁₄とダイオードＤａ₁₁，Ｄａ₁₄との直列回路を介してイ
ンバータ回路２の各スイッチング素子に接続される。イ
ンバータ回路２の１つのスイッチング素子には２つずつ
の駆動トランスＴａ₁₁，Ｔａ₁₂およびＴａ₁₃，Ｔａ₁₄を
対応付けているのであり、１つのスイッチング素子に対
応する２つの駆動トランスＴａ₁₁，Ｔａ₁₂およびＴ
ａ₁₃，Ｔａ₁₄では１次巻線ｎ₁と２次巻線ｎ₂とが互い
に逆極性であり、１つのスイッチング素子に対応する駆
動トランスＴａ₁₁，Ｔａ₁₂およびＴａ₁₃，Ｔａ₁₄の２次
巻線ｎ₂と抵抗Ｒａ₁₁，Ｒａ₁₂およびＲａ₁₃，Ｒａ₁₄と
ダイオードＤａ₁₁，Ｄａ₁₂およびＤａ₁₃，Ｄａ₁₄との直
列回路は、並列に接続される。ただし、並列接続された
上記直列回路のダイオードＤａ₁₁，Ｄａ₁₂およびＤ
ａ₁₃，Ｄａ₁₄は逆並列になる。

【００１２】インバータ回路２の１つのスイッチング素
子に対応する各一対の駆動トランスＴａ₁₁，Ｔａ₁₂およ
びＴａ₁₃，Ｔａ₁₄の一方の１次巻線ｎ₁には信号源４ａ
の出力が反転せずに入力されるアンドゲート４ｄ₁，４
ｄ₃の出力でオン・オフされるトランジスタＱａ₁₁，Ｑ
ａ₁₃が接続され、他方の１次巻線ｎ₁には信号源４ａの
出力を反転回路４ｅ₂，４ｅ₄で反転して入力されるア
ンドゲート４ｄ₂，４ｄ₄の出力でオン・オフされるト
ランジスタＱａ₁₂，Ｑａ₁₄が接続される。

【００１３】上記構成によって、各トランジスタＱａ₁₁
〜Ｑａ₁₄をオン・オフさせる信号は、高周波信号を低周
波の制御信号で変調した信号になる。また、信号源４ａ
の各一方の出力がＨレベルである期間には、トランジス
タＱａ₁₁，Ｑａ₁₃がオン・オフされることによって、ト
ランジスタＱａ₁₁，Ｑａ₁₃のオン期間にインバータ回路
２のスイッチング素子がオンになる。一方、信号源４ａ
の各一方の出力がＬレベルである期間には、トランジス
タＱａ₁₂，Ｑａ₁₄がオン・オフされることによって、ト
ランジスタＱａ₁₂，Ｑａ₁₄のオン期間にインバータ回路
２のスイッチング素子に逆バイアスがかかり、スイッチ
ング素子のオフを速める。結局、図２８に示したドライ
ブ回路５₁，５₂におけるコンプリメンタリ接続したト
ランジスタＱａ₁，Ｑａ₂と同様に、トランジスタＱａ
₁₁，Ｑａ₁₂およびＱａ₁₃，Ｑｂ₁₄もインバータ回路２の
スイッチング素子に対して相補的に機能するのである。

【００１４】

【発明が解決しようとする課題】図３０に示した構成で
は、駆動トランスＴａ₁₁〜Ｔａ₁₄の１次側と２次側とで
伝達される信号は高周波を低周波で断続させた信号であ
るから、駆動トランスＴａ₁₁〜Ｔａ₁₄として高周波用の
ものを用いることができ小型化が可能になる。しかしな
がら、駆動トランスＴａ₁₁〜Ｔａ₁₄の２次側に流れる電
流を小さくしておかなければ、１次側から２次側に放電
して絶縁が保てなくなる。そこで、通常は２次側の直列
抵抗（すなわち、抵抗Ｒａ₁₁〜Ｒａ₁₄および駆動トラン
スＴａ₁₁〜Ｔａ₁₄の２次巻線ｎ₂の直流抵抗）を比較的
大きく設定している。ところが、２次側の直列抵抗を大
きくとると、インバータ回路２のスイッチング素子（Ｍ
ＯＳＦＥＴとする）のゲート−ソース間容量の充放電に
要する時間が長くなり、スイッチング素子の立ち上が
り、立ち下がりが鈍くなって、スイッチング素子のスイ
ッチング時の損失が大きくなったり、スイッチング素子
へのストレスが大きくなったりする。しかも、スイッチ
ング素子のゲートへの出力インピーダンスが高いことに
よって、スイッチング素子の主回路側（スイッチング素
子がＭＯＳＦＥＴならばドレイン側、トランジスタなら
ばコレクタ側）から制御回路４側に流れ込む電流によっ
てスイッチング素子が誤動作する可能性が高くなる。

【００１５】本発明は上記事由に鑑みて為されたもので
あり、その目的は、スイッチング素子と制御側との間で
トランスによる絶縁を必要とする場合に、トランスを小
型化し、スイッチング素子を制御する信号の立ち上がり
や立ち下がりを急峻にしてスイッチング損失やスイッチ
ング素子へのストレスを低減し、さらに、出力インピー
ダンスを低減することにより誤動作の生じにくい電力変
換装置のドライブ回路を提供することにある。

【００１６】

【課題を解決するための手段】請求項１の発明は、少な
くとも１個のスイッチング素子を備え、スイッチング素
子のオン・オフにより電源の電力を変換して出力する電
力変換装置に用いられ、スイッチング素子をオン・オフ
させるように制御するドライブ回路において、高周波の
２種類の信号を所定周期で切り換えて発生させる手段
と、上記各信号を電気的に絶縁して後段回路に伝達する
駆動トランスと、駆動トランスの２次側に整流手段を介
して接続された一対のコンデンサと、上記各信号に応じ
て各コンデンサの両端電圧の大小関係を入れ換える手段
と、両コンデンサの両端電圧の大小関係の判定結果に応
じて２値出力を発生し、この２値出力によりスイッチン
グ素子を駆動する手段とを備えることを特徴とする。

【００１７】請求項２の発明は、上記２種類の信号は異
なる周波数であって、駆動トランスと各コンデンサへの
充電経路にはそれぞれ各信号の周波数を共振周波数とす
る共振回路が挿入され、各コンデンサの両端電圧の大小
関係が信号の周波数に応じて入れ換えられることを特徴
とする。請求項３の発明は、上記２種類の信号は異なる
周波数であって、駆動トランスと各コンデンサへの充電
経路にはそれぞれ各信号の周波数の中間の周波数をカッ
トオフ周波数とするローパスフィルタとハイパスフィル
タとの一方が挿入され、各コンデンサの両端電圧の大小
関係が信号の周波数に応じて入れ換えられることを特徴
とする。

【００１８】請求項４の発明は、駆動トランスは２次巻
線を複数個備え、整流手段を介して接続された一対のコ
ンデンサと、上記各信号に応じて各コンデンサの両端電
圧の大小関係を入れ換える手段と、両コンデンサの両端
電圧の大小関係の判定結果に応じて２値出力を発生し、
この２値出力によりスイッチング素子を駆動する手段と
を備えることを特徴とする。

【００１９】請求項５の発明は、両コンデンサの両端電
圧の大小関係を判定する手段の入力部に比較すべき一方
の電圧を安定化するフィルタ回路を設けたことを特徴と
する。請求項６の発明は、両コンデンサの容量を異なら
せたことを特徴とする。。請求項７の発明は、両コンデ
ンサの両端電圧の大小関係を判定する手段の入力部に比
較すべき一方の電圧変化を遅延させる遅延回路を挿入し
たことを特徴とする。

【００２０】請求項８の発明は、少なくとも１個のスイ
ッチング素子を備え、スイッチング素子のオン・オフに
より電源の電力を変換して出力する電力変換装置に用い
られ、スイッチング素子をオン・オフさせるように制御
するドライブ回路において、高周波の２種類の信号を所
定周期で切り換えて発生させる手段と、上記各信号を電
気的に絶縁して後段回路に伝達する駆動トランスと、駆
動トランスの２次側に整流手段を介して接続された一対
のコンデンサと、上記各信号に応じて各コンデンサの両
端電圧の大小関係を入れ換える手段と、両コンデンサの
両端電圧の差を閾値と比較して２値出力を発生し、この
２値出力によりスイッチング素子を駆動する手段とを備
えることを特徴とする。

【００２１】

【作用】請求項１ないし請求項４の発明の構成によれ
ば、高周波の２種類の信号を駆動トランスを通すことに
よって信号側とスイッチング素子との絶縁を行ない、か
つトランスでは高周波を伝達することによって小型のも
のを用いることができる。また、２種類の信号により一
対のコンデンサの両端電圧の大小関係を入れ換えるよう
に充電し、この大小関係に基づく２値信号を発生させる
から、スイッチング素子をオン・オフさせることができ
る。しかも、従来構成のように、トランスの２次巻線に
抵抗を介してスイッチング素子を接続するのではなく、
２値信号を発生させてスイッチング素子を駆動すること
により、スイッチング素子を制御する信号の立ち上がり
や立ち下がりを急峻にすることができ、スイッチング損
失やスイッチング素子へのストレスを低減することがで
きる。しかも、スイッチング素子に対する出力インピー
ダンスは回路構成として適宜設定できるから、スイッチ
ング素子により制御される主回路側からの回り込みを低
減して誤動作の生じにくくすることができる。

【００２２】請求項５ないし請求項７の発明の構成によ
れば、両コンデンサの両端電圧の大小関係を比較するに
あたって、比較対象となる電圧の時間変化に差を付ける
ことができ、結果的にスイッチング素子をオン・オフさ
せるタイミングを適宜に設定することが可能になる。す
なわち、複数のスイッチング素子を用いて互いにオン・
オフのタイミングをずらすことが要求される場合に、駆
動トランスの１次側の信号を共通にしながらも、駆動ト
ランスの２次側の調節のみで要求を満たすことができる
のである。

【００２３】請求項８の発明の構成によれば、両コンデ
ンサの両端電圧の差を閾値と比較して２値信号を発生さ
せるから、請求項１ないし請求項４と同様の作用を奏す
るとともに、コンデンサの両端電圧の差と閾値との関係
を適宜設定することで、駆動トランスの２次側での調節
のみでスイッチング素子のオン・オフのタイミングを調
節できることになる。

【００２４】

【実施例】

（実施例１）本発明は、インバータ回路のような電力変
換回路に用いるドライブ回路であって、電力変換回路に
用いるスイッチング素子の個数にかかわらず同様の構成
を採用することができるから、以下の説明では１個のス
イッチング素子についてのドライブ回路について説明す
る。スイッチング素子が複数個である場合には、個数に
応じて同様のドライブ回路を拡張して用いればよい。

【００２５】本実施例は、図１に示すように、図３０に
示した従来構成と同様の制御回路４を用いている。すな
わち、低周波の矩形波を出力する信号源４ａと、高周波
の矩形波を出力する信号源４ｃとを用いている。信号源
４ａの出力は、信号源４ｃの出力とともにアンドゲート
４ｄ₁に入力され、また反転回路４ｅ₁で反転された後
にアンドゲート４ｄ₂に入力される。また、各アンドゲ
ート４ｄ₁，４ｄ₂の出力によってそれぞれトランジス
タＱｃ₁，Ｑｃ₂がオン・オフされる。ところで、本実
施例で用いる駆動トランスＴｃはセンタタップ付きの１
次巻線ｎ₁₁，ｎ₁₂を備え、１次巻線ｎ₁₁，ｎ₁₂の各一端
をトランジスタＱｃ₁，Ｑｃ₂のコレクタに直列接続す
るとともに、センタタップ−各１次巻線ｎ₁₁，ｎ₁₂−各
トランジスタＱｃ₁，Ｑｃ₂のコレクタ−エミッタの直
列回路を、直流電源Ｅの両端間に接続してある。

【００２６】一方、駆動トランスＴｃの２次巻線ｎ₂の
一端は一対のダイオードＤｃ₁，Ｄｃ₂の直列回路の接
続点に接続され、他端は一対のコンデンサＣｃ₁，Ｃｃ
₂の直列回路の接続点に接続される。ダイオードＤ
ｃ₁，Ｄｃ₂の直列回路とコンデンサＣｃ₁，Ｃｃ₂の
直列回路とは並列接続され、さらに、一対の抵抗Ｒ
ｃ₁，Ｒｃ₂の直列回路も並列接続される。したがっ
て、駆動トランスＴｃの２次巻線ｎ₂の出力をダイオー
ドＤｃ₁，Ｄｃ₂により全波整流し、コンデンサＣ
ｃ₁，Ｃｃ₂の直列回路で平滑した電圧を抵抗Ｒｃ₁，
Ｒｃ₂の直列回路の両端に印加していることになる。ま
た、コンデンサＣｃ₁，Ｃｃ₂の直列回路の中点の電位
は駆動トランスＴｃの２次巻線ｎ₂に生じる起電力の向
きに応じて変化する。ここにおいて、互いに直列接続さ
れたダイオードＤｃ₁，Ｄｃ₂、コンデンサＣｃ₁，Ｃ
ｃ₂、抵抗Ｒｃ₁，Ｒｃ₂にはそれぞれ仕様の等しいも
のを用いているものとする。

【００２７】抵抗Ｒｃ₁，Ｒｃ₂の直列回路の接続点は
コンパレータＣＰ₁の非反転入力端に接続され、コンデ
ンサＣｃ₁，Ｃｃ₂の直列回路の接続点はコンパレータ
ＣＰ₁の反転入力端に接続される。したがって、抵抗Ｒ
ｃ₁，Ｒｃ₂の直列回路の接続点の電位と、コンデンサ
Ｃｃ₁，Ｃｃ₂の直列回路の接続点の電位とがコンパレ
ータＣＰ₁によって比較される。また、コンパレータＣ
Ｐ₁の出力端はコンプリメンタリ接続された一対のトラ
ンジスタＱａ，Ｑｂのベースに共通に接続され、かつ抵
抗ＲｄによりコンデンサＣｃ₁，Ｃｃ₂の直列回路の正
極側にプルアップされている。また、両トランジスタＱ
ａ，Ｑｂのコレクタ−エミッタの直列回路はコンデンサ
Ｃｃ₁，Ｃｃ₂の直列回路に並列接続されている。この
ように構成されたドライブ回路５に対して、インバータ
回路２のスイッチング素子（ＭＯＳＦＥＴ）Ｑのゲート
を両トランジスタＱａ，Ｑｂのエミッタ同士の接続点に
接続し、スイッチング素子ＱのソースをコンデンサＣｃ
₁，Ｃｃ₂の直列回路の負極に接続する。

【００２８】次に動作について説明する。信号源４ａは
図２（ｂ）に示すように所定周期で所定期間ごとにＨレ
ベルになる低周波の矩形波である制御信号を出力し、信
号源４ｃは図２（ａ）に示すように高周波の矩形波を連
続的に出力する。したがって、アンドゲート４ｄ₁から
は図２（ｃ）のように制御信号のＨレベルの期間に高周
波が出力され、アンドゲート４ｄ₂からは図２（ｄ）の
ように制御信号のＬレベルの期間に高周波が出力され
る。各トランジスタＱｃ₁，Ｑｃ₂はそれぞれベースに
接続されたアンドゲート４ｄ₁，４ｄ₂の出力がＨレベ
ルの期間にオンになる。

【００２９】しかして、トランジスタＱｃ₁のオン期間
にはダイオードＤｃ₁を通してコンデンサＣｃ₁が充電
され、トランジスタＱｃ₁がオフになると駆動トランス
Ｔｃの蓄積エネルギによってダイオードＤｃ₂を通して
コンデンサＣｃ₂が充電される。ここで、コンデンサＣ
ｃ₁の充電エネルギに比較してコンデンサＣｃ₂の充電
エネルギが小さくなるように信号源４ｃから出力される
高周波のオンデューティが設定されており、コンデンサ
Ｃｃ₁の両端電圧はコンデンサＣｃ₂の両端電圧よりも
高くなるようにしてある。同様にして、トランジスタＱ
ｃ₂についてはオン時にダイオードＤｃ₂を通してコン
デンサＣｃ₂が充電され、トランジスタＱｃ₂がオフに
なると駆動トランスＴｃの蓄積エネルギがダイオードＤ
ｃ₁を通して放出されコンデンサＣｃ₁が充電されるよ
うにしてある。この場合には、コンデンサＣｃ₂の両端
電圧がコンデンサＣｃ₁の両端電圧よりも高くなる。つ
まり、制御信号がＨレベルの期間にはコンデンサＣｃ₁
の両端電圧がコンデンサＣｃ₂の両端電圧よりも高く、
制御信号がＬレベルの期間にはこの関係が逆になるので
ある。

【００３０】コンパレータＣＰ₁では抵抗Ｒｃ₁，Ｒｃ
₂の接続点の電位とコンデンサＣｃ ₁，Ｃｃ₂の接続点
の電位とを比較する。ここで、上述したように各コンデ
ンサＣｃ₁，Ｃｃ₂の両端電圧は制御信号がＨレベルか
Ｌレベルかに応じて変化するが、両コンデンサＣｃ₁，
Ｃｃ₂の両端電圧の加算値はほぼ一定と考えられるか
ら、コンパレータＣＰ₁の非反転入力端への印加電圧は
ほぼ一定になる。一方、コンパレータＣＰ₁の反転入力
端への印加電圧は、制御信号がＨレベルのときには低
く、制御信号がＬレベルのときには高くなるのであり、
このことによって、コンパレータＣＰ₁の出力は制御信
号と同波形になる。要するに、ダイオードＤｃ₁，Ｄｃ
₂、コンデンサＣｃ₁，Ｃｃ₂、抵抗Ｒｃ₁，Ｒｃ₂、
コンパレータＣＰ₁によって駆動トランスＴｃを通過し
た高周波の崩落線を取り出していることになる。その
後、コンプリメンタリ接続されたトランジスタＱａ，Ｑ
ｂをコンパレータＣＰ₁の出力で駆動することにより、
コンパレータＣＰ₁の出力がＨレベルの期間にはトラン
ジスタＱａがオンになってスイッチング素子Ｑをオンに
し、コンパレータＣＰ₁がＬレベルの期間にはトランジ
スタＱｂがオンになってスイッチング素子Ｑのソース−
ゲート間容量による電荷が抜かれ、スイッチング素子Ｑ
を急速にオフにすることができる。以上の説明から明ら
かなように、トランジスタＱａ，ＱｂはコンデンサＣｃ
₁，Ｃｃ₂の直列回路の両端電圧を電源としており、駆
動トランスＴｃによって直流電源Ｅに対しては絶縁され
ている。

【００３１】上述した構成によって、信号源４ａ，４ｃ
とスイッチング素子Ｑとの間を絶縁し、かつ絶縁用に用
いる駆動トランスＴｃでは高周波を伝達させることによ
って駆動トランスＴｃに小型のものを用いることができ
るようにしているのであり、しかも、スイッチング素子
Ｑをコンプリメンタリ接続した一対のトランジスタＱ
ａ，Ｑｂを用いて駆動しているから、スイッチング素子
Ｑを急速にオン・オフさせることができてスイッチング
損失が低減されるとともに、スイッチング素子Ｑへのス
トレスが低減される。また、スイッチング素子Ｑとの接
続部位にコンプリメンタリ接続した一対のトランジスタ
Ｑａ，Ｑｂを用いていることによって、スイッチング素
子Ｑに対する出力インピーダンスが小さくなり、主回路
（スイッチング素子Ｑのドレイン側）から電流が流入し
ても他に影響を及ぼすことがないのである。

【００３２】（実施例２）本実施例は、図３に示すよう
に、駆動トランスＴｃとして１次巻線ｎ₁にセンタタッ
プのないものを用い、この１次巻線ｎ₁とトランジスタ
Ｑｃとの直列回路を直流電源Ｅの両端間に接続し、トラ
ンジスタＱｃは信号源４ａと信号源４ｃとの出力をエク
スクルーシブオア回路ＸＯＲに通した信号により駆動さ
れる。つまり、信号源４ａから図４（ｂ）のような矩形
波低周波の制御信号が出力され、信号源４ｃから図４
（ａ）のような高周波の信号が連続的に出力されている
ときに、エクスクルーシブオア回路ＸＯＲの出力は図４
（ｃ）のようになる。要するに、制御信号がＬレベルの
期間には信号源４ｃからの高周波がそのまま出力され、
瀬魚信号ＨがＨレベルの期間には信号源４ｃからの高周
波のＬレベルの期間にＨレベルになるような信号が出力
される。また、駆動トランスＴｃの１次巻線ｎ₁と２次
巻線ｎ₂との極性は、トランジスタＱｃのオン期間にコ
ンデンサＣｃ₂が充電されるように設定される。

【００３３】したがって、信号源４ｃから出力される高
周波のオン期間をオフ期間より短く設定しておけば、制
御信号がＨレベルの期間にはスイッチング素子Ｑｃのオ
ン期間がオフ期間よりも長くなり、逆に制御信号がＬレ
ベルの期間にはスイッチング素子Ｑｃのオン期間がオフ
期間よりも短くなる。しかして、スイッチング素子Ｑｃ
のオンデューティが小さい期間（制御信号がＬレベルの
期間）では、コンデンサＣ₂の両端電圧がコンデンサＣ
₁の両端電圧よりも高くなり、制御信号がＨレベルの期
間には、コンデンサＣ₂の両端電圧がコンデンサＣ₁の
両端電圧よりも低くなる。つまり、コンパレータＣＰ₁
の出力は制御信号がＬレベルの期間にＬレベルになり、
制御信号がＨレベルの期間にＨレベルになる。つまり、
制御信号と同様の信号でスイッチング素子Ｑを制御する
ことができるのである。他の構成および動作は実施例１
と同様である。

【００３４】（実施例３）上記各実施例では、駆動トラ
ンスＴｃの２次巻線ｎ₁を１巻線としていたが、図５に
示すようにセンタタップ付きの２次巻線ｎ₂₁，ｎ₂₂を設
けてもよい。センタタップは２つに分轄された２次巻線
ｎ₂₁，ｎ₂₂の同極性の一端に共通接続される。この構成
では、２次巻線ｎ₂₁，ｎ₂₂の出力を全波整流するための
ダイオードＤｃ₁、Ｄｃ₂を２次巻線ｎ₂₁，ｎ₂₂の各一
端に接続し、センタタップはコンデンサＣｃ₁，Ｃｃ₂
の接続点に接続する。他の構成は実施例１ないし実施例
２と同様であって、図５において符号６で示したスイッ
チング回路は、図１、図３において同符号を付した回路
に相当する。ただし、図１のようにセンタタップ付きの
１次巻線ｎ₁₁，ｎ₁₂を用いる場合には、図５に示した駆
動トランスＴｃの１次巻線ｎ₁を図１の構成に置き換え
るものとする。この点は、以下の各実施例でも同様であ
る。

【００３５】本実施例の構成でも、駆動トランスＴｃの
２次巻線ｎ₂₁からダイオードＤｃ₁を通してコンデンサ
Ｃｃ₁を充電する期間と、駆動トランスＴｃの２次巻線
ｎ₂₂からダイオードＤｃ₂を通してコンデンサＣｃ₂を
充電する期間とが設けられ、両コンデンサＣｃ₁，Ｃｃ
₂の両端電圧に差を生じさせることができる。したがっ
て、制御信号のＨレベルとＬレベルとに応じて両コンデ
ンサＣｃ₁，Ｃｃ₂の両端電圧の大小関係を逆転させれ
ば、コンパレータＣＰ₁の出力を制御信号に応じて反転
させることができるのである。

【００３６】（実施例４）本実施例では、図６に示すよ
うに、駆動トランスＴｃにセンタタップ付きの２次巻線
ｎ₂₁，ｎ₂₂を用い、かつ２つに分轄された２次巻線
ｎ₂₁，ｎ₂₂の異極性の一端にセンタタップを共通接続し
てある。したがって、２つのダイオードＤｃ₁，Ｄｃ₂
はいずれも駆動トランスＴｃ側をアノードにしてある。

【００３７】この構成では、センタタップの電位を基準
電位にとり、コンパレータＣＰ₁ではコンデンサＣ
ｃ₁，Ｃｃ₂の接続点の電位と抵抗Ｒｃ₁，Ｒｃ₂の接
続点の電位とを比較するのではなく、各コンデンサＣｃ
₁，Ｃｃ₂と各ダイオードＤｃ₁，Ｄｃ₂との接続点の
電位同士を比較する。つまり、制御信号がＨレベルかＬ
レベルかに応じて、センタタップから見たコンデンサＣ
ｃ₁，Ｃｃ₂の各端の電位の大小関係が逆転することを
利用してコンパレータＣＰ₁の出力を反転させるのであ
る。他の構成および動作は実施例３と同様である。

【００３８】（実施例５）本実施例は、図７に示すよう
に、２個の駆動トランスＴｃ₁，Ｔｃ₂を用いたもので
あり、各駆動トランスＴｃ₁，Ｔｃ₂の１次巻線ｎ₁と
２次巻線ｎ₂とはそれぞれ同極性の一端同士を接続して
ある。他の構成は実施例３と同様であって、実施例３と
同様の機能する。スイッチング回路６に実施例１と同様
のものを用いる場合には、センタタップ付きの１次巻線
ｎ₁₁，ｎ₁₂を並列接続して用いることになる。これは次
の実施例６でも同様である。

【００３９】（実施例６）本実施例は、図８に示すよう
に、２個の駆動トランスＴｃ₁，Ｔｃ₂を用いたもので
あり、各駆動トランスＴｃ₁，Ｔｃ₂の１次巻線ｎ₁は
同極性の一端同士を接続し、２次巻線ｎ₂は異極性の一
端同士を接続してある。他の構成は実施例４と同様であ
って、実施例４と同様の機能する。

【００４０】（実施例７）本実施例は、図９に示すよう
に、コンデンサＣｃ₁，Ｃｃ₂の直列回路にコンデンサ
Ｃｄを並列接続したものであって、コンパレータＣＰ₁
においてコンデンサＣｃ₁，Ｃｃ₂の両端電圧と比較さ
れる電圧およびコンプリメンタリ接続されたトランジス
タＱａ，Ｑｂの直列回路への給電電圧を、コンデンサＣ
ｄにより安定化してある。他の構成および動作は実施例
１、実施例２と同様である。

【００４１】（実施例８）本実施例は、図１０に示すよ
うに、実施例３の構成において、駆動トランスＴｃの２
次巻線ｎ₂₁，ｎ₂₂と各ダイオードＤｃ₁，Ｄｃ₂との間
にそれぞれコンデンサＣｒ₁，Ｃｒ₂とインダクタＬｒ
₁，Ｌｒ₂からなる直列共振回路７₁，７ ₂を挿入し、
各直列共振回路７₁，７₂とダイオードＤｃ₁，Ｄｃ₂
との接続点間に抵抗Ｒｒ₁，Ｒｒ₂の直列回路を接続し
た構成を有する。また、２次巻線ｎ₂₁，ｎ₂₂のセンタタ
ップと、抵抗Ｒｒ₁，Ｒｒ₂の接続点と、コンデンサＣ
ｃ₁，Ｄｃ₂の接続点とは互いに接続される。各直列共
振回路７₁，７₂は異なる共振周波数に設定されてい
る。

【００４２】さらに、信号源４ｃは各直列共振回路
７₁，７₂の共振周波数に等しい周波数の高周波を出力
し、信号源４ａから出力される制御信号がＨレベルかＬ
レベルかに応じて信号源４ｃの出力周波数が切り換えら
れるようにしてある。つまり、制御信号がＨレベルの期
間には直列共振回路７₁の共振周波数にほぼ等しい高周
波が駆動トランスＴｃに与えられ、コンデンサＣ₁が主
として充電され、制御信号がＬレベルの期間には直列共
振回路７₂の共振周波数にほぼ等しい高周波が駆動トラ
ンスＴｃに与えられ、コンデンサＣ₂が主として充電さ
れる。したがって、制御信号がＨレベルかＬレベルかに
応じて両コンデンサＣ₁，Ｃ₂の両端電圧の大小関係を
逆転させることができ、実施例１、実施例２と同様に、
コンパレータＣＰ₁の出力を制御信号に応じて反転させ
ることができるのである。他の構成および動作は実施例
１、実施例２と同様である。

【００４３】（実施例９）本実施例は、実施例８と同様
に、信号源４ｃとして２種類の周波数の高周波を出力す
るものを用いている。ただし、直列共振回路７₁，７₂
および抵抗Ｒｒ₁，Ｒｒ₂に代えて、一方をインダクタ
Ｌｆ₁とコンデンサＣｆ₁とからなるローパスフィルタ
８₁とし、他方をインダクタＬｆ₂とコンデンサＣｆ₂
とからなるハイパスフィルタ８₁としてある。つまり、
駆動トランスＴｃの分轄された各２次巻線ｎ₂₁，ｎ₂₂の
出力の一方はローパスフィルタ８₁およびダイオードＤ
ｃ₁を通してコンデンサＣｃ₁を充電し、他方はハイパ
スフィルタ８₁およびダイオードＤｃ₂を通してコンデ
ンサＣｃ₂を充電する。ここで、ローパスフィルタ８₁
およびハイパスフィルタ８₂のカットオフ周波数は等し
く、そのカットオフ周波数は信号源４ｃから出力される
高周波の両周波数の間に設定される。

【００４４】したがって、信号源４ａから出力される制
御信号がＨレベルである期間に周波数の低いほうの高周
波を信号源４ｃから出力させれば、ローパスフィルタ８
₁を通過することによってコンデンサＣｃ₁の両端電圧
がコンデンサＣｃ₂の両端電圧よりも高くなり、逆に制
御信号がＬレベルである期間に周波数の高いほうの高周
波を信号源４ｃから出力させることで、コンデンサＣｃ
₁の両端電圧がコンデンサＣｃ₂の両端電圧よりも低く
なるのである。他の構成および動作は実施例３と同様で
ある。

【００４５】（実施例１０）上記各実施例では、インバ
ータ回路２のスイッチング素子ＱとコンパレータＣＰ₁
との間にコンプリメンタリ接続したトランジスタＱａ，
Ｑｂを介在させているが、図１２に示すように、演算増
幅器ＯＰ₁をコンパレータとして用いればトランジスタ
Ｑａ，Ｑｂに相当する出力回路が内蔵されているから、
トランジスタＱａ，Ｑｂを省くことができる。上述した
各実施例のいずれについても本実施例の構成に置換可能
である。

【００４６】（実施例１１）本実施例は、コンパレータ
ＣＰ₁としてオープンコレクタ型の出力回路を持つもの
を用いた例であって、図１３に示すように、コンパレー
タＣＰ₁の出力端にプルアップ抵抗Ｒｐを接続してあ
る。したがって、スイッチング素子Ｑをオンさせる際に
はプルアップ抵抗Ｒｐを通してスイッチング素子Ｑにゲ
ート電圧が印加され、スイッチング素子Ｑをオフにする
際にはコンパレータＣＰ₁に内蔵されたスイッチング素
子がオンになってゲートの残留電荷を抜くのである。実
施例１ないし実施例９のいずれの構成でも本実施例の構
成に置換可能である。

【００４７】（実施例１２）本実施例は、図１４に示す
ように、実施例１１におけるプルアップ抵抗Ｒｐの両端
にトランジスタＱｄのコレクタ−ベースを接続し、トラ
ンジスタＱｄのベース−エミッタ間にダイオードＤｄを
逆方向に接続した構成を有する。また、コンパレータＣ
Ｐ₁の出力端はトランジスタＱｄのベースとダイオード
Ｄｄのカソードとの接続点に接続され、トランジスタＱ
ｄのエミッタとダイオードＤｄのアノードとの接続点を
スイッチング素子Ｑのゲートに接続してある。

【００４８】この構成ではスイッチング素子Ｑをオンに
する際には、トランジスタＱｄが導通してスイッチング
素子Ｑのゲートに供給する電流を実施例１１よりも大き
くすることができるから、スイッチング素子Ｑのオン時
間が実施例１１よりも短縮される。他の構成および動作
は実施例１１と同様であり、実施例１ないし実施例９の
いずれでも本実施例の構成に置換可能である。

【００４９】（実施例１３）本実施例は、図１５に示す
ように、実施例１ないし実施例９で用いているコンパレ
ータＣＰ₁に代えて、コンプリメンタリ接続した一対の
トランジスタＱｅ₁，Ｑｅ₂を用いてコンデンサＣ
ｃ₁，Ｃｃ₂の接続点と抵抗Ｒｃ₁，Ｒｃ₂の接続点と
の電位の大小関係を判定する構成としてある。また、各
トランジスタＱｅ₁，Ｑｅ₂のコレクタには出力用のト
ランジスタＱｆ₁，Ｑｆ₂のベースがそれぞれ接続され
る。トランジスタＱｆ₁，Ｑｆ₂はコンプリメンタリな
ものを用いてあり、コレクタ同士をスイッチング素子Ｑ
のゲートに共通接続している。

【００５０】この構成では、コンデンサＣｃ₁，Ｃｃ₂
の接続点の電位と抵抗Ｒｃ₁，Ｒｃ₂の接続点の電位と
の大小関係に応じてトランジスタＱｅ₁，Ｑｅ₂の一方
がオンになり、オンになったほうのトランジスタＱ
ｅ₁，Ｑｅ₂にベースの接続されているトランジスタＱ
ｆ₁，Ｑｆ₂がオンになる。したがって、実施例１ない
し実施例９と同様に、制御信号がＨレベルかＬレベルか
に応じてスイッチング素子Ｑをオン・オフすることがで
きる。

【００５１】（実施例１４）本実施例は、図１６に示す
ように、ツェナーダイオードＺＤ₁，ＺＤ₂の直列回路
の両端にそれぞれ抵抗Ｒｅ₁，Ｒｅ₂を直列接続した直
列回路をコンデンサＣｃ₁，Ｃｃ₂の直列回路に並列接
続し、両コンデンサＣｃ₁，Ｃｃ₂の接続点と両ツェナ
ーダイオードＺＤ₁，ＺＤ₂の接続点とを共通接続し、
さらに、ツェナーダイオードＺＤ₁，ＺＤ₂と各抵抗Ｒ
ｅ₁，Ｒｅ₂との接続点にトランジスタＱｆ₁，Ｑｆ₂
のベースを接続した構成を有する。トランジスタＱ
ｆ₁，Ｑｆ₂は実施例１３と同様にコンプリメンタリな
ものを用いている。また、両ツェナーダイオードＺ
Ｄ₁，ＺＤ₂のブレークオーバ電圧は等しく設定され
る。

【００５２】この構成では、コンデンサＣｃ₁，Ｃｃ₂
の両端電圧をツェナーダイオードＺＤ₁，ＺＤ₂で検出
している。コンデンサＣｃ₁の両端電圧がツェナーダイ
オードＺＤ₁のブレークオーバ電圧以上になるとトラン
ジスタＱｆ₁がオンになり、コンデンサＣｃ₂の両端電
圧がツェナーダイオードＺＤ₂のブレークオーバ電圧以
上になるとトランジスタＱｆ₂がオンになる。したがっ
て、コンパレータＣＰ₁およびトランジスタＱａ，Ｑｂ
を用いた構成と同様に動作する。また、本実施例の構成
は実施例１ないし実施例９のいずれの構成にも置換可能
である。

【００５３】（実施例１５）実施例１、実施例２などに
おいては、スイッチング素子Ｑを駆動するためのトラン
ジスタＱａ，ＱｂをコンデンサＣｃ₁，Ｃｃ₂の直列回
路の両端電圧を電源として駆動していたが、図１７のよ
うにスイッチング素子Ｑの両端から電源を得るようにし
てもよい。すなわち、限流用の抵抗Ｒｆおよびダイオー
ドＤｆを通して得たスイッング素子Ｑの両端電圧を、ツ
ェナーダイオードＺＤｆにより安定化し、コンデンサＣ
ｇで平滑することにより、コンデンサＣｇの両端電圧を
トランジスタＱａ，Ｑｂの駆動用電源としているのであ
る。他の構成および動作は実施例１、実施例２と同様で
ある。

【００５４】（実施例１６）本実施例は、図１８に示す
ように、実施例１、実施例２などの回路構成において、
１個の駆動トランスＴｃに２個の２次巻線ｎ₂₃，ｎ₂₄を
設け、各２次巻線ｎ ₂₃，ｎ₂₄ごとにドライブ回路５₁，
５₂を設けて各別のスイッチング素子Ｑ₁，Ｑ₂を駆動
するものである。ここにおいて、図１８において実施例
１の各構成と同機能を有するものには、実施例１と同符
号を付した後に１または２の添字を付してある。この構
成では、駆動トランスＴｃの各２次巻線ｎ₂₃，ｎ₂₄は後
段の回路に対して逆極性に接続してある。このことによ
って、スイッング素子Ｑ₁とスイッチング素子Ｑ₂とは
オン・オフのタイミングが逆になるのである。本実施例
の構成では、たとえばハーフブリッジ型のインバータ回
路２の駆動用に用いることができる。また、本実施例の
構成を２組用いればフルブリッジ型のインバータ回路２
を駆動することも可能である。他の構成および動作につ
いては実施例１、実施例２と同様である。

【００５５】（実施例１７）本実施例は、図１９に示す
ように、実施例１、実施例２などの回路構成において、
１個の駆動トランスＴｃに４個の２次巻線ｎ₂₃〜ｎ₂₆を
設け、各２次巻線ｎ₂₃〜ｎ₂₆ごとにドライブ回路５₁〜
５₄を設けて各別のスイッチング素子Ｑ₁〜Ｑ₄を駆動
するものである。つまり、２次巻線ｎ₂₃〜ｎ₂₆は後段の
回路に対して２個ずつが互いに逆極性になる。ここにお
いて、図１９において実施例１の各構成と同機能を有す
るものには、実施例１と同符号を付した後に１ないし４
の添字を付してある。この回路を用いれば、たとえばフ
ルブリッジ型のインバータ回路２を駆動することができ
る。

【００５６】（実施例１８）本実施例は、図２０に示す
ように、実施例１の構成において、抵抗Ｒｃ₂にコンデ
ンサＣｈを並列接続したものである。実施例１で説明し
たように、コンパレータＣＰ₁では非反転入力端への入
力電圧（実施例１では抵抗Ｒｃ₁，Ｒｃ₂の接続点の電
位）と、コンデンサＣｃ₁，Ｃｃ₂の接続点の電位とを
比較しているのであって、コンデンサＣｃ₁，Ｃｃ₂の
接続点の電位はコンデンサＣｃ₂の負極側を基準にとっ
たときのコンデンサＣｃ₂の両端電圧に等しい。この電
圧は図２１（ｆ）に示すように、トランジスタＱｃ₂が
オンになると（図２１（ｄ）参照）ただちにコンデンサ
Ｃｃ₂が充電されるからすぐに立ち上がるが、放電は抵
抗Ｒｃ₁，Ｒｃ₂などを通して行なわれるから、トラン
ジスタＱｃ₂のオフ後の電圧の立ち下がりは緩やかにな
る（図２１（ｃ）に示すトランジスタＱｃ₁のオン・オ
フに対する図２１（ｅ）に示すコンデンサＣｃ₁の両端
電圧も同様）。

【００５７】一方、コンパレータＣＰ₁の非反転入力端
には上記コンデンサＣｈを接続していることによって、
非反転入力端への印加電圧は図２１（ｇ）のように安定
しているから、コンパレータＣＰ₁の出力変化のタイミ
ングを図２１（ｈ）のようにコンデンサＣｃ₂の電圧変
化に応じて設定できることになる。つまり、実施例１７
のように４個のスイッチング素子Ｑ₁〜Ｑ₄を駆動する
場合に、図２２に示すようなタイミングで各スイッチン
グ素子Ｑ₁〜Ｑ₄の動作タイミングをずらすことを要求
されることがあるが、このようなタイミングのずれをコ
ンデンサＣｃ₂の放電特性を適宜設定する（つまり、コ
ンデンサＣｃ₁，Ｃｃ₂の容量、抵抗Ｒｃ₁，Ｒｃ₂の
抵抗値などを変える）ことで容易に実現することができ
る。なお、図２１において、（ａ）は信号源４ｃの出
力、（ｂ）は信号源４ａの出力を示す。

【００５８】（実施例１９）実施例１８においては、コ
ンデンサＣｃ₁，Ｃｃ₂の容量をほぼ等しく設定してい
るが、実施例１の構成において両コンデンサＣｃ₁，Ｃ
ｃ₂の容量に差を持たせる（Ｃｃ₁＜Ｃｃ₂）ことによ
っても各スイッチング素子Ｑ₁〜Ｑ₄の動作タイミング
に図２２のような時間差を設けることができる。

【００５９】すなわち、実施例１８のようなコンデンサ
Ｃｈを用いない構成とすることで、図２３（ｇ）に示す
ように、コンパレータＣＰ₁の非反転入力端への入力に
は変動が生じ、コンデンサＣｃ₁，Ｃｃ₂の容量に差が
あるから、充放電の時間にも差が生じるのであって（図
２１（ｅ）はコンデンサＣｃ₁の両端電圧、図２１
（ｆ）はコンデンサＣｃ₂の両端電圧）、図２３（ｈ）
のようにコンパレータＣＰ₁の立ち上がりと立ち下がり
とは、制御信号（図２３（ｂ）に示す）の立ち上がりと
立ち下がりとに対して、タイミングのずれｔｄ₁，ｔｄ
₂がずれることになる。なお、図２３において、（ａ）
は信号源４ｃの出力、（ｃ）はトランジスタＱｃ₁の動
作、（ｄ）はトランジスタＱｃ₂の動作である。また、
コンデンサＣｃ₁，Ｃｃ₂の容量以外の構成について
は、実施例１と同様である。

【００６０】（実施例２０）本実施例は、実施例１の回
路構成において、抵抗Ｒｃ₁，Ｒｃ₂の抵抗値を異なら
せたものである（Ｒｃ₁＞Ｒｃ₂）。ここで、コンパレ
ータＣＰ₁の非反転入力端への印加電圧は、両コンデン
サＣｃ₁，Ｃｃ₂の両端電圧の加算値の半分であり、理
論的には一定値になるのであるが、実際には図２４
（ｇ）′や図２４（ｇ）に示すように、コンデンサＣｃ
₁，Ｃｃ₂の両端電圧の立ち上がりと立ち下がりとの速
度に差があるから（図２４（ｅ）はコンデンサＣｃ₁の
両端電圧、図２４（ｆ）はコンデンサＣｃ₂の両端電
圧）、制御信号（図２４（ｂ）に示す）がＨレベルとＬ
レベルとで切り換わる際には短時間だけ高くなる。すな
わち、抵抗Ｒｃ₁，Ｒｃ₂の抵抗値が等しいとすれば、
制御信号がＨレベルからＬレベルに変化する際には、コ
ンデンサＣｃ₂の両端電圧がただちに上昇してコンパレ
ータＣＰ₁の出力をＬレベルにする。また、制御信号が
ＬレベルからＨレベルに変化する際には、コンデンサＣ
ｃ₂の両端電圧の立ち下がりは緩やかではあるが、コン
パレータＣＰ₁の非反転入力端の電圧が一時的に上昇す
ることによってコンパレータＣＰ₁の出力は比較的短時
間でＨレベルに立ち上がる。

【００６１】これに対して、本実施例のように抵抗Ｒｃ
₁，Ｒｃ₂の抵抗値に差を設けることによって、コンパ
レータＣＰ₁の非反転入力端への印加電圧が高くなるタ
イミングが図２４（ｇ）のように遅れて、図２４（ｈ）
のようにコンパレータＣＰ₁の出力がＨレベルに立ち上
がる時間に遅れが生じる。このようにして、抵抗Ｒ
ｃ₁，Ｒｃ₂の抵抗値に差を設けることによっても制御
信号の立ち上がり、立ち下がりのタイミングに対して、
コンパレータＣＰ₁の出力の立ち上がり、立ち下がりの
タイミングをずらすことが可能になる。

【００６２】（実施例２１）図１６に示した実施例１４
の構成を採用する場合には、ツェナーダイオードＺ
Ｄ₁，ＺＤ₂のブレークオーバ電圧に差を持たせること
によって、制御信号の反転のタイミングに対してスイッ
チング素子Ｑの反転のタイミングをずらすことが可能で
ある。

【００６３】（実施例２２）本実施例は、図２５に示す
ように、実施例１の構成において、コンデンサＣｃ₁，
Ｃｃ₂の接続点とコンパレータＣＰ₁の反転入力端との
間に、抵抗ＲｋとダイオードＤｋとコンデンサＣｋとか
らなる遅延回路を挿入したものである。抵抗Ｒｋとダイ
オードＤｋとは並列に接続され、ダイオードＤｋのカソ
ードがコンデンサＣｃ₁，Ｃｃ₂の接続点に接続され
る。また、ダイオードＤｋとコンデンサＣｋとの直列回
路がコンデンサＣｃ₂に並列接続される。

【００６４】上述のような遅延回路を設けたことによっ
て、コンデンサＣｃ₂の両端電圧の立ち上がり時にはコ
ンパレータＣＰ₁の反転入力への入力が遅延されること
になり、また、コンデンサＣｃ₂の両端電圧の立ち下が
り時にはダイオードＤｋの存在によって遅延なく立ち下
がることになる。したがって、遅延回路の時定数を適宜
設定することで、制御信号に対してスイッチング素子Ｑ
のオン・オフのタイミングをずらすことができる。他の
構成および動作は実施例１と同様である。

【００６５】（実施例２３）本実施例は図２６に示すよ
うに、図２０に示した実施例１８において、コンパレー
タＣＰ₁の入出力端間に抵抗Ｒｊを挿入したものであっ
て、コンパレータＣＰ₁の動作にヒステリシスを付与し
ているのである。この構成により、入力が多少変動して
もコンパレータＣＰ₁の出力が安定する。他の構成およ
び動作は実施例１８と同様である。

【００６６】上述した各実施例において、インバータ回
路のスイッチング素子Ｑ₁〜Ｑ₄における基準端子（た
とえば、トランジスタではエミッタ、ＦＥＴではソー
ス）をコンデンサＣｃ₁，Ｃｃ₂に対して電位が最低と
なる点に接続しているが、たとえば、実施例１、実施例
２などにおいてコンデンサＣｃ₁，Ｃｃ₂の接続点に基
準端子を接続すれば、スイッチング素子Ｑ₁〜Ｑ₄のオ
フ時に、スイッチング素子Ｑ₁〜Ｑ₄の制御端子（ベー
スないしゲート）の電位を負に設定することも可能であ
る。

【００６７】

【発明の効果】請求項１ないし請求項４の発明は、高周
波の２種類の信号を駆動トランスを通すことによって信
号側とスイッチング素子との絶縁を行ない、かつトラン
スでは高周波を伝達することによって小型のものを用い
ることができるという利点がある。また、２種類の信号
により一対のコンデンサの両端電圧の大小関係を入れ換
えるように充電し、この大小関係に基づく２値信号を発
生させるから、スイッチング素子をオン・オフさせるこ
とができる。しかも、従来構成のように、トランスの２
次巻線に抵抗を介してスイッチング素子を接続するので
はなく、２値信号を発生させてスイッチング素子を駆動
することにより、スイッチング素子を制御する信号の立
ち上がりや立ち下がりを急峻にすることができ、スイッ
チング損失やスイッチング素子へのストレスを低減する
ことができる。しかも、スイッチング素子に対する出力
インピーダンスは回路構成として適宜設定できるから、
スイッチング素子により制御される主回路側からの回り
込みを低減して誤動作の生じにくくすることができると
いう利点がある。

【００６８】請求項５ないし請求項７の発明は、両コン
デンサの両端電圧の大小関係を比較するにあたって、比
較対象となる電圧の時間変化に差を付けることができ、
結果的にスイッチング素子をオン・オフさせるタイミン
グを適宜に設定することが可能になる。すなわち、複数
のスイッチング素子を用いて互いにオン・オフのタイミ
ングをずらすことが要求される場合に、駆動トランスの
１次側の信号を共通にしながらも、駆動トランスの２次
側の調節のみで要求を満たすことができるという利点を
有する。

【００６９】請求項８の発明は、両コンデンサの両端電
圧の差を閾値と比較して２値信号を発生させるから、請
求項１ないし請求項４と同様の効果を奏するとともに、
コンデンサの両端電圧の差と閾値との関係を適宜設定す
ることで、駆動トランスの２次側での調節のみでスイッ
チング素子のオン・オフのタイミングを調節できるとい
う利点がある。

【図面の簡単な説明】

【図１】実施例１の回路図である。

【図２】実施例１の動作説明図である。

【図３】実施例２の回路図である。

【図４】実施例２の動作説明図である。

【図５】実施例３の要部回路図である。

【図６】実施例４の回路図である。

【図７】実施例５の要部回路図である。

【図８】実施例６の要部回路図である。

【図９】実施例７の要部回路図である。

【図１０】実施例８の要部回路図である。

【図１１】実施例９の要部回路図である。

【図１２】実施例１０の要部回路図である。

【図１３】実施例１１の要部回路図である。

【図１４】実施例１２の要部回路図である。

【図１５】実施例１３の要部回路図である。

【図１６】実施例１４の要部回路図である。

【図１７】実施例１５の要部回路図である。

【図１８】実施例１６の回路図である。

【図１９】実施例１７の回路図である。

【図２０】実施例１８の回路図である。

【図２１】実施例１８の動作説明図である。

【図２２】実施例１８の動作説明図である。

【図２３】実施例１９の動作説明図である。

【図２４】実施例２０の動作説明図である。

【図２５】実施例２２の回路図である。

【図２６】実施例２３の要部回路図である。

【図２７】従来例の回路図である。

【図２８】従来例の要部回路図である。

【図２９】他の従来例の回路図である。

【図３０】さらに他の従来例の回路図である。

【符号の説明】

２インバータ回路４制御回路４ａ信号源４ｃ信号源４ｄ₁ アンドゲート４ｄ₂ アンドゲート４ｅ₂ 反転回路Ｃｃ₁ コンデンサＣｃ₂ コンデンサＣＰ₁ コンパレータＤｃ₁ ダイオードＤｃ₂ ダイオードＱスイッチング素子ＱａトランジスタＱｂトランジスタＱｃ₁ トランジスタＱｃ₂ トランジスタＲｃ₁ 抵抗Ｒｃ₂ 抵抗Ｔｃ駆動トランス

Claims

【特許請求の範囲】

【請求項１】少なくとも１個のスイッチング素子を備
え、スイッチング素子のオン・オフにより電源の電力を
変換して出力する電力変換装置に用いられ、スイッチン
グ素子をオン・オフさせるように制御するドライブ回路
において、高周波の２種類の信号を所定周期で切り換え
て発生させる手段と、上記各信号を電気的に絶縁して後
段回路に伝達する駆動トランスと、駆動トランスの２次
側に整流手段を介して接続された一対のコンデンサと、
上記各信号に応じて各コンデンサの両端電圧の大小関係
を入れ換える手段と、両コンデンサの両端電圧の大小関
係の判定結果に応じて２値出力を発生し、この２値出力
によりスイッチング素子を駆動する手段とを備えること
を特徴とする電力変換装置のドライブ回路。
【請求項２】上記２種類の信号は異なる周波数であっ
て、駆動トランスと各コンデンサへの充電経路にはそれ
ぞれ各信号の周波数を共振周波数とする共振回路が挿入
され、各コンデンサの両端電圧の大小関係が信号の周波
数に応じて入れ換えられることを特徴とする請求項１記
載の電力変換装置のドライブ回路。
【請求項３】上記２種類の信号は異なる周波数であっ
て、駆動トランスと各コンデンサへの充電経路にはそれ
ぞれ各信号の周波数の中間の周波数をカットオフ周波数
とするローパスフィルタとハイパスフィルタとの一方が
挿入され、各コンデンサの両端電圧の大小関係が信号の
周波数に応じて入れ換えられることを特徴とする請求項
１記載の電力変換装置のドライブ回路。
【請求項４】駆動トランスは２次巻線を複数個備え、
整流手段を介して接続された一対のコンデンサと、上記
各信号に応じて各コンデンサの両端電圧の大小関係を入
れ換える手段と、両コンデンサの両端電圧の大小関係の
判定結果に応じて２値出力を発生し、この２値出力によ
りスイッチング素子を駆動する手段とを備えることを特
徴とする請求項１記載の電力変換装置のドライブ回路。
【請求項５】両コンデンサの両端電圧の大小関係を判
定する手段の入力部に比較すべき一方の電圧を安定化す
るフィルタ回路を設けたことを特徴とする請求項１ない
し請求項４記載の電力変換装置のドライブ回路。
【請求項６】両コンデンサの容量を異ならせたことを
特徴とする請求項１ないし請求項４記載の電力変換装置
のドライブ回路。
【請求項７】両コンデンサの両端電圧の大小関係を判
定する手段の入力部に比較すべき一方の電圧変化を遅延
させる遅延回路を挿入したことを特徴とする請求項１な
いし請求項４記載の電力変換装置のドライブ回路。
【請求項８】少なくとも１個のスイッチング素子を備
え、スイッチング素子のオン・オフにより電源の電力を
変換して出力する電力変換装置に用いられ、スイッチン
グ素子をオン・オフさせるように制御するドライブ回路
において、高周波の２種類の信号を所定周期で切り換え
て発生させる手段と、上記各信号を電気的に絶縁して後
段回路に伝達する駆動トランスと、駆動トランスの２次
側に整流手段を介して接続された一対のコンデンサと、
上記各信号に応じて各コンデンサの両端電圧の大小関係
を入れ換える手段と、両コンデンサの両端電圧の差を閾
値と比較して２値出力を発生し、この２値出力によりス
イッチング素子を駆動する手段とを備えることを特徴と
する電力変換装置のドライブ回路。