JPH08237047A - 差動振幅検出回路および方法 - Google Patents
差動振幅検出回路および方法Info
- Publication number
- JPH08237047A JPH08237047A JP7339998A JP33999895A JPH08237047A JP H08237047 A JPH08237047 A JP H08237047A JP 7339998 A JP7339998 A JP 7339998A JP 33999895 A JP33999895 A JP 33999895A JP H08237047 A JPH08237047 A JP H08237047A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- peak
- differential
- output
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/02—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/10—Measuring sum, difference or ratio
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 送信線から受信された差動データ信号から差
動オフセット誤差を除去する、差動振幅検出回路および
方法を提供する。 【解決手段】 差動振幅検出回路（１０）は、データ通
信差動信号の正および負成分に、それぞれピーク検出回
路（１２），（２６）を通過させる。ピーク検出電圧
は、保持用コンデンサ（１４），（２８）によって、第
１（１５）および第２（３７）ノードに保持される。電
流負荷（１８），（３０）が、第１および第２ノードか
ら所定の電流を吸い込み、ピーク電圧が保持用コンデン
サによって蓄積されていくのを防止する。ピーク検出電
圧は加算回路（２１）によって加算され、元来送信され
たデータ信号には存在していたＤＣオフセット電圧誤差
のない、信号VOUTを発生する。第１および第２抵抗（３
６，３８）が入力信号から共通モード成分を抽出し、更
にこれをVOUT信号から減算し、誤差のない真のデータ出
力信号VTOを発生する。
動オフセット誤差を除去する、差動振幅検出回路および
方法を提供する。 【解決手段】 差動振幅検出回路（１０）は、データ通
信差動信号の正および負成分に、それぞれピーク検出回
路（１２），（２６）を通過させる。ピーク検出電圧
は、保持用コンデンサ（１４），（２８）によって、第
１（１５）および第２（３７）ノードに保持される。電
流負荷（１８），（３０）が、第１および第２ノードか
ら所定の電流を吸い込み、ピーク電圧が保持用コンデン
サによって蓄積されていくのを防止する。ピーク検出電
圧は加算回路（２１）によって加算され、元来送信され
たデータ信号には存在していたＤＣオフセット電圧誤差
のない、信号VOUTを発生する。第１および第２抵抗（３
６，３８）が入力信号から共通モード成分を抽出し、更
にこれをVOUT信号から減算し、誤差のない真のデータ出
力信号VTOを発生する。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に振幅検出回路
に関し、更に特定すれば、ＤＣオフセットを除去した差
動振幅検出回路に関するものである。
に関し、更に特定すれば、ＤＣオフセットを除去した差
動振幅検出回路に関するものである。
【０００２】
【従来の技術】多くの電子システムでは、信号の振幅を
正確に測定する必要がある場合が多い。振幅情報は多く
の方法において用いることができる。かかる方法の１つ
は、制御ループの調節である。制御ループを調節する
際、精度および共通モードの除去は非常に重要であり、
差動振幅検出技法が用いられる。しかし、差動技法を用
いても、他にも誤差の発生原因となるものがあり得る。
例えば、回路がＡＣに結合されており、それらを通過す
る信号の平衡が取れていない場合、差動オフセット電圧
がその信号に蓄積され得る。このオフセット電圧は、平
衡がとれていない信号が、平均して、一方のレベルにお
いて他方のレベルよりも、長い時間を費やすため、その
結果として生じるものである。
正確に測定する必要がある場合が多い。振幅情報は多く
の方法において用いることができる。かかる方法の１つ
は、制御ループの調節である。制御ループを調節する
際、精度および共通モードの除去は非常に重要であり、
差動振幅検出技法が用いられる。しかし、差動技法を用
いても、他にも誤差の発生原因となるものがあり得る。
例えば、回路がＡＣに結合されており、それらを通過す
る信号の平衡が取れていない場合、差動オフセット電圧
がその信号に蓄積され得る。このオフセット電圧は、平
衡がとれていない信号が、平均して、一方のレベルにお
いて他方のレベルよりも、長い時間を費やすため、その
結果として生じるものである。
【０００３】データ通信システムでは、送信線は、典型
的に、絶縁の目的のために絶縁変圧器を有する受信機に
結合される。データ送信信号が一方の状態において他方
の状態よりも長い時間を費やすコーディング技法では、
絶縁変圧器が飽和電流を発生し、受信機において絶縁変
圧器の二次側にＤＣオフセットが形成される。データ信
号が高である方が低であるよりも長い場合、ＤＣオフセ
ットは差動信号誤差を発生する。過去においては、オフ
セットによる誤差がシステム性能に関わる場合、送信コ
ードの構造を変更する試みがなされた。送信コーディン
グ方式は、データが高状態にある時間を、データが低状
態にある時間と一致させるように設計された。したがっ
て、コーディングのオーバーヘッドに適応させるために
は、システムの送信帯域を拡大しなければならなかっ
た。
的に、絶縁の目的のために絶縁変圧器を有する受信機に
結合される。データ送信信号が一方の状態において他方
の状態よりも長い時間を費やすコーディング技法では、
絶縁変圧器が飽和電流を発生し、受信機において絶縁変
圧器の二次側にＤＣオフセットが形成される。データ信
号が高である方が低であるよりも長い場合、ＤＣオフセ
ットは差動信号誤差を発生する。過去においては、オフ
セットによる誤差がシステム性能に関わる場合、送信コ
ードの構造を変更する試みがなされた。送信コーディン
グ方式は、データが高状態にある時間を、データが低状
態にある時間と一致させるように設計された。したがっ
て、コーディングのオーバーヘッドに適応させるために
は、システムの送信帯域を拡大しなければならなかっ
た。
【０００４】
【発明が解決しようとする課題】したがって、振幅検出
回路に対する従来技術の試みには、オフセット誤差を補
償する機能が欠けていた。
回路に対する従来技術の試みには、オフセット誤差を補
償する機能が欠けていた。
【０００５】このため、検出器は、差動データ信号と差
動オフセット信号との間の区別を行うことができない。
動オフセット信号との間の区別を行うことができない。
【０００６】したがって、送信線の受信側において差動
データ信号から差動オフセットを除去する必要がある。
データ信号から差動オフセットを除去する必要がある。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明は、受信された差動データ信号から差動オ
フセット誤差を除去する差動振幅検出回路を提供する。
この差動振幅検出回路は、差動入力信号の第１成分を受
信するように結合された入力を有し、かつ第１ピーク信
号を発生する出力を有する第１ピーク検出回路と、差動
入力信号の第２成分を受信するように結合された入力を
有し、かつ第２ピーク信号を発生する出力を有する第２
ピーク検出回路と、前記第１ピーク検出回路の出力に結
合された第１電流負荷回路と、前記第２ピーク検出回路
の出力に結合された第２電流負荷回路と、前記第１およ
び第２ピーク信号をそれぞれ受信するように結合された
第１および第２入力を有し、かつ前記差動振幅検出回路
の出力ノードに結合され、前記差動入力信号の振幅を表
す信号を発生する出力を有する加算回路とから成ること
を特徴とする。
めに、本発明は、受信された差動データ信号から差動オ
フセット誤差を除去する差動振幅検出回路を提供する。
この差動振幅検出回路は、差動入力信号の第１成分を受
信するように結合された入力を有し、かつ第１ピーク信
号を発生する出力を有する第１ピーク検出回路と、差動
入力信号の第２成分を受信するように結合された入力を
有し、かつ第２ピーク信号を発生する出力を有する第２
ピーク検出回路と、前記第１ピーク検出回路の出力に結
合された第１電流負荷回路と、前記第２ピーク検出回路
の出力に結合された第２電流負荷回路と、前記第１およ
び第２ピーク信号をそれぞれ受信するように結合された
第１および第２入力を有し、かつ前記差動振幅検出回路
の出力ノードに結合され、前記差動入力信号の振幅を表
す信号を発生する出力を有する加算回路とから成ること
を特徴とする。
【０００８】また、別の形態では、本発明は差動振幅を
検出する方法も提供する。この方法は、差動入力信号の
第１成分の第１ピーク振幅を記憶する段階と、前記差動
入力信号の第２成分の第２ピーク振幅を記憶する段階
と、前記第１ピーク振幅を第１レートで減衰させる段階
と、前記第２ピーク振幅を第２レートで減衰させる段階
と、前記第１および第２ピーク振幅を加算し、前記差動
入力信号の振幅を表わす信号を発生する段階とから成る
ことを特徴とする。
検出する方法も提供する。この方法は、差動入力信号の
第１成分の第１ピーク振幅を記憶する段階と、前記差動
入力信号の第２成分の第２ピーク振幅を記憶する段階
と、前記第１ピーク振幅を第１レートで減衰させる段階
と、前記第２ピーク振幅を第２レートで減衰させる段階
と、前記第１および第２ピーク振幅を加算し、前記差動
入力信号の振幅を表わす信号を発生する段階とから成る
ことを特徴とする。
【０００９】
【実施例】図１を参照すると、差動振幅検出回路１０
は、信号VIN+およびVIN-を受ける。信号VIN+およびVIN-
は、入力された差動信号のシングル・エンド成分であ
る。VIN+信号はピーク検出回路１２の入力に印加され
る。ピーク検出回路１２は、その出力に、VIN+信号のピ
ーク信号VPEAK+を発生する。保持用コンデンサ１４が、
ピーク検出回路１２の出力のノード１５と、接地電位で
動作する電源導体１６との間に結合されている。電流負
荷回路１８は、ノード１５から電源導体１６への電流I
LOADを吸い込む。VPEAK+信号は、バッファ増幅器２０の
非反転入力に印加される。バッファ増幅器２０は、電圧
ホロワとして構成され、バッファ増幅器２０の出力はそ
の反転入力に結合されている。バッファ増幅器２０の出
力は、抵抗２２を介して、出力ノード２４に結合されて
いる。VIN-信号はピーク検出回路２６の入力に印加さ
れ、ピーク検出回路２６はその出力にVIN-信号のピーク
信号VPEAK-を発生する。保持用コンデンサ２８が、ピー
ク検出回路２６の出力のノード２９と電源導体１６との
間に結合されている。電流負荷回路３０が、ノード２９
から電源導体１６への電流ILOADを吸い込む。VPEAK-信
号は、バッファ増幅器３２の非反転入力に印加される。
バッファ増幅器３２は、電圧ホロワとして構成され、バ
ッファ増幅器３２の出力はその反転入力に結合されてい
る。バッファ増幅器３２の出力は、抵抗３４を通じて、
出力ノード２４に結合されている。加算回路２１は、バ
ッファ増幅器２０，３２、抵抗２２，３４、および出力
ノード２４を含む。
は、信号VIN+およびVIN-を受ける。信号VIN+およびVIN-
は、入力された差動信号のシングル・エンド成分であ
る。VIN+信号はピーク検出回路１２の入力に印加され
る。ピーク検出回路１２は、その出力に、VIN+信号のピ
ーク信号VPEAK+を発生する。保持用コンデンサ１４が、
ピーク検出回路１２の出力のノード１５と、接地電位で
動作する電源導体１６との間に結合されている。電流負
荷回路１８は、ノード１５から電源導体１６への電流I
LOADを吸い込む。VPEAK+信号は、バッファ増幅器２０の
非反転入力に印加される。バッファ増幅器２０は、電圧
ホロワとして構成され、バッファ増幅器２０の出力はそ
の反転入力に結合されている。バッファ増幅器２０の出
力は、抵抗２２を介して、出力ノード２４に結合されて
いる。VIN-信号はピーク検出回路２６の入力に印加さ
れ、ピーク検出回路２６はその出力にVIN-信号のピーク
信号VPEAK-を発生する。保持用コンデンサ２８が、ピー
ク検出回路２６の出力のノード２９と電源導体１６との
間に結合されている。電流負荷回路３０が、ノード２９
から電源導体１６への電流ILOADを吸い込む。VPEAK-信
号は、バッファ増幅器３２の非反転入力に印加される。
バッファ増幅器３２は、電圧ホロワとして構成され、バ
ッファ増幅器３２の出力はその反転入力に結合されてい
る。バッファ増幅器３２の出力は、抵抗３４を通じて、
出力ノード２４に結合されている。加算回路２１は、バ
ッファ増幅器２０，３２、抵抗２２，３４、および出力
ノード２４を含む。
【００１０】ピーク検出回路１２，２６の入力は、それ
ぞれ抵抗３６，３８を介して、共に結合されている。抵
抗３６，３８の相互接続部のノード３７は、バッファ増
幅器４０の非反転入力に結合されている。バッファ増幅
器４０は、電圧ホロワとして構成され、その出力はそれ
自体の反転入力に結合されている。バッファ増幅器４０
の出力は、ノード２３において、VIN+およびVIN-の共通
モード電圧成分VCMを発生する。
ぞれ抵抗３６，３８を介して、共に結合されている。抵
抗３６，３８の相互接続部のノード３７は、バッファ増
幅器４０の非反転入力に結合されている。バッファ増幅
器４０は、電圧ホロワとして構成され、その出力はそれ
自体の反転入力に結合されている。バッファ増幅器４０
の出力は、ノード２３において、VIN+およびVIN-の共通
モード電圧成分VCMを発生する。
【００１１】減算回路５０は、増幅器５２および抵抗５
４，５６，５８，６０を含む。抵抗５４はノード２３と
ノード５５との間に結合されている。増幅器５２の出力
は、ノード６２において、抵抗５８に結合されている。
ノード６２に現れる信号VTOは、差動振幅検出回路１０
の差動データ入力信号を正しく表わすものである。VTO
は、差動入力電圧のオフセット誤差電圧と共通モード成
分とを除外した結果得られた信号である。増幅器５２の
出力は、抵抗５８を介して、増幅器５２の負入力ノード
５５にフィードバックされる。増幅器５２の負入力は、
抵抗５４を介して、バッファ増幅器４０の出力VCMにも
ノード２３において結合されている。増幅器５２の正入
力と抵抗６０とは、ノード５７に結合されている。ま
た、抵抗６０は電源導体１６にも結合されている。ノー
ド２４における出力VOUTは、抵抗５６を介して、増幅器
５２の正入力に結合されている。
４，５６，５８，６０を含む。抵抗５４はノード２３と
ノード５５との間に結合されている。増幅器５２の出力
は、ノード６２において、抵抗５８に結合されている。
ノード６２に現れる信号VTOは、差動振幅検出回路１０
の差動データ入力信号を正しく表わすものである。VTO
は、差動入力電圧のオフセット誤差電圧と共通モード成
分とを除外した結果得られた信号である。増幅器５２の
出力は、抵抗５８を介して、増幅器５２の負入力ノード
５５にフィードバックされる。増幅器５２の負入力は、
抵抗５４を介して、バッファ増幅器４０の出力VCMにも
ノード２３において結合されている。増幅器５２の正入
力と抵抗６０とは、ノード５７に結合されている。ま
た、抵抗６０は電源導体１６にも結合されている。ノー
ド２４における出力VOUTは、抵抗５６を介して、増幅器
５２の正入力に結合されている。
【００１２】差動振幅検出回路１０の動作は、以下のよ
うに進展する。ピーク検出回路１２はVIN+信号を受ける
ように結合されている。VIN+信号は、差動入力信号の正
のシングル・エンド成分である。VIN+信号は、共通モー
ド入力信号、入来するデータ信号および対応するオフセ
ット信号の和である。ピーク検出回路１２からのVPEAK+
信号は、保持用コンデンサ１４上に蓄積される。電流負
荷回路１８を追加することにより、VIN+信号に含まれる
オフセット成分のいかなる低下でも、VPEAK+によって追
跡することができる。電流負荷回路１８は、定電流源、
可変電流源、または抵抗とすることができる。バッファ
増幅器３２は、抵抗２２によって追加された負荷からの
VPEAK+信号をバッファするために設けられている。
うに進展する。ピーク検出回路１２はVIN+信号を受ける
ように結合されている。VIN+信号は、差動入力信号の正
のシングル・エンド成分である。VIN+信号は、共通モー
ド入力信号、入来するデータ信号および対応するオフセ
ット信号の和である。ピーク検出回路１２からのVPEAK+
信号は、保持用コンデンサ１４上に蓄積される。電流負
荷回路１８を追加することにより、VIN+信号に含まれる
オフセット成分のいかなる低下でも、VPEAK+によって追
跡することができる。電流負荷回路１８は、定電流源、
可変電流源、または抵抗とすることができる。バッファ
増幅器３２は、抵抗２２によって追加された負荷からの
VPEAK+信号をバッファするために設けられている。
【００１３】ピーク検出回路２６は、VIN-信号を受ける
ように結合されている。VIN-信号は、共通モード入力信
号、入来するデータ信号および対応するオフセット信号
の和である。ピーク検出回路２６からのVPEAK-信号は、
保持用コンデンサ２８上に蓄積される。電流負荷回路３
０を追加することにより、VIN-信号に含まれるオフセッ
ト成分のいかなる低下でも、VPEAK-によって追跡するこ
とができる。電流負荷回路３０は、定電流源、可変電流
源、または抵抗とすることができる。バッファ増幅器２
０は、抵抗３４によって追加された負荷からのVPEAK-信
号をバッファするために設けられている。
ように結合されている。VIN-信号は、共通モード入力信
号、入来するデータ信号および対応するオフセット信号
の和である。ピーク検出回路２６からのVPEAK-信号は、
保持用コンデンサ２８上に蓄積される。電流負荷回路３
０を追加することにより、VIN-信号に含まれるオフセッ
ト成分のいかなる低下でも、VPEAK-によって追跡するこ
とができる。電流負荷回路３０は、定電流源、可変電流
源、または抵抗とすることができる。バッファ増幅器２
０は、抵抗３４によって追加された負荷からのVPEAK-信
号をバッファするために設けられている。
【００１４】加算回路２１は、バッファ増幅器２０，３
２、および抵抗２２，３４を含む。バッファ増幅器２
０，３２の出力信号は、それぞれ抵抗２２，３４を介し
て加算され、出力ノード２４に信号VOUTを生成する。V
OUTは加算回路２１の出力である。
２、および抵抗２２，３４を含む。バッファ増幅器２
０，３２の出力信号は、それぞれ抵抗２２，３４を介し
て加算され、出力ノード２４に信号VOUTを生成する。V
OUTは加算回路２１の出力である。
【００１５】差動増幅検出回路１０への入力信号VIN+，
VIN-は、それぞれ抵抗３６，３８を通じて、加算され
る。得られた信号は、バッファ増幅器４０によってバッ
ファされ、ノード２３に信号VCMを生成する。VCMは、結
果的に得られた、入力VIN+，VIN-の共通モード成分信号
である。
VIN-は、それぞれ抵抗３６，３８を通じて、加算され
る。得られた信号は、バッファ増幅器４０によってバッ
ファされ、ノード２３に信号VCMを生成する。VCMは、結
果的に得られた、入力VIN+，VIN-の共通モード成分信号
である。
【００１６】本発明の特徴として、VPEAK+のオフセット
成分は、VPEAK-に現れるオフセット成分と等しく、極性
が反対であることがあげられる。したがって、バッファ
増幅器２０の出力がバッファ増幅器３２の出力に加算さ
れると、VIN+およびVIN-のオフセット成分が、出力ノー
ド２４のVOUTでは相殺されることになる。しかしなが
ら、得られる信号VOUTも、共通モード電圧の元からの成
分を含んでいる。
成分は、VPEAK-に現れるオフセット成分と等しく、極性
が反対であることがあげられる。したがって、バッファ
増幅器２０の出力がバッファ増幅器３２の出力に加算さ
れると、VIN+およびVIN-のオフセット成分が、出力ノー
ド２４のVOUTでは相殺されることになる。しかしなが
ら、得られる信号VOUTも、共通モード電圧の元からの成
分を含んでいる。
【００１７】共通モード電圧の成分は、VCMに現れる信
号をVOUTに現れる信号から減算することによって、VOUT
から除去することができる。得られた信号VTOは、元の
データ入力信号の所望の信号振幅のみを含むことにな
る。
号をVOUTに現れる信号から減算することによって、VOUT
から除去することができる。得られた信号VTOは、元の
データ入力信号の所望の信号振幅のみを含むことにな
る。
【００１８】図１の差動振幅検出回路１０の動作は、以
下のように数学的に表現することができる。まず、VIN+
およびVIN-は、以下の式で表すことができる。 VIN+ = VCM + VSIGNAL - VOFFSET (l) VIN- = VCM - VSIGNAL + VOFFSET (2) ここで、VCMは、入力された信号の共通モード成分であ
り、VSIGNALは、入力された信号の真のデータ部分であ
り、VOFFSETは、入力された信号のオフセット誤差成分
である。VOFFSETは、送信コーディング技法、送信媒
体、および受信結合媒体によって生じる誤差電圧であ
る。
下のように数学的に表現することができる。まず、VIN+
およびVIN-は、以下の式で表すことができる。 VIN+ = VCM + VSIGNAL - VOFFSET (l) VIN- = VCM - VSIGNAL + VOFFSET (2) ここで、VCMは、入力された信号の共通モード成分であ
り、VSIGNALは、入力された信号の真のデータ部分であ
り、VOFFSETは、入力された信号のオフセット誤差成分
である。VOFFSETは、送信コーディング技法、送信媒
体、および受信結合媒体によって生じる誤差電圧であ
る。
【００１９】図１では、VPEAK+およびVPEAK-は、以下の
式で表わすことができる。 VPEAK+ = Peak (VCM + VSIGNAL - VOFFSET) (3) VPEAK- = Peak (VCM - VSIGNAL + VOFFSET) (4) ここで、Peak()関数は、VIN+およびVIN-のピーク値を決
定する。
式で表わすことができる。 VPEAK+ = Peak (VCM + VSIGNAL - VOFFSET) (3) VPEAK- = Peak (VCM - VSIGNAL + VOFFSET) (4) ここで、Peak()関数は、VIN+およびVIN-のピーク値を決
定する。
【００２０】加算回路２１は、以下のように、VPEAK+お
よびVPEAK-に作用する。 VOUT = (VPEAK+ + VPEAK-)/2 (5) 式（３），（４）を式（５）に代入することによって、
以下の式が得られる。 VOUT = (Peak (VCM + VSIGNAL - VOFFSET) + Peak (VCM - VSIGNAL + VOFFSET)) / 2 (6) 更に、式（６）を簡略化することによって、以下の式が
得られる。 VOUT = VCM + Peak (VSIGNAL) (7) VOUTの共通モード成分信号VCMは、減算回路５０によっ
て除去することができる。減算回路５０では、差動入力
信号の共通モード成分は、ノード５５において、増幅器
５２の負入力に、印加される。ノード２４における出力
信号VOUTは、差動信号の真のデータ信号と共通モード成
分との和であり、ノード５７において、増幅器５２の正
入力に供給される。抵抗５４，５６，５８，６０のフィ
ードバック構成は、ノード２３のVCM信号がVOUTから減
算され、元々送信されたデータ信号の正確な表現がノー
ド６２に得られるように調整される。式（７）からわか
るように、オフセット誤差電圧は、差動振幅検出回路１
０によって除去されている。 VOUTにおいてオフセット
電圧誤差を完全に相殺するためには、保持用コンデンサ
１４と電流負荷回路１８との組み合わせにおける電圧の
時間的変化、および保持用コンデンサ２８と電流負荷回
路３０との組み合わせにおける電圧の時間的変化が、差
動入力信号のオフセット電圧の時間的変化と等しいか、
これより大きくなければならない。加えて、ピーク検出
回路１２およびピーク検出回路２６は、各ピーク検出回
路１２，２６が入力差動信号を追跡するのに適した帯域
を有するように選択しなければならない。コンデンサ１
４，２８、電流負荷回路１８，３０、抵抗３６，３８、
および抵抗２２，３４をそれぞれ一致させれば、差動振
幅検出回路１０においてオフセットを除去するという特
徴を、更に改良するように作用することになる。
よびVPEAK-に作用する。 VOUT = (VPEAK+ + VPEAK-)/2 (5) 式（３），（４）を式（５）に代入することによって、
以下の式が得られる。 VOUT = (Peak (VCM + VSIGNAL - VOFFSET) + Peak (VCM - VSIGNAL + VOFFSET)) / 2 (6) 更に、式（６）を簡略化することによって、以下の式が
得られる。 VOUT = VCM + Peak (VSIGNAL) (7) VOUTの共通モード成分信号VCMは、減算回路５０によっ
て除去することができる。減算回路５０では、差動入力
信号の共通モード成分は、ノード５５において、増幅器
５２の負入力に、印加される。ノード２４における出力
信号VOUTは、差動信号の真のデータ信号と共通モード成
分との和であり、ノード５７において、増幅器５２の正
入力に供給される。抵抗５４，５６，５８，６０のフィ
ードバック構成は、ノード２３のVCM信号がVOUTから減
算され、元々送信されたデータ信号の正確な表現がノー
ド６２に得られるように調整される。式（７）からわか
るように、オフセット誤差電圧は、差動振幅検出回路１
０によって除去されている。 VOUTにおいてオフセット
電圧誤差を完全に相殺するためには、保持用コンデンサ
１４と電流負荷回路１８との組み合わせにおける電圧の
時間的変化、および保持用コンデンサ２８と電流負荷回
路３０との組み合わせにおける電圧の時間的変化が、差
動入力信号のオフセット電圧の時間的変化と等しいか、
これより大きくなければならない。加えて、ピーク検出
回路１２およびピーク検出回路２６は、各ピーク検出回
路１２，２６が入力差動信号を追跡するのに適した帯域
を有するように選択しなければならない。コンデンサ１
４，２８、電流負荷回路１８，３０、抵抗３６，３８、
および抵抗２２，３４をそれぞれ一致させれば、差動振
幅検出回路１０においてオフセットを除去するという特
徴を、更に改良するように作用することになる。
【００２１】以上の説明から、本発明は、送信線から受
信された差動データ信号から差動オフセット誤差を除去
する、回路および方法を提供することが認められよう。
差動データ信号のシングル・エンド正成分および負成分
が、並列のピーク検出経路によって相殺される。ピーク
検出器の出力には、電流負荷が設けられ、ピーク検出器
の出力における電圧の蓄積を防止することによって、検
出されたピーク電圧を正確に表わすことができる。検出
されたピーク電圧は加算回路に入力され、データ送信媒
体の影響によって発生したオフセット成分が相殺され
る。
信された差動データ信号から差動オフセット誤差を除去
する、回路および方法を提供することが認められよう。
差動データ信号のシングル・エンド正成分および負成分
が、並列のピーク検出経路によって相殺される。ピーク
検出器の出力には、電流負荷が設けられ、ピーク検出器
の出力における電圧の蓄積を防止することによって、検
出されたピーク電圧を正確に表わすことができる。検出
されたピーク電圧は加算回路に入力され、データ送信媒
体の影響によって発生したオフセット成分が相殺され
る。
【００２２】本発明の他の利点として、差動信号から当
該差動信号の共通モード成分を分離する回路が設けられ
ていることがあげられる。加算されたピーク電圧信号か
ら共通モード成分を減算することによって、元の送信デ
ータ信号から誤差を除去した複製を発生することができ
る。
該差動信号の共通モード成分を分離する回路が設けられ
ていることがあげられる。加算されたピーク電圧信号か
ら共通モード成分を減算することによって、元の送信デ
ータ信号から誤差を除去した複製を発生することができ
る。
【００２３】本発明の具体的な実施例について示しかつ
説明したが、それ以外の変更や改善も当業者には想起さ
れよう。したがって、本発明はここに示した特定の形態
に限定される訳ではないことは理解すべきであり、本発
明の精神および範囲から逸脱しない全ての変更は、特許
請求の範囲に含まれることを意図するものである。
説明したが、それ以外の変更や改善も当業者には想起さ
れよう。したがって、本発明はここに示した特定の形態
に限定される訳ではないことは理解すべきであり、本発
明の精神および範囲から逸脱しない全ての変更は、特許
請求の範囲に含まれることを意図するものである。
【図１】差動振幅検出回路を示す図。
１０ 差動振幅検出回路 １２，２６ ピーク検出回路 １４，２８ 保持用コンデンサ １６ 電源導体 １８，３０ 電流負荷回路 ２０，３２，４０ バッファ増幅器 ２２，３４，３６, ３８ 抵抗 ５０ 減算回路 ５２ 増幅器 ５４，５６，５８，６０ 抵抗
Claims (3)
- 【請求項１】差動振幅検出回路であって：差動入力信号
の第１成分を受信するように結合された入力を有し、か
つ第１ピーク信号を発生する出力を有する第１ピーク検
出回路（１２）；前記差動入力信号の第２成分を受信す
るように結合された入力を有し、かつ第２ピーク信号を
発生する出力を有する第２ピーク検出回路（２６）；前
記第１ピーク検出回路の出力に結合された第１電流負荷
回路（１８）；前記第２ピーク検出回路の出力に結合さ
れた第２電流負荷回路（３０）；および前記第１および
第２ピーク信号をそれぞれ受信するように結合された第
１および第２入力を有し、かつ前記差動振幅検出回路の
出力ノードに結合され、前記差動入力信号の振幅を表す
信号を発生する出力を有する加算回路（２１）；から成
ることを特徴とする差動振幅検出回路。 - 【請求項２】差動振幅を検出する方法であって：差動入
力信号の第１成分の第１ピーク振幅を記憶する段階；前
記差動入力信号の第２成分の第２ピーク振幅を記憶する
段階；前記第１ピーク振幅を第１レートで減衰させる段
階；前記第２ピーク振幅を第２レートで減衰させる段
階；および前記第１および第２ピーク振幅を加算し、前
記差動入力信号の振幅を表わす信号を発生する段階；か
ら成ることを特徴とする方法。 - 【請求項３】差動振幅検出回路であって：差動入力信号
の第１成分を受信するように結合された入力を有し、か
つ第１ピーク信号を発生する出力を有する第１ピーク検
出回路（１２）；前記第１ピーク検出回路の出力に結合
された第１保持用コンデンサ（１４）；前記第１ピーク
検出回路の出力に結合された第１電流負荷回路（１
８）；前記第１ピーク信号を受信するように結合された
入力を有し、かつ出力を有する第１バッファ増幅器（２
０）；前記第１バッファ増幅器の出力と第１出力ノード
との間に結合された第１抵抗（２２）；前記差動入力信
号の第２成分を受信するように結合された入力を有し、
かつ第２ピーク信号を発生する出力を有する第２ピーク
検出回路（２６）；前記第２ピーク検出回路の出力に結
合された第２保持用コンデンサ（２８）；前記第２ピー
ク検出回路の出力に結合された第２電流負荷回路（３
０）；前記第２ピーク信号を受信するように結合された
入力を有し、かつ出力を有する第２バッファ増幅器（３
２）；および前記第２バッファ増幅器の出力と前記第１
出力ノードとの間に結合された第２抵抗（３４）；から
成ることを特徴とする差動振幅検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US349331 | 1994-12-05 | ||
| US08/349,331 US5491434A (en) | 1994-12-05 | 1994-12-05 | Circuit and method of differential amplitude detection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237047A true JPH08237047A (ja) | 1996-09-13 |
Family
ID=23371926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7339998A Pending JPH08237047A (ja) | 1994-12-05 | 1995-12-04 | 差動振幅検出回路および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5491434A (ja) |
| JP (1) | JPH08237047A (ja) |
| KR (1) | KR960027629A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548452A (en) * | 1994-12-15 | 1996-08-20 | International Business Machines Corporation | Quad burst servo demodulator with adjustable slew rate for hard disk drives |
| EP0727897B1 (de) * | 1995-02-16 | 2006-05-31 | Texas Instruments Deutschland Gmbh | Schaltungsanordnung für den Empfang eines in Form einer Spannungspegeländerung über einen Bus übertragenen Signals |
| US5631584A (en) * | 1995-09-29 | 1997-05-20 | Dallas Semiconductor Corporation | Differential cross coupled peak detector |
| EP0798732B1 (en) * | 1996-03-29 | 2003-02-05 | STMicroelectronics S.r.l. | Gain modulated sense amplifier, particularly for memory devices |
| US5821795A (en) * | 1997-02-11 | 1998-10-13 | International Business Machines Corporation | Circuit for cancelling the DC offset in a differential analog front end of a read channel |
| JP3053006B2 (ja) * | 1997-07-15 | 2000-06-19 | 日本電気株式会社 | フィルタ回路 |
| TW427051B (en) * | 1998-01-15 | 2001-03-21 | Koninkl Philips Electronics Nv | Peak detection apparatus |
| US6300804B1 (en) * | 2000-02-09 | 2001-10-09 | Teradyne, Inc. | Differential comparator with dispersion reduction circuitry |
| US6614269B1 (en) * | 2002-08-13 | 2003-09-02 | Lsi Logic Corporation | Integrated polyphase amplitude detector |
| US7224739B2 (en) * | 2002-08-21 | 2007-05-29 | Intel Corporation | Controlled frequency signals |
| US7158594B2 (en) * | 2002-08-21 | 2007-01-02 | Intel Corporation | Receivers for controlled frequency signals |
| US7379511B2 (en) * | 2003-06-30 | 2008-05-27 | Intel Corporation | Method for reducing DC offset error for single ended and differential signals |
| US7305023B2 (en) * | 2003-07-23 | 2007-12-04 | Intel Corporation | Receivers for cycle encoded signals |
| US7308025B2 (en) | 2003-07-23 | 2007-12-11 | Intel Corporation | Transmitters providing cycle encoded signals |
| US7161392B2 (en) * | 2004-06-23 | 2007-01-09 | Teradyne, Inc. | Comparator feedback peak detector |
| US7135892B2 (en) * | 2004-06-29 | 2006-11-14 | Hewlett-Packard Development Company, L.P. | Peak detector systems and methods with leakage compensation |
| US7348808B2 (en) * | 2005-04-27 | 2008-03-25 | Pmc-Sierra, Inc. | Method and apparatus for detection of high-speed electrical signals |
| ITTO20060515A1 (it) * | 2006-07-14 | 2008-01-15 | St Microelectronics Srl | "dispositivo per rivelare il valore di picco di un segnale" |
| JP5133589B2 (ja) * | 2007-04-26 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5202119B2 (ja) * | 2008-06-11 | 2013-06-05 | 株式会社ケーヒン | 多出力判定回路 |
| JP2011193054A (ja) * | 2010-03-11 | 2011-09-29 | Fujitsu Ltd | 電源装置及び電源装置制御方法 |
| US8791691B2 (en) * | 2011-03-24 | 2014-07-29 | Lsi Corporation | Fully differential signal peak detection architecture |
| CN104655905B (zh) * | 2013-11-25 | 2017-11-17 | 珠海格力节能环保制冷技术研究中心有限公司 | 相关正弦信号检测方法及装置 |
| US9729132B1 (en) * | 2016-07-28 | 2017-08-08 | Nxp B.V. | Precise signal swing squelch detector |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4459699A (en) * | 1981-10-02 | 1984-07-10 | National Semiconductor Corporation | Differential sample and hold coupling circuit |
| US4613769A (en) * | 1984-08-13 | 1986-09-23 | National Semiconductor Corporation | Direct current coupled peak to peak detector circuit |
| US4631737A (en) * | 1984-12-06 | 1986-12-23 | Motorola, Inc. | Self biasing direct coupled data limiter |
| US4698523A (en) * | 1985-11-01 | 1987-10-06 | Advanced Micro Devices, Inc. | Servo data demodulator |
| US4985683A (en) * | 1988-03-24 | 1991-01-15 | The Perkin-Elmer Corporation | Circuitry for measuring phase difference between two oscillatory signals |
| US5253249A (en) * | 1989-06-29 | 1993-10-12 | Digital Equipment Corporation | Bidirectional transceiver for high speed data system |
| US4994692A (en) * | 1989-11-15 | 1991-02-19 | Amp Incorporated | Quantizer system |
| US5305350A (en) * | 1990-06-08 | 1994-04-19 | Chipcom Corporation | Multimedia high speed network |
| US5303266A (en) * | 1990-06-08 | 1994-04-12 | Chipcom Corporation | Multimedia high speed network |
| JPH0821906B2 (ja) * | 1990-07-03 | 1996-03-04 | 株式会社東芝 | 光受信回路 |
| JP2593106B2 (ja) * | 1990-10-18 | 1997-03-26 | 菊水電子工業株式会社 | 入力信号の最大値最小値検出装置 |
| US5120995A (en) * | 1991-05-29 | 1992-06-09 | Motorola, Inc. | Switched peak detector |
| JPH05347645A (ja) * | 1992-06-15 | 1993-12-27 | Sony Corp | 受信装置 |
| JP2598913Y2 (ja) * | 1992-07-27 | 1999-08-23 | ミツミ電機株式会社 | データスライサ |
| US5371763A (en) * | 1992-11-13 | 1994-12-06 | At&T Corp. | Packet mode digital data receiver |
| US5381052A (en) * | 1993-07-06 | 1995-01-10 | Digital Equipment Corporation | Peak detector circuit and application in a fiber optic receiver |
-
1994
- 1994-12-05 US US08/349,331 patent/US5491434A/en not_active Expired - Fee Related
-
1995
- 1995-11-24 KR KR1019950043463A patent/KR960027629A/ko active IP Right Grant
- 1995-12-04 JP JP7339998A patent/JPH08237047A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR960027629A (ko) | 1996-07-22 |
| US5491434A (en) | 1996-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08237047A (ja) | 差動振幅検出回路および方法 | |
| US7994863B2 (en) | Electronic system having common mode voltage range enhancement | |
| US20050116773A1 (en) | Amplifier system with current-mode servo feedback | |
| EP0357294A2 (en) | Compensation circuit for nullifying differential offset voltage and regulating common mode voltage of differential signals | |
| EP0439299A2 (en) | A circuit for suppressing additive disturbances in data channels | |
| TW312875B (en) | DC restoration circuit for multi-level transmission signals | |
| JPH01280998A (ja) | インピーダンス補償回路 | |
| JPH0697786A (ja) | 雑音除去装置 | |
| US20040012439A1 (en) | Amplifier having multiple offset-compensation paths and related sysems and methods | |
| JP2655130B2 (ja) | ディジタル受信回路 | |
| EP1145426B1 (en) | Data pulse receiver | |
| JPS6253967B2 (ja) | ||
| JP4103157B2 (ja) | 振幅検出回路および等化回路 | |
| US6304396B1 (en) | Arrangement for reading information from a magnetic record carrier | |
| US6552615B1 (en) | Method and system for compensation of low-frequency photodiode current in a transimpedance amplifier | |
| US20070236220A1 (en) | Apparatus to receive signals from electromagnetic coupler | |
| EP1478991B1 (en) | Power supply rejection circuit for capacitively-stored reference voltages | |
| JP2004242328A (ja) | プログラマブル・ゲイン増幅器を利用した信号の測定 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP4946353B2 (ja) | オフセット・キャンセル回路及びオフセット・キャンセル方法 | |
| JPH06224712A (ja) | ２進信号用信号再生器 | |
| JP2001267854A (ja) | 光受信装置 | |
| KR20090075544A (ko) | 입력 신호 레벨 검출 장치 및 방법 | |
| JP2574540B2 (ja) | データインターフェイス装置 | |
| JP2000332835A (ja) | 等化増幅・識別再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040824 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040827 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |