JP2000332835A

JP2000332835A - 等化増幅・識別再生回路

Info

Publication number: JP2000332835A
Application number: JP11136938A
Authority: JP
Inventors: Minoru Okamoto; 稔岡本
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1999-05-18
Filing date: 1999-05-18
Publication date: 2000-11-30

Abstract

(57)【要約】【課題】しきい値電圧の最適点への調整時間を削減す
ると共に、識別再生回路の識別入力感度を向上させる。【解決手段】高周波信号を増幅して等化信号を出力す
る等化増幅部１６と、等化増幅部１６より出力された等
化信号をＤフリップフロップ３により入力して信号を再
生する識別再生部１８と、等化増幅部１６から出力され
る等化信号をリミット整形した後、識別再生部１８のＤ
フリップフロップの入力を差動化させる波形整形部１７
と有している。波形整形部１７は、等化信号入力を波形
整形するスライスアンプ２と、スライスアンプ２の正相
信号、逆相信号をＤフリップフロップ３に差動入力する
と共に、正相信号、逆相信号のそれぞれのピーク値を検
出するピーク整流回路５ｂと、それぞれのピーク値の差
をもとにして直流的な電位のオフセットをキャンセルす
るオフセット補償回路７ｂとにより構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
関し、特にバイポーラトランジスタを用いたＩＣ（集積
回路）に適用して、さらにはディジタル光通信システム
用の光受信器における等化増幅・識別再生回路に関す
る。

【０００２】

【従来の技術】一般に、ディジタル光通信システム用の
光受信器は、図７のように構成される。すなわち、光入
力信号を電流に変換する光受光素子２０１と、光受光素
子２０１の出力電流を電圧信号に変換する前置増幅回路
２０２と、前置増幅回路２０２の出力電圧信号を一定振
幅まで増幅する等化増幅回路２０３と、等化増幅回路２
０３の出力信号からタイミング成分を抽出してクロック
信号を発生するタイミング回路２０４と、等化増幅回路
２０３の出力信号をタイミング回路２０４の出力クロッ
ク信号に基づいて”１”または”０”に識別する識別再
生回路２０５とにより構成される。

【０００３】ここで、等化増幅回路２０３と識別再生回
路２０５は、個別の集積回路での接続点における信号波
形劣化を抑圧するために同一の集積回路上で集積化され
る。この同一の集積回路上で集積化される等化増幅回路
２０３と識別再生回路２０５とによる構成を等化増幅・
識別再生回路と称する。この種の方式に関するものとし
て、例えば、畠山真他 ”２．４Ｇｂ／ｓ光通信用Ｓ
ｉ−ＢＩＰＬＳＩチップセット” 電子情報通信学会
研究会報告ＩＣＤ９１−９０がある。

【０００４】図８は、従来の等化増幅・識別再生回路の
構成図である。図８に示す等化増幅・識別再生回路に
は、信号源３１５、等化増幅部３１６、識別再生部３１
８、平均値回路３１９を含んで構成されている。従来の
等化増幅・識別再生回路では、識別再生部３１８（Ｄフ
リップフロップ３０３）に対して、等化増幅部３１６か
らの出力をもとにして平均値回路３１９で生成されるし
きい値電圧が入力される。しきい値電圧は、平均値回路
３１９の後段において、外部端子３２０からの入力によ
って識別再生部３１８における識別の最適点に調整され
る。

【０００５】等化増幅部３１６は、利得制御機能とオフ
セット補償機能を有している。図８に示すように、等化
増幅部３１６には、差動増幅アンプ３０１が設けられ
る。差動増幅アンプ３０１の一方の入力端は、コンデン
サＣ１を介して信号源３１５と接続される。また、差動
増幅アンプ３０１の一方の入力端は抵抗Ｒ４、及びボン
ディングワイヤまたはリード端子（Ｌ１）で接続された
コンデンサＣ２を介して終端され、他方の入力端は抵抗
Ｒ５、及びボンディングワイヤまたはリード端子（Ｌ
２）で接続されたコンデンサＣ３を介して終端される。
差動増幅アンプ３０１は、２系統で入力される信号を増
幅し、それぞれのチャンネルに接続されたピーク整流回
路３０５に出力する。

【０００６】ピーク整流回路３０５は、各高周波信号の
ピーク値を検出し、検出信号ｐｏ１、ｐｏ２を出力す
る。ピーク整流回路３０５の２つの出力端には、平均値
回路３１３が接続される。平均値回路３１３は、ピーク
整流回路３０５の２つの出力端を直列に接続する抵抗Ｒ
１，Ｒ２により構成され、ピーク整流回路３０５から出
力される検出信号ｐｏ１、ｐｏ２の平均値を検出して利
得制御回路３０６に出力する。利得制御回路３０６は、
平均値回路３１３から出力される検出信号ｐｏ１、ｐｏ
２の平均値と、利得制御回路３０６の基準電圧との差を
とり、その出力を差動増幅アンプ３０１の制御端子に帰
還させる。この利得制御機能により、差動増幅アンプ３
０１は、入力信号の振幅値に対応して利得を変化させ、
差動増幅アンプ３０１の出力端に接続された等化増幅部
３１６の等化出力端子３０８，３０９に一定振幅の信号
を出力すると共に、識別再生部３１８（Ｄフリップフロ
ップ３０３）の入力振幅を一定に保ち符号誤り率の劣化
を防いでいる。

【０００７】また、ピーク整流回路３０５の２つの出力
端には、オフセット補償回路３０７が接続される。オフ
セット補償回路３０７は、ピーク整流回路３０５から出
力される検出信号ｐｏ１、ｐｏ２の差を検出し、その出
力の一方を抵抗Ｒ３，Ｒ４を介し、他方を抵抗Ｒ５を介
して、それぞれ差動増幅アンプ３０１の入力端に帰還さ
せる。差動増幅アンプ３０１の入力端に帰還されたオフ
セット補償回路３０７の出力は、オフセット補償に用い
られる。

【０００８】平均値回路３１９は、差動増幅アンプ３０
１の正相出力、及び正相出力と逆相出力とを抵抗Ｒ６，
Ｒ７で接続する構成であり、識別再生部３１８に供給さ
れるしきい値電圧を生成する。

【０００９】識別再生部３１８は、Ｄフリップフロップ
３０３と出力アンプ３０４で構成される。Ｄフリップフ
ロップ３０３は、平均値回路３１９から供給されるしき
い値電圧を入力し、外部端子３１２から入力されるクロ
ック信号に基づいて”１”または”０”の信号を出力す
る。出力アンプ３０４は、Ｄフリップフロップ３０３か
らの出力を増幅して、出力データ（再生信号）としてデ
ータ信号出力端子３１０，３１１から出力する。

【００１０】図６は、等化増幅部３１６のピーク整流回
路３０５における検出信号ｐｏ１、ｐｏ２の関係を示し
た図である。差動増幅アンプ３０１にオフセットがない
場合、両検出信号ｐｏ１、ｐｏ２は位相は異なるがその
値は同じになる。しかし、差動増幅アンプ３０１にオフ
セットがある場合、検出した検出信号ｐｏ１、ｐｏ２の
値が変化する。その結果、図６に破線で示すように、検
出信号ｐｏ１、ｐｏ２は実際の信号ピーク値とは異なっ
たものとなる。そのため、オフセット補償回路３０７で
検出信号ｐｏ１、ｐｏ２の差分を検出し、差動増幅アン
プ３０１の入力段に帰還してオフセット補償を行ってい
る。このオフセット補償機能により、識別再生部３１８
のＤフリップフロップ３０３の入力信号は、差動増幅ア
ンプ３０１の正相出力、逆相出力の平均から生成してい
るしきい値電圧に対して常に中心に設定され、識別の最
適点となる。

【００１１】他に識別再生回路のしきい値を最適化する
方法として、図９に示すような識別再生回路の構成があ
る。図９に示す識別再生回路は、特開昭５７−１０１４
４６号公報における図１に開示されたものであって、２
つのしきい値電圧を用いることで、符号誤りの検出時間
を短縮するようにしている。この識別再生回路におい
て、光受光部（ＡＰＤ）５０１からの入力信号は、自動
利得調整増幅器５０２を通して第１と第２の識別再生回
路の識別部５０３，５０４に供給される。識別部５０３
のしきい値はＶｓに設定され、識別部５０４のしきい値
はある低い雑音レベルで誤りパルスが所定値となるよう
に実験的に求めた値Ｖｍに設定される。識別部５０３，
５０４の出力はそれぞれのしきい値Ｖｓ、Ｖｍに応じて
再生部のＤフリップフロップＤ−Ｆ／Ｆ１、Ｄ−Ｆ／Ｆ
２を介して排他的論理回路５０５で比較される。比較信
号はパルス幅拡張回路５０６と低域濾波器５０７を介し
て差動増幅器５０８に入力される。これにより、識別部
５０４の入力となるしきい値Ｖは雑音の大きさに逆比例
し、これを端子５１２に信号対雑音比検出信号を取り出
す。この検出信号により、符号誤りを検出すると共にし
きい値Ｖｓを最適点に調整を行う。

【００１２】

【発明が解決しようとする課題】このような等化増幅・
識別再生回路を含む光受信器では、再生受信信号の符号
誤り率の劣化を低減することが要点となる。

【００１３】図８に示す従来の等化増幅・識別再生回路
では、しきい値を等化増幅部３１６の出力の正相信号、
及び逆相信号の平均値により生成している。この場合、
光入力信号における雑音劣化、あるいは干渉劣化などの
要因でしきい値の最適値は変動する。このため、固定設
定値であるしきい値が最適値からずれた場合、識別再生
部３１８における再生信号の符号誤り率は増大する。ま
た、電源電圧、環境温度等の変動によるしきい値電圧に
ずれが生じ、そのずれを補償する外付け回路が必要とな
り、その調整には膨大な時間が掛かるという問題があ
る。

【００１４】また、従来の等化増幅・識別再生回路の差
動増幅アンプ３０１では、オフセット補償や利得制御を
行う帰還回路が差動増幅アンプ３０１の入力段に直接接
続されているため、差動増幅アンプ３０１の周波数特性
が、帰還回路に外部接続される回路素子等の影響を受け
ることになる。

【００１５】以上のことについて、図８を参照しながら
具体的に説明する。図８に示すように、差動増幅アンプ
３０１の入力段は、抵抗Ｒ３、Ｒ４、Ｒ５、及び、ボン
ディングワイヤまたはリード端子で接続されたコンデン
サＣ２、Ｃ３を介して終端されている。抵抗Ｒ４の値
は、信号源３１５の内部抵抗Ｒ６の値と等しくすること
で、差動増幅アンプ３０１の入力段で反射が起きないよ
うにマッチングをとっている。例えば、信号源３１５の
内部抵抗Ｒ６が５０Ωの場合は、抵抗Ｒ４は５０Ωとな
る。

【００１６】コンデンサＣ２、Ｃ３は、回路時定数の調
整用のものであるが、入力信号が高周波になるにつれて
インピーダンスが低くなる。そのため、コンデンサＣ
２、Ｃ３を接続するためのボンディングワイヤ等に寄生
するインピーダンスが、入力信号の高周波域では、寄生
インダクタンスＬ１、Ｌ２として影響し、差動増幅アン
プ３０１に寄生する微少な入力容量とで共振回路が形成
されてしまう。つまり、等化増幅部３１６では、高周波
域で入力段に共振回路が付加された状態となり、図２の
周波数特性図中の（１）に示すように高周波域において
持ち上がりが生じていた。

【００１７】ここで、周波数特性の波形応答への影響を
説明する。一般に、パルスは多くの周波数成分を含んで
おり、各成分の周波数をもつ正弦波、および、余弦波の
重ね合わせで表すことができる。例えば、周期Ｔの繰り
返しをもつ波形ｇ（ｔ）は、−Ｔ／２≦ｔ≦Ｔ／２の期
間を考えたとき、数式１及び数式２のようなフーリエ級
数に展開できる。

【００１８】

【数１】ここで、数式１の各係数は、数式２のようになる。

【数２】

【００１９】数式１及び数式２において、Ａ０を直流成
分、Ａ１、Ｂ１を基本波成分、Ａｎ、Ｂｎ（ｎ≧２）を
ｎ次高調波成分という。

【００２０】ランダムな信号が入力される等化増幅部３
１６では、上記した高周波域での持ち上がりにより、入
力パルス系列の各周波数成分で増幅する利得が異なり出
力振幅に差が生じる。例えば、図３（１）に示す入力信
号波の波形に対して、等化増幅部３１６の波形は、図３
（２）で見られるような出力振幅に差が生じたものとな
る。さらに、”１”または”０”が連続するパルス系列
では、立ち上がり部にリンギングを伴うオーバーシュー
ト、立ち下がり部ではアンダーシュートが生じる。この
リンギングはインダクタンスを含む回路の特有な現象で
ある。

【００２１】一般に、有限な周波数帯域をもつ系または
等化増幅部３１６での持ち上がりや凸凹などの周波数偏
差により、パルス波形はパルス幅の広がり、リンギング
等で隣接するパルス相互が重なり合い、符号間干渉が生
じる。図４（１）には入力信号、（２）には等化増幅部
３１６のアイパターンの波形を示している。なお、アイ
パターンは、ランダムな信号に対して、この符号間干渉
の大きさを把握するために使用されるもので、所定の信
号周期で起こりうるすべてのパルス波形を重ね合わせて
表示したものである。

【００２２】符号間干渉が存在しない代表的な周波数特
性Ｒ（ｆ）に余弦ロールオフ特性があり、数式３で与え
られている。

【００２３】

【数３】

【００２４】図１０には、余弦ロールオフ特性をもつ周
波数特性、図１１には余弦ロールオフ特性をもつ波形応
答の波形をそれぞれ示している。

【００２５】等化増幅部３１６における周波数特性を、
上記数式３または図１０に示す周波数特性となるように
実現することは、一般には困難であり誤差が生じる。そ
の結果、符号間干渉が残留してしまう。この残留する符
号間干渉や周波数特性の偏差による符号間干渉は、識別
再生部３１８における識別判定において等価的に信号の
ピーク値を減少させることになり誤り率を劣化させる。

【００２６】さらに、識別再生回路のしきい値を最適化
する他の方法として、特開昭５７−１０１４４６号公報
に記載されているように、２値のしきい値電圧による識
別で最適値を設定する技術があるが、この場合、しきい
値調整機能の他、２値の識別回路による回路規模の増大
を招いて、光受信回路の消費電力の増大、及び、実験値
Ｖｍを求める時間を要する等の問題が生じてしまう。

【００２７】そこで本発明は、しきい値電圧の最適点へ
の調整時間を削減すると共に、識別再生回路の識別入力
感度を向上できる等化増幅・識別再生回路を提供するこ
とを目的とする。

【００２８】

【課題を解決するための手段】この発明の第１の観点に
かかる等化増幅・識別再生回路は、高周波信号を増幅し
て等化信号を出力する等化増幅手段と、前記等化増幅手
段より出力された等化信号をＤフリップフロップにより
入力して信号を再生する識別再生手段と、前記等化増幅
手段から出力される等化信号をリミット整形した後、前
記識別再生手段のＤフリップフロップの入力を差動化さ
せる波形整形手段とを具備したことを特徴とする。

【００２９】また、前記波形整形手段は、等化信号入力
を波形整形して、正相信号、逆相信号を前記識別再生手
段のＤフリップフロップに差動入力するスライスアンプ
と、前記スライスアンプの正相信号、逆相信号のそれぞ
れのピーク値を検出するピーク検出回路と、前記ピーク
検出回路により検出されたそれぞれのピーク値の差をも
とにして直流的な電位のオフセットをキャンセルするオ
フセット補償回路とにより構成されたことを特徴とす
る。

【００３０】上述した構成によれば、等化増幅・識別回
路を半導体集積回路で実現する際、等化増幅部の出力信
号をリミット整形した後、識別再生回路のＤフリップフ
ロップの入力を差動化することで、しきい値電圧の調整
回路が不要となり、しきい値電圧の最適点への調整時間
を削減するという目的が達成される。さらに、等化増幅
部、及び、波形整形部の出力オフセットを補償すること
で識別入力感度の向上が図られる。

【００３１】この発明の第２の観点にかかる等化増幅・
識別再生回路は、高周波信号を差動増幅する差動増幅回
路と、前記差動増幅回路の出力信号をリミットする波形
整形回路の差動出力をＤフリップフロップに縦続し、前
記波形整形回路のオフセット量を検出するオフセット補
償回路を含むオフセット補償帰還回路とを備え、前記オ
フセット補償帰還回路は、前記オフセット補償回路の出
力信号を前記オフセット量を低減させるための信号に変
換して前記波形整形回路に帰還させることを特徴とす
る。

【００３２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の等化増幅
・識別再生回路の一実施形態を表す構成図である。

【００３３】本実施形態の等化増幅・識別再生回路は、
等化増幅部１６の差動出力を波形整形部１７に接続し、
さらに波形整形部１７の差動出力を識別再生部１８に接
続した構成として示している。

【００３４】等化増幅部１６は、差動増幅アンプ１、ピ
ーク整流回路５ａ、ピーク整流回路５ａの出力信号の平
均値回路１３、利得制御回路６、オフセット補償回路７
ａ、帰還用抵抗Ｒ３、Ｒ５、時定数調整用外付け容量Ｃ
２、Ｃ３、入力信号源のインピーダンスマッチング用抵
抗Ｒ４で構成されている。

【００３５】等化増幅部１６は、利得制御機能とオフセ
ット補償機能を有している。図１に示すように、等化増
幅部１６には、差動増幅アンプ１が設けられる。差動増
幅アンプ１の一方の入力端は、コンデンサＣ１を介して
信号源１５と接続される。また、差動増幅アンプ１の一
方の入力端は抵抗Ｒ４、及びボンディングワイヤまたは
リード端子（Ｌ１）で接続されたコンデンサＣ２を介し
て終端され、他方の入力端は抵抗Ｒ５、及びボンディン
グワイヤまたはリード端子（Ｌ２）で接続されたコンデ
ンサＣ３を介して終端される。差動増幅アンプ１は、２
系統で入力される信号を増幅し、それぞれのチャンネル
に接続されたピーク整流回路５ａに出力する。

【００３６】ピーク整流回路５ａは、各高周波信号のピ
ーク値を検出し、検出信号ｐｏ１、ｐｏ２を出力する。
ピーク整流回路５ａの２つの出力端には、平均値回路１
３が接続される。平均値回路１３は、ピーク整流回路５
ａの２つの出力端を直列に接続する抵抗Ｒ１，Ｒ２によ
り構成され、ピーク整流回路５ａから出力される検出信
号ｐｏ１、ｐｏ２の平均値を検出して利得制御回路６に
出力する。利得制御回路６は、平均値回路１３から出力
される検出信号ｐｏ１、ｐｏ２の平均値と、利得制御回
路６の基準電圧との差をとり、その出力を差動増幅アン
プ１の制御端子に帰還させる。この利得制御機能によ
り、差動増幅アンプ１は、入力信号の振幅値に対応して
利得を変化させ、差動増幅アンプ１の出力端に接続され
た等化増幅部１６の等化信号出力端子８，９に一定振幅
の信号を出力すると共に、識別再生部１８（Ｄフリップ
フロップ３）の入力振幅を一定に保ち符号誤り率の劣化
を防いでいる。

【００３７】また、ピーク整流回路５ａの２つの出力端
には、オフセット補償回路７ａが接続される。オフセッ
ト補償回路７ａは、ピーク整流回路５ａから出力される
検出信号ｐｏ１、ｐｏ２の差を検出し、その出力の一方
を抵抗Ｒ３，Ｒ４を介し、他方を抵抗Ｒ５を介して、そ
れぞれ差動増幅アンプ１の入力端に帰還させる。差動増
幅アンプ１の入力端に帰還されたオフセット補償回路７
ａの出力は、オフセット補償に用いられる。

【００３８】波形整形部１７は、スライスアンプ２、ピ
ーク整流回路５ｂ、オフセット補償回路７ｂで構成され
ている。

【００３９】スライスアンプ２は、等化増幅部１６の差
動増幅アンプ１から出力される等化信号入力を波形整形
して出力するもので、高利得のアンプで構成される。ス
ライスアンプ２の正相信号、逆相信号は、識別再生部１
８のＤフリップフロップ３に差動入力される。

【００４０】ピーク整流回路５ｂ（ピーク検出回路）
は、スライスアンプ２の正相信号、逆相信号のそれぞれ
のピーク値を検出し、その検出信号ＳＯ１，ＳＯ２をオ
フセット補償回路７ｂに出力する。

【００４１】オフセット補償回路７ｂは、ピーク整流回
路５ｂからの検出信号ＳＯ１，ＳＯ２に基づいて、検出
されたそれぞれのピーク値の差をもとにして直流的な電
位のオフセットをキャンセルする。すなわち、オフセッ
ト補償回路７ｂの出力信号をスライスアンプ２のオフセ
ット量を低減させるための信号に変換してスライスアン
プ２に帰還させる。

【００４２】識別再生部１８は、Ｄフリップフロップ３
と出力アンプ４で構成され、外部端子１２からクロック
信号が入力されている。Ｄフリップフロップ３は、波形
整形部１７によって等化増幅部１６の出力信号がリミッ
ト整形された後、差動化された信号を入力し、外部端子
１２から入力されるクロック信号に基づいて”１”また
は”０”の信号を出力する。出力アンプ４は、Ｄフリッ
プフロップ３からの出力を増幅して、出力データ（再生
信号）としてデータ信号出力端子１０，１１から出力す
る。

【００４３】次に、本実施形態における等化増幅・識別
再生回路の動作について説明する。

【００４４】まず、識別再生部３１８における入力波形
整形について説明する。

【００４５】図２は、本実施形態による等化増幅・識別
再生回路の各部の周波数特性を比較した図である。図２
中の（１）は本実施形態による差動増幅アンプ１、つま
り等化増幅部１６の周波数特性、（２）は本実施形態に
よるスライスアンプ２、つまり波形整形部１７の周波数
特性を示している。図２（２）に示すように、本実施形
態の波形整形部１７では、等化増幅部１６で見られる高
周波域での持ち上がりを吸収している。

【００４６】また、図３には、図２に示す周波数特性に
対応する波形応答を表し、図４には、図２に示す周波数
特性に対応するアイパターンを表している。図３、４に
おける（１）は入力信号、（２）は等化増幅部１６、
（３）は波形整形部１７の波形を示している。

【００４７】等化増幅部１６では、図３（２）に示すよ
うに、高周波域での持ち上がりにより、各パルス列で振
幅の差が生じ、またリンギングによるオーバーシュー
ト、アンダーシュートにより、図４（２）のアイパター
ンに示すように波形の頂部、底部、及び立ち上がり、立
ち下がりでジッタが生じている。

【００４８】波形整形部１７では、図３，４（３）に示
すように、スライスアンプ２による波形整形により、頂
部、及び底部でのジッタを抑圧し、かつ、立ち上がり時
間、立ち下がり時間を小さくしてアイパターンでのアイ
開口を広げている。

【００４９】次に、波形整形部１７を設けることにより
実現される識別入力感度向上について説明する。

【００５０】図５は、本実施形態における識別再生部１
８の入力波形（図５（１）（２））と、従来の等化増幅
・識別再生回路における識別再生部３１８（図８）の入
力波形（図５（３））とを比較した図である。

【００５１】従来の識別再生部３１８では、入力信号に
対してしきい値電圧ＶＴＨで識別しているため、入力信
号”１”、”０”に対する識別幅はしきい値電圧ＶＴＨ
からの幅であるΔＶである。

【００５２】これに対し、本実施形態の識別再生部１８
では、入力の正相信号（例えば図５（１）に示すＤＡＴ
Ａ）に対して逆相信号（例えば図５（２）に示すＤＡＴ
ＡＢ）で識別しているため、正相入力信号”１”、”
０”に対する識別幅は２ΔＶとなり、従来の識別幅の２
倍となる。従って、識別の誤りが発生しにくくなり識別
入力感度向上が図られる。

【００５３】次に、波形整形部１７を設けることによ
り、しきい値電圧調整を不要にすることについて説明す
る。

【００５４】本実施形態における波形整形部１７では、
スライスアンプ２の出力とＤフリップフロップ３の入力
を差動で接続することで、しきい電圧調整回路を不要に
している。しかし、スライスアンプ２は、高利得のアン
プで構成するため、入力に微小なオフセットがある場
合、出力には利得倍のオフセットが生じ、識別幅の低下
が生じる。

【００５５】そこで、本実施形態では、等化増幅部１６
のピーク整流回路５ａとオフセット補償回路７ａで等化
出力のオフセットを補償している。同様に、波形整形部
１７のピーク整流回路５ｂとオフセット補償回路７ｂで
リミット整形出力のオフセットを補償する。

【００５６】等化増幅部１６のピーク整流回路５ａは、
差動増幅アンプ１の差動出力のそれぞれのチャンネルに
接続され、各々の信号のピーク値を検出する。図６のよ
うに差動増幅アンプ１の出力にオフセットがある場合、
ピーク整流回路５ａによる検出信号ＰＯ１、ＰＯ２に電
位差が生じ、オフセット補償回路７ａの出力値が、各検
出信号ＰＯ１、ＰＯ２が等しくなる方向に帰還がかか
る。同様に、波形整形部１７のピーク整流回路５ｂによ
る検出信号ＳＯ１、ＳＯ２もオフセット補償回路７ｂに
よりオフセット補償を行い、各検出信号ＳＯ１、ＳＯ２
が等しくなる方向に帰還がかかる。このようにして、波
形整形部１７を設けることで、しきい値電圧調整を不要
にして、しきい値電圧の調整時間を削除することができ
る。

【００５７】

【発明の効果】以上の説明から明らかなように本発明に
よれば、識別再生回路のしきい値電圧の外部調整が不要
になり、しきい値電圧の調整時間が削減される。また、
半導体集積回路の簡単な回路構成で等化波形、及びリミ
ット整形波形のオフセットが無くなり、識別再生回路の
識別入力感度を向上できるという特有の効果がある。

【図面の簡単な説明】

【図１】本発明の一実施形態による等化増幅・識別再生
回路のブロック図である。

【図２】本実施形態の各部の周波数特性を比較した図で
ある。

【図３】本実施形態の各部の時間による波形応答を比較
した図である。

【図４】本実施形態の各部のアイパターンによる波形応
答を比較した図である。

【図５】本実施形態の識別再生部の入力波形を従来との
比較で示した図である。

【図６】ピーク整流回路の検出信号ｐｏ１、ｐｏ２を表
した図である。

【図７】光受信回路を示すブロック図である。

【図８】従来の等化増幅・識別再生回路のブロック図で
ある。

【図９】従来の２値のしきい値電圧による信号対雑音比
検出回路の一例を示したブロック図である。

【図１０】余弦ロールオフ特性をもつ周波数特性を表し
た図である。

【図１１】余弦ロールオフ特性をもつ波形応答を表した
図である。

【符号の説明】

１差動増幅アンプ２スライスアンプ３Ｄフリップフロップ４出力アンプ５ａ，５ｂピーク整流回路６利得制御回路７ａ，７ｂオフセット補償回路８，９等化信号出力端子１０，１１データ信号出力端子１２クロック信号入力端子１３平均値回路１５高周波信号の信号源１６等化増幅部１７波形整形部１８識別再生部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｂ 10/06

Claims

【特許請求の範囲】

【請求項１】高周波信号を増幅して等化信号を出力する
等化増幅手段と、前記等化増幅手段より出力された等化信号をＤフリップ
フロップにより入力して信号を再生する識別再生手段
と、前記等化増幅手段から出力される等化信号をリミット整
形した後、前記識別再生手段のＤフリップフロップの入
力を差動化させる波形整形手段とを具備したことを特徴
とする等化増幅・識別再生回路。
【請求項２】前記波形整形手段は、等化信号入力を波形整形して、正相信号、逆相信号を前
記識別再生手段のＤフリップフロップに差動入力するス
ライスアンプと、前記スライスアンプの正相信号、逆相信号のそれぞれの
ピーク値を検出するピーク検出回路と、前記ピーク検出回路により検出されたそれぞれのピーク
値の差をもとにして直流的な電位のオフセットをキャン
セルするオフセット補償回路とにより構成されたことを
特徴とする請求項１に記載の等化増幅・識別再生回路。
【請求項３】高周波信号を差動増幅する差動増幅回路
と、前記差動増幅回路の出力信号をリミットする波形整形回
路の差動出力をＤフリップフロップに縦続し、前記波形
整形回路のオフセット量を検出するオフセット補償回路
を含むオフセット補償帰還回路とを備え、前記オフセット補償帰還回路は、前記オフセット補償回
路の出力信号を前記オフセット量を低減させるための信
号に変換して前記波形整形回路に帰還させることを特徴
とする等化増幅・識別再生回路。