JPH0822875A - Ic socket - Google Patents
Ic socketInfo
- Publication number
- JPH0822875A JPH0822875A JP6175972A JP17597294A JPH0822875A JP H0822875 A JPH0822875 A JP H0822875A JP 6175972 A JP6175972 A JP 6175972A JP 17597294 A JP17597294 A JP 17597294A JP H0822875 A JPH0822875 A JP H0822875A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- socket
- board
- lead
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の電気的試
験の際に用いられるICソケットに係り、特に、外部接
続用リードを用いずに回路基板等に実装されるベアチッ
プの検査に最適なICソケットに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC socket used in an electrical test of a semiconductor device, and is particularly suitable for inspecting a bare chip mounted on a circuit board or the like without using external connection leads. Regarding IC socket.
【0002】[0002]
【従来の技術】半導体装置を回路基板等に実装する方法
の一つとして、リードフレームやTAB等による外部接
続用リードを用いずに、半導体チップの電極部に形成さ
れた半田等のバンプを介して回路基板等に接続する、い
わゆるフリップチップ実装が知られている。なお、この
ような方法で実装される半導体チップは、通常、ベアチ
ップと称されている。2. Description of the Related Art As one of the methods for mounting a semiconductor device on a circuit board or the like, without using an external connection lead such as a lead frame or TAB, a bump such as a solder formed on an electrode portion of a semiconductor chip is used. A so-called flip-chip mounting is known, in which a chip is connected to a circuit board or the like. A semiconductor chip mounted by such a method is usually called a bare chip.
【0003】一方、半導体チップは、通常、その製造工
程中或いは最終工程で、いわゆるバーインテストという
電気的試験が、全品または所定の抜取り品に対して行わ
れている。On the other hand, semiconductor chips are usually subjected to an electrical test, a so-called burn-in test, during the manufacturing process or in the final process for all products or predetermined products.
【0004】従来、上述したようなベアチップを検査す
る際には、図8(a)に示すように、バーインテスト用
配線基板31上に配線基板32を実装し、この配線基板
32の配線パターン33にベアチップ36をその半田バ
ンプ37により実装するようにしている。Conventionally, when inspecting a bare chip as described above, as shown in FIG. 8A, a wiring board 32 is mounted on a wiring board 31 for burn-in test, and a wiring pattern 33 of this wiring board 32 is mounted. The bare chip 36 is mounted by the solder bumps 37.
【0005】或いは、図8(b)に示すように、バーイ
ンテスト用配線基板31上にコネクタ38を実装すると
共に、配線基板32の配線パターン33にベアチップ3
6を上述と同様に半田バンプ37により実装し、配線基
板32を押圧して配線パターン33をコネクタ38の端
子に接続するようにしている。Alternatively, as shown in FIG. 8B, the connector 38 is mounted on the burn-in test wiring board 31 and the bare chip 3 is formed on the wiring pattern 33 of the wiring board 32.
6 is mounted by the solder bumps 37 in the same manner as described above, and the wiring board 32 is pressed to connect the wiring pattern 33 to the terminals of the connector 38.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上述し
たような従来のベアチップの検査においては、ベアチッ
プ36を半田バンプ37を介して配線基板32の配線パ
ターン33に仮接続するため、試験後、半田を溶融して
からベアチップ36を取外し、良品のベアチップ36に
新たなバンプを再度形成する必要がある。このため、バ
ンプ形成の再処理時における不良の確認を行うことがで
きず、また、検査工程ひいては製造工程が煩雑になる等
の問題があった。However, in the conventional bare chip inspection as described above, since the bare chip 36 is temporarily connected to the wiring pattern 33 of the wiring substrate 32 via the solder bumps 37, solder is not applied after the test. After melting, it is necessary to remove the bare chip 36 and re-form a new bump on the non-defective bare chip 36. For this reason, there is a problem that it is not possible to confirm a defect at the time of reprocessing the bump formation, and the inspection process and the manufacturing process are complicated.
【0007】そこで本発明は、半導体チップの電気的試
験の際に、半導体チップの電極部をバンプを介して検査
用基板に仮接続する必要がないICソケットを提供する
ことを目的とする。Therefore, an object of the present invention is to provide an IC socket in which it is not necessary to temporarily connect the electrode portion of the semiconductor chip to the inspection substrate via the bump during the electrical test of the semiconductor chip.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明によるICソケットは、検査すべき半導体チ
ップの電極部に対応して導電性突状体が配列され、か
つ、その導電性突状体に接続された引き出し配線を有す
る接続用基板を備えたものである。In order to achieve the above object, in an IC socket according to the present invention, conductive projections are arranged corresponding to the electrode portions of a semiconductor chip to be inspected, and the conductivity of the conductive projections is arranged. It is provided with a connecting substrate having a lead wire connected to the projecting body.
【0009】なお、前記接続用基板の導電性突状体は金
属球であることが好ましい。The conductive protrusions of the connection board are preferably metal spheres.
【0010】また、前記接続用基板の引き出し配線はソ
ケット本体の外部コネクタ端子に圧接されているとよ
い。Further, it is preferable that the lead-out wiring of the connection board is pressed against the external connector terminal of the socket body.
【0011】さらに、前記接続用基板の引き出し配線と
ソケット本体の外部コネクタ端子とは可撓性を有する配
線基板を介して接続されていてもよい。Further, the lead-out wiring of the connection board and the external connector terminal of the socket body may be connected via a flexible wiring board.
【0012】[0012]
【作用】上記のように構成された本発明のICソケット
によれば、接続用基板に配列された導電性突状体が半導
体チップの電極部に接触され、接続用基板に設けられて
導電性突状体に接続された引き出し配線が、例えばソケ
ット本体の外部コネクタ端子に圧接或いは可撓性を有す
る配線基板を介して接続される。これにより、半導体チ
ップの電極部を半田等のバンプを介して検査用基板に仮
接続することなく、半導体チップの電極部から外部コネ
クタ端子への電気的導通が得られる。従って、試験後に
おける半田の溶融や良品チップへのバンプの再形成等が
不要になる。According to the IC socket of the present invention configured as described above, the conductive protrusions arranged on the connection board are brought into contact with the electrode portions of the semiconductor chip and are provided on the connection board to be electrically conductive. The lead-out wiring connected to the projecting body is connected to, for example, an external connector terminal of the socket body via a wiring board having pressure contact or flexibility. As a result, electrical connection from the electrode portion of the semiconductor chip to the external connector terminal can be obtained without temporarily connecting the electrode portion of the semiconductor chip to the inspection substrate via the bump such as solder. Therefore, it is not necessary to melt the solder or re-form bumps on the non-defective chip after the test.
【0013】[0013]
【実施例】以下、本発明によるICソケットの実施例に
ついて、図1〜図7を参照して説明する。Embodiments of the IC socket according to the present invention will be described below with reference to FIGS.
【0014】まず、図1は第1実施例におけるICソケ
ットの断面図である。このICソケット1は、ソケット
本体2と、このソケット本体2に対して開閉自在の蓋体
3と、蓋体3を閉蓋状態でロックするロック片4とによ
って構成されている。ソケット本体2には基板ホルダ5
が上下方向に摺動自在に嵌合され、その基板ホルダ5に
接続用基板6が保持されている。First, FIG. 1 is a sectional view of an IC socket according to the first embodiment. The IC socket 1 includes a socket body 2, a lid body 3 that can be opened and closed with respect to the socket body 2, and a lock piece 4 that locks the lid body 3 in a closed lid state. Substrate holder 5 for socket body 2
Is slidably fitted in the up-down direction, and the connection substrate 6 is held by the substrate holder 5.
【0015】図2は接続用基板の断面図、図3は接続用
基板の裏面を示す平面図である。接続用基板6には、検
査すべきベアチップ7(図1参照)における複数の電極
部に対応して、複数の貫通孔8が形成されている。そし
て、接続用基板6には、貫通孔8部分の各々から引き出
し配線9が設けられている。この引き出し配線9は、接
続用基板6の表面で貫通孔8の周囲に形成された導体層
9aと、貫通孔8の内周に形成された導体層9bと、接
続用基板6の裏面で貫通孔8の周囲から外方へ延設され
た導体パターン9cとが、一体に連続したものであり、
導体パターン9cの先端が電極パッド9dとなってい
る。FIG. 2 is a sectional view of the connecting board, and FIG. 3 is a plan view showing the back surface of the connecting board. A plurality of through holes 8 are formed in the connection substrate 6 corresponding to a plurality of electrode portions of the bare chip 7 (see FIG. 1) to be inspected. The connection board 6 is provided with lead wires 9 from each of the through holes 8. The lead-out wiring 9 penetrates on the back surface of the connection substrate 6 and the conductor layer 9 a formed on the front surface of the connection substrate 6 around the through hole 8 and on the inner periphery of the through hole 8. The conductor pattern 9c extending outward from the periphery of the hole 8 is integrally continuous,
The tip of the conductor pattern 9c serves as an electrode pad 9d.
【0016】そして、図2(b)に示すように、接続用
基板6の表面における貫通孔8部分の各々に、それぞれ
ベアチップ7の電極部に接触する金属球10が接合され
ている。なお、接続用基板6は、絶縁性を有すると共
に、金属球10を配列する貫通孔8を高精度に形成する
ために、変形等が極力少ない材料例えばガラスによって
形成するのが好ましい。また、金属球10は、突出高さ
を均一に揃えるために真球に極力近い形状がよく、導電
性や耐蝕性等に優れた材料例えば金を用いるのが好まし
い。Then, as shown in FIG. 2 (b), metal spheres 10 that are in contact with the electrode portions of the bare chip 7 are joined to the through-holes 8 on the surface of the connecting substrate 6, respectively. It is preferable that the connecting substrate 6 is made of a material, such as glass, which is minimally deformed in order to form the through holes 8 for arranging the metal balls 10 with high accuracy while having insulating properties. Further, the metal sphere 10 preferably has a shape that is as close as possible to a true sphere in order to make the protrusion heights uniform, and it is preferable to use a material excellent in conductivity and corrosion resistance, such as gold.
【0017】上記の接続用基板6は、図1に示すよう
に、基板ホルダ5に保持されている。そして、ソケット
本体2に配設された複数の外部コネクタ端子11の弾性
を有する接触部11aが、基板ホルダ5に設けられた開
孔5a内に挿入されて、接続用基板6の引き出し配線9
の電極パッド9dに弾性的に圧接されている。The connection substrate 6 is held by the substrate holder 5 as shown in FIG. Then, the elastic contact portions 11a of the plurality of external connector terminals 11 arranged in the socket body 2 are inserted into the openings 5a provided in the substrate holder 5, and the lead wiring 9 of the connection substrate 6 is drawn.
Is elastically pressed against the electrode pad 9d.
【0018】上記のように構成された本実施例のICソ
ケット1においては、接続用基板6上にベアチップ7を
搭載し、このベアチップ7の電極部を接続用基板6の金
属球10に接触させ、蓋体3を閉める。この状態で、ベ
アチップ7の電極部から金属球10及び引き出し配線9
を介して、外部コネクタ端子11への電気的導通が得ら
れる。従って、ICソケット1をその外部コネクタ端子
11の端子ピン11bを介してテスタ(図示せず)に装
着し、ベアチップ7の電気的試験を行う。In the IC socket 1 of the present embodiment configured as described above, the bare chip 7 is mounted on the connecting substrate 6, and the electrode portion of the bare chip 7 is brought into contact with the metal ball 10 of the connecting substrate 6. , The lid 3 is closed. In this state, from the electrode portion of the bare chip 7 to the metal ball 10 and the lead wiring 9
Electrical connection to the external connector terminal 11 can be obtained via. Therefore, the IC socket 1 is mounted on a tester (not shown) via the terminal pin 11b of the external connector terminal 11, and the bare chip 7 is electrically tested.
【0019】このように本実施例のICソケット1によ
れば、金属球10が配列された接続用基板6を備えるこ
とによって、ベアチップ7の電極部を半田等のバンプを
介して検査用基板に仮接続する必要はなく、ベアチップ
7を接続用基板6上に載置するだけで検査を行うことが
でき、また、半田の溶融を行うことなく試験後のベアチ
ップ7を簡単に取り出すことができる。As described above, according to the IC socket 1 of this embodiment, by providing the connecting substrate 6 on which the metal balls 10 are arranged, the electrode portion of the bare chip 7 is used as the inspection substrate via the bump such as solder. It is not necessary to make a temporary connection, the inspection can be performed only by placing the bare chip 7 on the connection substrate 6, and the bare chip 7 after the test can be easily taken out without melting the solder.
【0020】なお、接続用基板6に金属球10が設けら
れているので、ベアチップ7の電極部におけるバンプの
有無にかかわらず、そのベアチップ7の検査を容易かつ
確実に行うことができる。そして、接続用基板6の金属
球10は、高精度な配列位置及び均一な突出高さにする
ことが可能なので、ベアチップ7の電極部に対する接触
を極めて確実に行うことができる。Since the connecting substrate 6 is provided with the metal balls 10, the bare chip 7 can be easily and surely inspected regardless of the presence or absence of bumps in the electrode portion of the bare chip 7. Since the metal balls 10 of the connecting substrate 6 can be arranged in a highly accurate array position and have a uniform protruding height, it is possible to make contact with the electrode portion of the bare chip 7 extremely reliably.
【0021】次に、図4は第2実施例におけるICソケ
ットの断面図である。この例においては、金属球10に
接続された引き出し配線9が接続用基板6の表面に形成
されている。従って、この接続用基板6の表面を示す平
面図は図3と同様になる。そして、引き出し配線9の電
極パッド9dと外部コネクタ端子11とが、可撓性を有
する配線基板12によって接続されている。この配線基
板12は、例えばポリイミド等からなるフィルム基材1
3にリード14を形成したものを用いることができる。
なお、この例の場合は、基板ホルダ5とソケット本体2
との間に付勢用のバネ15を設ける。Next, FIG. 4 is a sectional view of an IC socket according to the second embodiment. In this example, the lead wiring 9 connected to the metal ball 10 is formed on the surface of the connection substrate 6. Therefore, the plan view showing the surface of the connecting substrate 6 is the same as FIG. The electrode pad 9d of the lead wiring 9 and the external connector terminal 11 are connected by the flexible wiring board 12. The wiring board 12 is a film substrate 1 made of, for example, polyimide.
It is possible to use the one in which the lead 14 is formed in 3.
In the case of this example, the substrate holder 5 and the socket body 2
An urging spring 15 is provided between and.
【0022】この第2実施例によれば、可撓性を有する
配線基板12を用いることによって、接続用基板6は、
金属球10を備えた表面側のみに引き出し配線9を形成
すればよいので、その製造が簡単になる。また、複数の
外部コネクタ端子11の接触部を接続用基板6の表面ま
で屈曲延長させる場合よりも、構造が簡単になる。According to the second embodiment, by using the flexible wiring substrate 12, the connection substrate 6 is
Since it is sufficient to form the lead-out wiring 9 only on the front surface side provided with the metal spheres 10, its manufacture is simplified. Further, the structure becomes simpler than the case where the contact portions of the plurality of external connector terminals 11 are bent and extended to the surface of the connecting substrate 6.
【0023】次に、図5は接続用基板への金属球の接合
方法を示す要部の拡大断面図である。まず、同図(a)
に示すように、金属球10を貫通孔8部分の各々に配列
する。この配列には貫通孔8を介して真空吸引により金
属球10を一括して吸着する手法を用いることができ
る。次に、同図(b)に示すように、金属球10を上方
から押圧して、金属球10を引き出し配線9の導体層9
aに接合する。Next, FIG. 5 is an enlarged cross-sectional view of an essential part showing a method of joining the metal balls to the connecting substrate. First, the same figure (a)
As shown in FIG. 3, the metal balls 10 are arranged in each of the through holes 8. For this arrangement, a method can be used in which the metal balls 10 are collectively adsorbed by vacuum suction through the through holes 8. Next, as shown in FIG. 2B, the metal sphere 10 is pressed from above to pull out the metal sphere 10 and the conductor layer 9 of the wiring 9.
Join a.
【0024】なお、図6に示すように、金属球10の押
圧接合時に、金属球10の上端をベアチップ7の電極部
に整合する形状、例えば同図(a)に示すような平坦面
10a、或いは同図(b)に示すような凹状面10bに
形成してもよい。As shown in FIG. 6, when the metal sphere 10 is pressed and joined, the upper end of the metal sphere 10 is aligned with the electrode portion of the bare chip 7, for example, the flat surface 10a as shown in FIG. Alternatively, it may be formed on the concave surface 10b as shown in FIG.
【0025】また、図7(a)に示すように、接合した
金属球10の表面に保護用のメッキ16を施し、金属球
10の硬度の向上、金属球10と導体層9aとの接合強
度や導通性能の向上を図ってもよい。また、同図(b)
に示すように、金属球10の表面にメッキ16を施すと
同時に、接続用基板6の貫通孔8内の導体層9bにメッ
キ17を施してもよい。さらに、同図(c)に示すよう
に、金属球10と導体層9aとの接合部分に段部18を
設け、両者の接合面積を増加させてもよい。Further, as shown in FIG. 7A, the surface of the joined metal sphere 10 is plated with a protective material 16 to improve the hardness of the metal sphere 10 and the joining strength between the metal sphere 10 and the conductor layer 9a. Alternatively, the conduction performance may be improved. Also, FIG.
As shown in FIG. 3, the surface of the metal sphere 10 may be plated 16, and at the same time, the conductor layer 9b in the through hole 8 of the connection substrate 6 may be plated 17. Further, as shown in FIG. 3C, a stepped portion 18 may be provided at the joint between the metal sphere 10 and the conductor layer 9a to increase the joint area between the two.
【0026】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、本発明における導電性突状体とし
て実施例では金属球を用いたが、これは各種の有効な材
質及び形状の突状体を用いることができる。Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various effective modifications and applications are possible based on the technical idea of the present invention. For example, although metal spheres were used in the examples as the conductive protrusions in the present invention, protrusions of various effective materials and shapes can be used.
【0027】[0027]
【発明の効果】以上説明したように、本発明によれば、
検査すべき半導体チップの電極部に対応して導電性突状
体が配列された接続用基板を備えることによって、試験
時に半導体チップの電極部を半田等のバンプを介して検
査用基板に仮接続する必要がないので、試験後における
半田の溶融や良品チップへのバンプの再形成等を行う必
要もなくなる。従って、バンプ形成の再処理による不良
発生がないので、歩留りの大幅な向上を図ることがで
き、また、検査工程ひいては製造工程の著しい簡素化を
図ることができる。As described above, according to the present invention,
Provision of a connection board in which conductive protrusions are arranged corresponding to the electrodes of the semiconductor chip to be inspected allows the electrode section of the semiconductor chip to be temporarily connected to the inspection board via bumps such as solder during testing. Since it is not necessary to do so, it is not necessary to melt the solder after the test or re-form bumps on the non-defective chip. Therefore, since there is no occurrence of defects due to the reprocessing of bump formation, the yield can be significantly improved, and the inspection process and thus the manufacturing process can be significantly simplified.
【0028】また、本発明によれば、接続用基板が導電
性突状体を有することによって、半導体チップの電極部
におけるバンプの有無にかかわらず、その半導体チップ
の検査を容易かつ確実に行うことができる。従って、電
極部にバンプを有するベアチップに限らず、電極部から
リードフレームのリードにワイヤボンディングされる半
導体チップ、TAB方式において転写バンプを有するリ
ードが電極部に接続される半導体チップ等、電極部にバ
ンプがない様々なタイプの半導体チップに対しても、適
用範囲が非常に広いものを得ることができる。Further, according to the present invention, since the connecting substrate has the conductive protrusion, the semiconductor chip can be easily and surely inspected regardless of the presence or absence of the bump in the electrode portion of the semiconductor chip. You can Therefore, it is not limited to a bare chip having bumps on the electrode portion, but may be applied to an electrode portion such as a semiconductor chip wire-bonded from the electrode portion to a lead frame lead, a semiconductor chip in which a lead having a transfer bump in the TAB method is connected to the electrode portion A wide range of application can be obtained even for various types of semiconductor chips without bumps.
【図1】本発明の第1実施例におけるICソケットの断
面図である。FIG. 1 is a sectional view of an IC socket according to a first embodiment of the present invention.
【図2】上記第1実施例における接続用基板の断面図で
ある。FIG. 2 is a cross-sectional view of a connection board in the first embodiment.
【図3】上記接続用基板の裏面を示す平面図である。FIG. 3 is a plan view showing a back surface of the connection board.
【図4】本発明の第2実施例におけるICソケットの断
面図である。FIG. 4 is a sectional view of an IC socket according to a second embodiment of the present invention.
【図5】実施例における接続用基板への金属球の接合方
法を示す要部の拡大断面図である。FIG. 5 is an enlarged cross-sectional view of a main part showing a method of joining metal balls to a connection substrate in an example.
【図6】上記金属球の接合における変形例を示す要部の
拡大断面図である。FIG. 6 is an enlarged cross-sectional view of a main part showing a modified example in joining the metal balls.
【図7】上記金属球の接合における変形例を示す要部の
拡大断面図である。FIG. 7 is an enlarged cross-sectional view of a main part showing a modified example in joining the metal balls.
【図8】従来のベアチップの検査方法を示す断面図であ
る。FIG. 8 is a cross-sectional view showing a conventional bare chip inspection method.
1 ICソケット 2 ソケット本体 3 蓋体 4 ロック片 5 基板ホルダ 6 接続用基板 7 ベアチップ 8 貫通孔 9 引き出し配線 9a、9b 導体層 9c 導体パターン 9d 電極パッド 10 金属球 11 外部コネクタ端子 11a 接触部 11b 端子ピン 12 配線基板 13 フィルム基材 14 リード 1 IC Socket 2 Socket Body 3 Lid 4 Lock Piece 5 Board Holder 6 Connection Board 7 Bare Chip 8 Through Hole 9 Lead Wire 9a, 9b Conductor Layer 9c Conductor Pattern 9d Electrode Pad 10 Metal Ball 11 External Connector Terminal 11a Contact 11b Terminal Pin 12 Wiring board 13 Film base material 14 Lead
Claims (4)
して導電性突状体が配列され、かつ、その導電性突状体
に接続された引き出し配線を有する接続用基板を備えた
ことを特徴とするICソケット。1. A connection board having conductive projections arranged corresponding to electrode portions of a semiconductor chip to be inspected and having lead wirings connected to the conductive projections. Characteristic IC socket.
であることを特徴とする請求項1記載のICソケット。2. The IC socket according to claim 1, wherein the conductive protrusion of the connection board is a metal ball.
ト本体の外部コネクタ端子に圧接されていることを特徴
とする請求項1記載のICソケット。3. The IC socket according to claim 1, wherein the lead-out wiring of the connection board is pressed against an external connector terminal of the socket body.
ト本体の外部コネクタ端子とが可撓性を有する配線基板
を介して接続されていることを特徴とする請求項1記載
のICソケット。4. The IC socket according to claim 1, wherein the lead-out wiring of the connection board and the external connector terminal of the socket body are connected via a flexible wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6175972A JPH0822875A (en) | 1994-07-05 | 1994-07-05 | Ic socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6175972A JPH0822875A (en) | 1994-07-05 | 1994-07-05 | Ic socket |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0822875A true JPH0822875A (en) | 1996-01-23 |
Family
ID=16005470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6175972A Pending JPH0822875A (en) | 1994-07-05 | 1994-07-05 | Ic socket |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0822875A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100325038B1 (en) * | 1998-05-19 | 2002-03-04 | 루이스 에이. 헥트 | Integrated circuit test socket |
KR100820611B1 (en) * | 2004-04-23 | 2008-04-10 | 히로세덴끼 가부시끼가이샤 | A socket for electronic module |
JP2017157525A (en) * | 2016-03-04 | 2017-09-07 | 株式会社エンプラス | Socket for electric component |
JP2020009552A (en) * | 2018-07-03 | 2020-01-16 | 株式会社エンプラス | Socket for electrical component |
-
1994
- 1994-07-05 JP JP6175972A patent/JPH0822875A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100325038B1 (en) * | 1998-05-19 | 2002-03-04 | 루이스 에이. 헥트 | Integrated circuit test socket |
KR100820611B1 (en) * | 2004-04-23 | 2008-04-10 | 히로세덴끼 가부시끼가이샤 | A socket for electronic module |
JP2017157525A (en) * | 2016-03-04 | 2017-09-07 | 株式会社エンプラス | Socket for electric component |
JP2020009552A (en) * | 2018-07-03 | 2020-01-16 | 株式会社エンプラス | Socket for electrical component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6032356A (en) | Wafer-level test and burn-in, and semiconductor process | |
US5878486A (en) | Method of burning-in semiconductor devices | |
US5832601A (en) | Method of making temporary connections between electronic components | |
US5897326A (en) | Method of exercising semiconductor devices | |
KR100314135B1 (en) | Test socket for Ball Grid Array package and method for testing thereof | |
KR100366746B1 (en) | Assembly of two electronic devices | |
US6897667B2 (en) | Test system for silicon substrate having electrical contacts | |
JP2000111576A (en) | Packaging and mutual connection of contact structure | |
JPH1074800A (en) | Method for inspecting mounting structure, mounting substrate, and mounting state of sfmiconductor device | |
JP2002005960A (en) | Probe card and its manufacturing method | |
US20010040464A1 (en) | Electric contact device for testing semiconductor device | |
JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3720887B2 (en) | Contact device | |
JPH0822875A (en) | Ic socket | |
JPH1010191A (en) | Connector and method and equipment for testing semiconductor using connector | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
US20040124507A1 (en) | Contact structure and production method thereof | |
KR100548803B1 (en) | Probe pin block of probe card | |
JP4081309B2 (en) | ELECTRONIC COMPONENT SOCKET, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE USING ELECTRONIC COMPONENT SOCKET | |
JP2842416B2 (en) | Socket for semiconductor device | |
JP2571023B2 (en) | BGA type semiconductor device | |
JP2000012587A (en) | Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting | |
KR200328984Y1 (en) | Test socket for high frequency | |
JPH10125740A (en) | Test jig for semiconductor package | |
JP3024046B2 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000725 |