[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000012587A - Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting - Google Patents

Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting

Info

Publication number
JP2000012587A
JP2000012587A JP10179877A JP17987798A JP2000012587A JP 2000012587 A JP2000012587 A JP 2000012587A JP 10179877 A JP10179877 A JP 10179877A JP 17987798 A JP17987798 A JP 17987798A JP 2000012587 A JP2000012587 A JP 2000012587A
Authority
JP
Japan
Prior art keywords
solder bumps
circuit board
tester
solder bump
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10179877A
Other languages
Japanese (ja)
Inventor
Masayuki Sasaki
正行 佐々木
Takayoshi Hanabusa
孝嘉 花房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10179877A priority Critical patent/JP2000012587A/en
Publication of JP2000012587A publication Critical patent/JP2000012587A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable simultaneously electric characteristic inspection of solder bumps and flat press work of the solder bumps which adjusts the heights of top parts of the solder bumps without giving trouble. SOLUTION: In this electric characteristic inspection and coining method, solder bumps 30 are heated at a low temperature and softened, and a planar tip of a tester needle 60 is pressed against top parts of the solder bumps 30 with a specified pressing force. By using the tester needle 60, electric insulation or electric conduction of the solder bumps 30 is inspected. The above softened top parts of the solder bumps 30 are flatly pressed with the planar tip of the tester needle 60, and the heights of the top parts of the solder bumps 30 from the surface of a circuit board body 10 are adjusted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップをフ
リップチップボンディング法により表面実装する半導体
チップ実装用回路基板の表面に形成されたパッドに形成
されたはんだバンプの電気特性検査及びコイニング(平
押)方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting electrical characteristics and coining (flat pressing) of solder bumps formed on pads formed on a surface of a circuit board for mounting a semiconductor chip on which a semiconductor chip is surface-mounted by a flip chip bonding method. ) Method.

【0002】[0002]

【従来の技術】上記の半導体チップ実装用回路基板とし
て、図3と図4に示したような回路基板本体10が樹脂
で形成された回路基板、又は図5と図6に示したような
回路基板本体10がセラミックで形成された回路基板が
知られている。この回路基板においては、その回路基板
本体10の表面に半導体チップの電極と電気的に接続さ
れる円板状等をしたパッド20が形成されている。パッ
ド20は、図3と図4に示した回路基板においては、そ
の回路基板本体10の表面に貼着された銅箔をエッチン
グ加工して形成されている。他方、図5と図6に示した
回路基板10においては、パッド20が、回路基板本体
10の表面にメタライズを用いて形成されている。
2. Description of the Related Art As a circuit board for mounting a semiconductor chip, a circuit board in which a circuit board body 10 as shown in FIGS. 3 and 4 is formed of a resin, or a circuit board as shown in FIGS. A circuit board in which the board body 10 is formed of ceramic is known. In this circuit board, a disc-shaped pad 20 that is electrically connected to an electrode of a semiconductor chip is formed on the surface of the circuit board body 10. In the circuit board shown in FIGS. 3 and 4, the pad 20 is formed by etching a copper foil adhered to the surface of the circuit board body 10. On the other hand, in the circuit board 10 shown in FIGS. 5 and 6, the pads 20 are formed on the surface of the circuit board body 10 using metallization.

【0003】パッド20は、図3と図4に示した回路基
板においては、その回路基板本体10の表面に貼着され
た銅箔をエッチング加工して形成された配線回路40の
端部に連ねて形成されている。他方、図5と図6に示し
た回路基板においては、その回路基板本体10の上下に
貫通させて設けられたメタライズからなる柱状の導体ビ
ア50の上端に連ねて形成されている。
In the circuit board shown in FIGS. 3 and 4, the pad 20 is connected to an end of a wiring circuit 40 formed by etching a copper foil adhered to the surface of the circuit board body 10. It is formed. On the other hand, in the circuit board shown in FIGS. 5 and 6, the circuit board is formed so as to be continuous with the upper end of a metallized columnar conductive via 50 penetrating vertically above and below the circuit board body 10.

【0004】パッド20には、ほぼ半球状をしたはんだ
バンプ30が形成されている。そして、そのはんだバン
プ30の頂部に、半導体チップの電極に形成されたAu
バンプ、はんだバンプ等のバンプをはんだ付け接続でき
るようにしている。
On the pad 20, a solder bump 30 having a substantially hemispherical shape is formed. Then, the Au formed on the electrode of the semiconductor chip is placed on the top of the solder bump 30.
Bumps such as bumps and solder bumps can be connected by soldering.

【0005】この回路基板においては、上記のパッド2
0、配線回路40又は導体ビア50等に対するはんだバ
ンプ30の電気的絶縁性又は電気的導通性を検査する電
気特性検査が行われる。このはんだバンプ30の電気特
性検査は、SOT(ショート・オープン・テストの略)
と呼ばれる。そして、その半導体チップを表面実装する
回路基板の良否の選定が行われる。
In this circuit board, the pad 2
0, an electrical property test for testing the electrical insulation or electrical continuity of the solder bump 30 with respect to the wiring circuit 40 or the conductor via 50 or the like is performed. The electrical characteristic inspection of the solder bump 30 is performed by SOT (short open test).
Called. Then, the quality of the circuit board on which the semiconductor chip is surface-mounted is selected.

【0006】このはんだバンプ30の電気特性検査にお
いては、従来は、図7に示したように、金属等の導体か
らなるテスター針60の円錐状に鋭く尖った先端を、は
んだバンプ30の頂部に約20gの押圧力で押し付けて
いる。そして、そのテスター針60を用いて、そのテス
ター針60を押し付けたはんだバンプ30の電気的絶縁
性又は電気的導通性を、テスター(図示せず)により検
査している。
In the inspection of the electrical characteristics of the solder bump 30, conventionally, as shown in FIG. 7, a sharply pointed conical tip of a tester needle 60 made of a conductor such as a metal is attached to the top of the solder bump 30. The pressing force is about 20 g. Then, using the tester needle 60, the electrical insulation or electrical conductivity of the solder bump 30 pressed against the tester needle 60 is inspected by a tester (not shown).

【0007】[0007]

【発明が解決しようとする課題】ところで、上記のはん
だバンプ30は、硬度が低くて軟弱であるため、上記の
ようにして、そのはんだバンプ30の頂部にテスター針
60の円錐状に鋭く尖った先端を押し付けた場合に、そ
の軟弱なはんだバンプ30の頂部が、図7に破線で示し
たように、テスター針60の先端で傷付いてしまった。
そして、そのはんだバンプ30の頂部に円弧状等に抉れ
た傷が残ってしまった。その結果、その傷の影響を受け
て、その傷付いたはんだバンプ30の頂部に半導体チッ
プの電極に形成されたバンプを所定押圧力以上の圧力を
掛けて確実にはんだ付け接続できなくなることがあっ
た。
Since the solder bumps 30 are low in hardness and soft, the tip of the solder bumps 30 is sharply pointed in a conical shape of the tester needle 60 as described above. When the tip was pressed, the top of the soft solder bump 30 was damaged by the tip of the tester needle 60 as shown by the broken line in FIG.
Then, an arc-shaped or the like scratch left on the top of the solder bump 30. As a result, under the influence of the scratch, the bump formed on the electrode of the semiconductor chip may not be reliably soldered and connected to the top of the damaged solder bump 30 by applying a pressure equal to or greater than a predetermined pressing force. Was.

【0008】加えて、上記の半導体チップ実装用回路基
板を製造する場合には、はんだバンプ30を約100℃
に低温加熱して軟化させ、そのはんだバンプ30の頂部
を、ポンチ等を用いて平押(コイニング)している。そ
して、そのはんだバンプ30の頂部の回路基板本体10
の表面からの高さを整えている。このはんだバンプ30
の頂部を平押する理由は、半導体チップ70をフリップ
チップボンディング法により回路基板に表面実装する図
8と図9に示した説明図のように、回路基板本体10の
表面に並べて形成された複数の各パッド20に形成され
たはんだバンプ30の頂部の高さがまちまちであると、
その複数の各はんだバンプ30の頂部に、それに対応す
る半導体チップ70の一方の面に並べて形成された複数
の各電極に形成されたバンプ80をフリップチップボン
ディング法により所定押圧力以上の圧力を掛けて一律に
確実にはんだ付け接続できないからである。
In addition, when the above-mentioned circuit board for mounting a semiconductor chip is manufactured, the solder bumps 30 are heated to about 100 ° C.
Then, the solder bumps 30 are softened by heating at a low temperature, and the tops of the solder bumps 30 are pressed (coined) using a punch or the like. Then, the circuit board body 10 on the top of the solder bump 30
The height from the surface is adjusted. This solder bump 30
The reason for flat pressing the top part is that the semiconductor chip 70 is surface-mounted on the circuit board by the flip-chip bonding method, as shown in FIGS. If the height of the top of the solder bump 30 formed on each of the pads 20 varies,
A pressure equal to or higher than a predetermined pressing force is applied to the top of each of the plurality of solder bumps 30 by a flip chip bonding method by applying a bump 80 formed on each of a plurality of electrodes formed side by side on one surface of the semiconductor chip 70 corresponding thereto. This is because soldering connection cannot be made uniformly and reliably.

【0009】このはんだバンプ30の頂部の平押作業
は、従来は、前記のはんだバンプ30の電気特性検査と
別個に行っていて、上記の半導体チップ実装用回路基板
の製造を手数の掛かる困難なものとしていた。
Conventionally, the work of flattening the top of the solder bump 30 is performed separately from the above-described inspection of the electrical characteristics of the solder bump 30, and the manufacture of the circuit board for mounting a semiconductor chip is troublesome and troublesome. I was supposed to.

【0010】本発明は、このような課題に鑑みてなされ
たもので、はんだバンプの頂部にテスター針の先端を押
し付けて、そのはんだバンプの電気的絶縁性又は電気的
導通性を検査するはんだバンプの電気特性検査を、はん
だバンプの頂部を傷付けずに行うことができ、かつ、そ
れと同時に、はんだバンプの頂部の高さを整えるはんだ
バンプの平押作業を手数を掛けずに容易に行うことので
きる、半導体チップ実装用回路基板のはんだバンプの電
気特性検査及びコイニング方法(電気特性検査及びコイ
ニング方法)を提供とすることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a solder bump for pressing the tip of a tester needle against the top of a solder bump to check the electrical insulation or electrical conductivity of the solder bump. Of the solder bumps without damaging the tops of the solder bumps, and at the same time, easily perform the flattening work of the solder bumps to adjust the height of the tops of the solder bumps without trouble. It is an object of the present invention to provide a method for inspecting and coining electrical characteristics of solder bumps on a circuit board for mounting a semiconductor chip and a method for coining (electrical characteristic inspection and coining method).

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明の電気特性検査及びコイニング方法は、回路
基板本体の表面に並べて形成された複数の各パッドに、
半導体チップの電極と電気的に接続されるはんだバンプ
が形成されてなる半導体チップ実装用回路基板において
行うものであって、次の工程を含むことを特徴としてい
る。 a.前記はんだバンプを、低温加熱して、軟化させる工
程。 b.前記の軟化させたはんだバンプの頂部に、テスター
針の平面状をした先端を所定の押圧力で押し付けて、そ
のテスター針を用いて、前記はんだバンプの電気的絶縁
性又は電気的導通性を検査すると共に、前記テスター針
の平面状をした先端で前記の軟化させたはんだバンプの
頂部を平押して、そのはんだバンプの頂部の前記回路基
板本体の表面からの高さを整える工程。
In order to achieve the above object, an electric characteristic inspection and coining method according to the present invention provides a method for inspecting a plurality of pads formed side by side on a surface of a circuit board body.
The method is performed on a circuit board for mounting a semiconductor chip on which solder bumps electrically connected to electrodes of the semiconductor chip are formed, and includes the following steps. a. Heating the solder bumps at a low temperature to soften the solder bumps; b. The flattened tip of a tester needle is pressed against the top of the softened solder bump with a predetermined pressing force, and the electrical insulation or electrical conductivity of the solder bump is inspected using the tester needle. And flattening the top of the softened solder bump with the flat tip of the tester needle to adjust the height of the top of the solder bump from the surface of the circuit board body.

【0012】この電気特性検査及びコイニング方法にお
いては、はんだバンプを低温加熱して軟化させた後、そ
のはんだバンプの頂部に先端が平面状をしたテスター針
を所定の押圧力で押し付けて、そのテスター針の平面状
をした先端ではんだバンプの頂部を平押し、そのはんだ
バンプの頂部の高さを整えることができる。それと同時
に、はんだバンプの頂部に押し付けたテスター針を用い
て、テスターにより、はんだバンプの電気的絶縁性又は
電気的導通性を検査できる。そして、そのテスター針を
押し付けたはんだバンプの電気特性検査とそのはんだバ
ンプの頂部の平押作業とを手数を掛けずに同時に行うこ
とができる。
In this electrical characteristic inspection and coining method, after the solder bump is heated at a low temperature to soften it, a tester needle having a flat tip is pressed against the top of the solder bump with a predetermined pressing force, and the tester is tested. The top of the solder bump is flattened with the flat tip of the needle, and the height of the top of the solder bump can be adjusted. At the same time, using a tester needle pressed against the top of the solder bump, the tester can inspect the electrical insulation or electrical continuity of the solder bump. The inspection of the electrical properties of the solder bump pressed against the tester needle and the flat pressing of the top of the solder bump can be performed simultaneously without any trouble.

【0013】その際には、テスター針の平面状をした先
端をはんだバンプの頂部に押し付けるようにして、その
テスター針の先端により軟弱なはんだバンプの頂部に円
弧状等の傷が付くのを防ぐことができる。
At this time, the flat tip of the tester needle is pressed against the top of the solder bump, so that the tip of the tester needle does not damage the top of the soft solder bump in an arc shape or the like. be able to.

【0014】本発明の電気特性検査及びコイニング方法
においては、前記テスター針を複数本起立させて並べて
設けて、その複数本の各テスター針の平面状をした先端
を、それに対応する前記回路基板本体の表面に並べて形
成された複数の各パッドに形成された軟化させたはんだ
バンプの頂部に所定の押圧力で同時に押し付けて、その
複数本の各テスター針を用いて、前記の複数の各はんだ
バンプの電気的絶縁性又は電気的導通性を検査すると共
に、前記の複数本の各テスター針の平面状をした先端で
前記の軟化させた複数の各はんだバンプの頂部を同時に
平押して、その複数の各はんだバンプの頂部の前記回路
基板本体の表面からの高さを整えることを好適としてい
る。
In the electrical characteristics inspection and coining method according to the present invention, a plurality of the tester needles are erected and provided side by side, and the planar tips of the plurality of tester needles are attached to the corresponding circuit board body. Simultaneously pressed with a predetermined pressing force on the top of the softened solder bump formed on each of the pads formed side by side on the surface of the plurality of pads, and using the plurality of tester needles, the plurality of solder bumps Along with inspecting the electrical insulation or electrical continuity of the plurality of tester needles, the flattened tips of the plurality of tester needles simultaneously flatten the tops of the plurality of softened solder bumps, and the plurality of Preferably, the height of the top of each solder bump from the surface of the circuit board body is adjusted.

【0015】この電気特性検査及びコイニング方法にあ
っては、その起立させて並べて設けた複数本の各テスタ
ー針の平面状をした先端を、それに対応する回路基板本
体の表面に並べて形成された複数の各パッドに形成され
た軟化させたはんだバンプの頂部に所定の押圧力で同時
に押し付けることができる。そして、その複数本の各テ
スター針を用いて、前記の複数の各パッドに形成された
はんだバンプの電気的絶縁性又は電気的導通性を手数を
掛けずに一度に検査できる。それと共に、前記の複数本
の各テスター針の平面状をした先端で前記の軟化させた
複数の各はんだバンプの頂部を同時に平押して、その複
数の各はんだバンプの頂部の高さを手数を掛けずに一度
に整えることができる。
[0015] In this electrical characteristic inspection and coining method, the plurality of tester needles provided upright and arranged side by side are provided with a plurality of tester needles. Can be simultaneously pressed with a predetermined pressing force to the top of the softened solder bump formed on each pad. Then, by using the plurality of tester needles, the electrical insulation or electrical conductivity of the solder bumps formed on the plurality of pads can be inspected at a time without trouble. At the same time, the flattened tips of the plurality of tester needles simultaneously push the tops of the plurality of softened solder bumps flat, and multiply the height of the tops of the plurality of solder bumps by a trouble. Can be prepared at once without using

【0016】本発明の電気特性検査及びコイニング方法
においては、前記テスター針の平面状をした先端を、前
記回路基板本体の表面に並べて形成された複数の各パッ
ドに形成された軟化させたはんだバンプの頂部に所定の
押圧力で次々と押し付けて、そのテスター針を用いて、
前記の複数の各はんだバンプの電気的絶縁性又は電気的
導通性を次々と検査すると共に、前記テスター針の平面
状をした先端で前記の軟化させた複数の各はんだバンプ
の頂部を次々と平押して、その複数の各はんだバンプの
頂部の前記回路基板本体の表面からの高さを次々と整え
ることを好適としている。
In the electrical characteristics inspection and coining method according to the present invention, the flattened tips of the tester needles are softened on a plurality of pads formed on a surface of the circuit board body. With a predetermined pressing force one after another, using the tester needle,
The electrical insulation or electrical continuity of each of the plurality of solder bumps is inspected one after another, and the tops of the plurality of softened solder bumps are successively flattened with the flat tip of the tester needle. Preferably, the height of the top of each of the plurality of solder bumps from the surface of the circuit board body is adjusted one after another.

【0017】この電気特性検査方法とコイニング方法に
あっては、テスター針の平面状をした先端を、回路基板
本体の表面に並べて形成された複数の各パッドに形成さ
れた軟化させたはんだバンプの頂部に所定の押圧力で次
々と押し付けることができる。そして、そのテスター針
を用いて、前記の複数の各パッドに形成されたはんだバ
ンプの電気的絶縁性又は電気的導通性をテスターにより
1個ずつ次々と誤りなく検査できる。それと共に、前記
テスター針の平面状をした先端で前記の複数の各パッド
に形成された軟化させたはんだバンプの頂部を1個ずつ
次々と誤りなく確実に平押できる。そして、その複数の
各はんだバンプの頂部の高さを1個ずつ次々と誤りなく
正確に整えることができる。
In the electrical characteristics inspection method and coining method, the flat tip of the tester needle is connected to the softened solder bump formed on each of a plurality of pads formed side by side on the surface of the circuit board body. It can be pressed against the top one after another with a predetermined pressing force. Then, by using the tester needle, the electrical insulation or the electrical conductivity of the solder bumps formed on the plurality of pads can be inspected one by one without error by the tester. At the same time, the tops of the softened solder bumps formed on the plurality of pads can be reliably and flatly pushed one after another one by one with the planar tip of the tester needle. The height of the top of each of the plurality of solder bumps can be adjusted one by one without error.

【0018】[0018]

【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図1と図2は本発明の電気特性検査及
びコイニング方法の好適な実施の形態を示し、図1と図
2はその工程説明図である。以下に、この電気特性検査
及びコイニング方法を説明する。
Next, embodiments of the present invention will be described with reference to the drawings. FIGS. 1 and 2 show a preferred embodiment of the electrical characteristics inspection and coining method of the present invention, and FIGS. 1 and 2 are explanatory diagrams of the steps. Hereinafter, the electrical characteristic inspection and coining method will be described.

【0019】図の電気特性検査及びコイニング方法で
は、はんだバンプ30を約100℃に低温加熱して、そ
のはんだバンプ30を軟化させている。その際には、は
んだバンプ30を、該バンプが形成されたパッド20、
該パッドが形成された回路基板本体10と共に、炉(図
示せず)内に入れて、低温加熱している。
In the electrical characteristic inspection and coining method shown in the figure, the solder bump 30 is heated to about 100 ° C. at a low temperature to soften the solder bump 30. In this case, the solder bump 30 is replaced with the pad 20 on which the bump is formed.
It is placed in a furnace (not shown) together with the circuit board main body 10 on which the pads are formed, and is heated at a low temperature.

【0020】次いで、図1に示したように、上記の軟化
させたはんだバンプ30の頂部に、テスター針60の平
面状をした先端を約40〜50gの押圧力で密着させた
状態に押し付けている。そして、そのテスター針60を
用いて、はんだバンプ30の電気的絶縁性又は電気的導
通性を、テスター(図示せず)により検査している。
Next, as shown in FIG. 1, the flat tip of the tester needle 60 is pressed against the top of the softened solder bump 30 with a pressing force of about 40 to 50 g. I have. Then, using the tester needle 60, the electrical insulation or electrical conductivity of the solder bump 30 is inspected by a tester (not shown).

【0021】それと共に、上記のテスター針60の平面
状をした先端で、前記の軟化させたはんだバンプ30の
頂部を約40〜50gを押圧力で平押(コイニング)し
ている。そして、図2に示したように、はんだバンプ3
0の頂部の回路基板本体10の表面からの高さhを一定
値に整えている。
At the same time, about 40 to 50 g of the top of the softened solder bump 30 is flattened (coined) with a flat tip of the tester needle 60 with a pressing force of about 40 to 50 g. Then, as shown in FIG.
The height h from the surface of the circuit board body 10 at the top of 0 is adjusted to a constant value.

【0022】図1と図2に示した電気特性検査及びコイ
ニング方法は、以上の工程からなり、この電気特性検査
及びコイニング方法においては、テスター針60を押し
付けたはんだバンプ30の電気特性検査とそのはんだバ
ンプ30の頂部の平押作業とを手数を掛けずに同時に行
うことができる。
The electric characteristic inspection and coining method shown in FIGS. 1 and 2 comprises the above steps. In this electric characteristic inspection and coining method, the electric characteristic inspection of the solder bump 30 to which the tester needle 60 is pressed and its The flat pressing operation of the top of the solder bump 30 can be performed simultaneously without any trouble.

【0023】その際には、テスター針60の平面状をし
た先端をはんだバンプ30の頂部に押し付けるようにし
て、そのテスター針60の先端により軟化して軟弱とな
ったはんだバンプ30の頂部に円弧状等の傷が付くのを
防ぐことができる。そして、そのはんだバンプ30の頂
部に半導体チップの電極に形成されたバンプを的確には
んだ付け接続できなくなるのを防ぐことができる。
At this time, the flat tip of the tester needle 60 is pressed against the top of the solder bump 30, and the tip of the tester needle 60 is softened by the tip of the tester needle 60 so that a circle is formed on the top of the solder bump 30. It is possible to prevent arcuate scratches and the like. In addition, it is possible to prevent the bump formed on the electrode of the semiconductor chip from being unable to be properly soldered and connected to the top of the solder bump 30.

【0024】この電気特性検査及びコイニング方法にお
いては、図1に示したように、テスター針60を複数本
起立させて並べて設けて、その複数本の各テスター針6
0の平面状をした先端を、それに対応する回路基板本体
10の表面に並べて形成された複数の各パッド20に形
成された軟化させたはんだバンプ30の頂部に所定の押
圧力で同時に押し付けても良い。複数本のテスター針6
0は、絶縁体からなる治具(図示せず)を用いて、格子
状等に起立させて並べた状態に保持すると良い。そし
て、その複数本の各テスター針60を用いて、前記の複
数の各はんだバンプ30の電気的絶縁性又は電気的導通
性を検査しても良い。そして、回路基板本体10の表面
に並べて形成された複数の各パッド20に形成されたは
んだバンプ60の電気特性検査を手数を掛けずに一度に
行っても良い。
In this electrical characteristic inspection and coining method, as shown in FIG. 1, a plurality of tester needles 60 are provided standing up and arranged, and the plurality of tester needles 6 are provided.
0 may be simultaneously pressed with a predetermined pressing force onto the tops of the softened solder bumps 30 formed on a plurality of pads 20 formed side by side on the surface of the circuit board body 10 corresponding thereto. good. Multiple tester needles 6
0 may be held in an upright state in a grid or the like by using a jig (not shown) made of an insulator. Then, using the plurality of tester needles 60, the electrical insulation or electrical conductivity of the plurality of solder bumps 30 may be inspected. Then, the electrical property inspection of the solder bumps 60 formed on the plurality of pads 20 formed on the surface of the circuit board body 10 may be performed at once without any trouble.

【0025】それと共に、前記の複数本の各テスター針
60の平面状をした先端で前記の軟化させた複数の各は
んだバンプ30の頂部を同時に平押して、その複数の各
はんだバンプ30の頂部の回路基板本体10の表面から
の高さhを手数を掛けずに一度に整えても良い。
At the same time, the tops of the plurality of softened solder bumps 30 are simultaneously pushed flat by the planar tips of the plurality of tester needles 60, and the tops of the plurality of solder bumps 30 are pressed. The height h from the surface of the circuit board body 10 may be adjusted at a time without trouble.

【0026】あるいは、テスター針60の平面状をした
先端を、回路基板本体10の表面に並べて形成された複
数の各パッド20に形成された軟化させたはんだバンプ
30の頂部に所定の押圧力で次々と押し付けても良い。
そして、そのテスター針60を用いて、前記の複数の各
はんだバンプ30の電気的絶縁性又は電気的導通性を次
々と検査しても良い。そして、その複数の各はんだバン
プ30の電気特性検査を、1個ずつ誤りなく確実に行っ
ても良い。
Alternatively, the flat tip of the tester needle 60 is pressed with a predetermined pressing force onto the top of the softened solder bump 30 formed on each of the plurality of pads 20 formed on the surface of the circuit board body 10. You may press one after another.
Then, using the tester needle 60, the electrical insulation or electrical conductivity of each of the plurality of solder bumps 30 may be inspected one after another. Then, the electrical characteristic inspection of the plurality of solder bumps 30 may be performed one by one without error.

【0027】それと共に、前記のテスター針60の平面
状をした先端で前記の軟化させた複数の各はんだバンプ
30の頂部を次々と平押して、その複数の各はんだバン
プ30の頂部の回路基板本体10の表面からの高さhを
次々と1個ずつ誤りなく正確に整えても良い。
At the same time, the tops of the plurality of softened solder bumps 30 are successively flattened with the flat tip of the tester needle 60, and the circuit board body at the top of each of the plurality of solder bumps 30 is pressed. The heights h from the surface of the ten may be adjusted one by one without error.

【0028】[0028]

【発明の効果】以上説明したように、本発明の電気特性
検査及びコイニング方法によれば、回路基板本体の表面
に形成されたパッドに形成された軟化させたはんだバン
プの頂部にテスター針の平面状をした先端を押し付け
て、そのテスター針を用いて、はんだバンプのSOTと
呼ばれる電気的絶縁性又は電気的導通性の検査を行うと
共に、その軟化させたはんだバンプの頂部をテスター針
の平面状をした先端で平押して、そのはんだバンプの頂
部の回路基板本体の表面からの高さhを一定値に整える
ことができる。そして、はんだバンプの電気特性検査と
平押(コイニング)作業とを手数を掛けずに同時に行う
ことができる。
As described above, according to the electrical characteristic inspection and coining method of the present invention, the flat surface of the tester needle is placed on the top of the softened solder bump formed on the pad formed on the surface of the circuit board body. The tip of the solder bump is pressed, and the tester needle is used to test the electrical insulation or electrical continuity called SOT of the solder bump, and the top of the softened solder bump is placed on the flat surface of the tester needle. The height h of the top of the solder bump from the surface of the circuit board main body can be adjusted to a constant value by flat-pressing with the tip of the solder bump. In addition, the inspection of the electrical properties of the solder bumps and the flattening (coining) work can be performed simultaneously without trouble.

【0029】その際には、軟弱なはんだバンプの頂部
が、それに押し付けたテスター針の先端により傷付くの
を防ぐことができる。そして、その傷の影響を受けて、
はんだバンプの頂部に、半導体チップの電極に形成され
たバンプを的確にはんだ付け接続できなくなるのを防ぐ
ことができる。
In this case, it is possible to prevent the top of the soft solder bump from being damaged by the tip of the tester needle pressed against it. And under the influence of the wound,
The bump formed on the electrode of the semiconductor chip on the top of the solder bump can be prevented from being accurately soldered and connected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電気特性検査及びコイニング方法の工
程説明図である。
FIG. 1 is a process explanatory view of an electrical characteristic inspection and coining method of the present invention.

【図2】本発明の電気特性検査及びコイニング方法の工
程説明図である。
FIG. 2 is an explanatory diagram showing steps of an electrical characteristic inspection and coining method according to the present invention.

【図3】回路基板の一部拡大平面図である。FIG. 3 is a partially enlarged plan view of a circuit board.

【図4】回路基板の一部拡大正面図である。FIG. 4 is a partially enlarged front view of a circuit board.

【図5】回路基板の一部拡大平面図である。FIG. 5 is a partially enlarged plan view of a circuit board.

【図6】回路基板の一部拡大正面断面図である。FIG. 6 is a partially enlarged front sectional view of a circuit board.

【図7】従来の電気特性検査方法の工程説明図である。FIG. 7 is a process explanatory view of a conventional electrical characteristic inspection method.

【図8】半導体チップをフリップチップボンディング法
により回路基板に表面実装する方法を示す説明図であ
る。
FIG. 8 is an explanatory view showing a method of surface mounting a semiconductor chip on a circuit board by a flip chip bonding method.

【図9】半導体チップをフリップチップボンディング法
により回路基板に表面実装する方法を示す説明図であ
る。
FIG. 9 is an explanatory view showing a method of surface mounting a semiconductor chip on a circuit board by a flip chip bonding method.

【符号の説明】[Explanation of symbols]

10 回路基板本体 20 パッド 30 はんだバンプ 40 配線回路 50 導体ビア 60 テスター針 70 半導体チップ 80 半導体チップの電極に形成されたバンプ DESCRIPTION OF SYMBOLS 10 Circuit board main body 20 Pad 30 Solder bump 40 Wiring circuit 50 Conductor via 60 Tester needle 70 Semiconductor chip 80 Bump formed on electrode of semiconductor chip

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 回路基板本体の表面に並べて形成された
複数の各パッドに、半導体チップの電極と電気的に接続
されるはんだバンプが形成されてなる半導体チップ実装
用回路基板において行う、次の工程を含むことを特徴と
する半導体チップ実装用回路基板のはんだバンプの電気
特性検査及びコイニング方法。 a.前記はんだバンプを、低温加熱して、軟化させる工
程。 b.前記の軟化させたはんだバンプの頂部に、テスター
針の平面状をした先端を所定の押圧力で押し付けて、そ
のテスター針を用いて、前記はんだバンプの電気的絶縁
性又は電気的導通性を検査すると共に、前記テスター針
の平面状をした先端で前記の軟化させたはんだバンプの
頂部を平押して、そのはんだバンプの頂部の前記回路基
板本体の表面からの高さを整える工程。
1. A semiconductor chip mounting circuit board comprising a plurality of pads formed side by side on a surface of a circuit board body and having solder bumps electrically connected to electrodes of the semiconductor chip formed thereon. A method for inspecting and coining electrical characteristics of solder bumps on a circuit board for mounting a semiconductor chip, comprising the steps of: a. Heating the solder bumps at a low temperature to soften the solder bumps; b. The flattened tip of a tester needle is pressed against the top of the softened solder bump with a predetermined pressing force, and the electrical insulation or electrical conductivity of the solder bump is inspected using the tester needle. And flattening the top of the softened solder bump with the flat tip of the tester needle to adjust the height of the top of the solder bump from the surface of the circuit board body.
【請求項2】 前記テスター針を複数本起立させて並べ
て設けて、その複数本の各テスター針の平面状をした先
端を、それに対応する前記回路基板本体の表面に並べて
形成された複数の各パッドに形成された軟化させたはん
だバンプの頂部に所定の押圧力で同時に押し付けて、そ
の複数本の各テスター針を用いて、前記の複数の各はん
だバンプの電気的絶縁性又は電気的導通性を検査すると
共に、前記の複数本の各テスター針の平面状をした先端
で前記の軟化させた複数の各はんだバンプの頂部を同時
に平押して、その複数の各はんだバンプの頂部の前記回
路基板本体の表面からの高さを整える請求項1記載の半
導体チップ実装用回路基板のはんだバンプの電気特性検
査及びコイニング方法。
2. A plurality of tester needles are provided standing up and arranged side by side, and a plurality of tester needles each having a planar tip are arranged on a surface of the circuit board body corresponding to the plurality of tester needles. Simultaneously press against the top of the softened solder bump formed on the pad with a predetermined pressing force, using the plurality of tester needles, electrically insulating or electrically conducting the plurality of solder bumps. And simultaneously pressing the tops of the plurality of softened solder bumps with the planar tips of the plurality of tester needles at the same time, and the circuit board body at the top of each of the plurality of solder bumps 2. The method for inspecting and coining electrical characteristics of solder bumps of a circuit board for mounting a semiconductor chip according to claim 1, wherein the height from the surface of the semiconductor chip is adjusted.
【請求項3】 前記テスター針の平面状をした先端を、
前記回路基板本体の表面に並べて形成された複数の各パ
ッドに形成された軟化させたはんだバンプの頂部に所定
の押圧力で次々と押し付けて、そのテスター針を用い
て、前記の複数の各はんだバンプの電気的絶縁性又は電
気的導通性を次々と検査すると共に、前記テスター針の
平面状をした先端で前記の軟化させた複数の各はんだバ
ンプの頂部を次々と平押して、その複数の各はんだバン
プの頂部の前記回路基板本体の表面からの高さを次々と
整える請求項1記載の半導体チップ実装用回路基板のは
んだバンプの電気特性検査及びコイニング方法。
3. A flat tip of the tester needle,
Each of the plurality of solders is pressed against the top of the softened solder bump formed on each of the pads formed side by side on the surface of the circuit board body with a predetermined pressing force, and the tester needle is used. Inspect the electrical insulation or electrical continuity of the bumps one after another, and press the tops of the plurality of softened solder bumps one after another with the flat tip of the tester needle, and press each of the plurality of solder bumps. 2. The method according to claim 1, wherein the height of the top of the solder bump from the surface of the circuit board body is adjusted one after another.
JP10179877A 1998-06-26 1998-06-26 Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting Pending JP2000012587A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10179877A JP2000012587A (en) 1998-06-26 1998-06-26 Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10179877A JP2000012587A (en) 1998-06-26 1998-06-26 Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting

Publications (1)

Publication Number Publication Date
JP2000012587A true JP2000012587A (en) 2000-01-14

Family

ID=16073472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10179877A Pending JP2000012587A (en) 1998-06-26 1998-06-26 Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting

Country Status (1)

Country Link
JP (1) JP2000012587A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038146A (en) * 2007-07-31 2009-02-19 Nidec-Read Corp Substrate processing device
KR101109401B1 (en) 2010-10-05 2012-01-30 삼성전기주식회사 Apparatus for coining-electric inspecting of substrate
JP2012039091A (en) * 2010-08-10 2012-02-23 Samsung Electro-Mechanics Co Ltd Substrate coining electrical inspection device
CN104603640A (en) * 2013-09-05 2015-05-06 皇家飞利浦有限公司 Radiation detector element
CN112951731A (en) * 2021-02-01 2021-06-11 西安微电子技术研究所 Method for flip-chip packaging of chip

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038146A (en) * 2007-07-31 2009-02-19 Nidec-Read Corp Substrate processing device
JP2012039091A (en) * 2010-08-10 2012-02-23 Samsung Electro-Mechanics Co Ltd Substrate coining electrical inspection device
KR101109401B1 (en) 2010-10-05 2012-01-30 삼성전기주식회사 Apparatus for coining-electric inspecting of substrate
CN104603640A (en) * 2013-09-05 2015-05-06 皇家飞利浦有限公司 Radiation detector element
JP2015537194A (en) * 2013-09-05 2015-12-24 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Radiation detector element
US9748300B2 (en) 2013-09-05 2017-08-29 Koninklijke Philips N.V. Radiation detector element
CN104603640B (en) * 2013-09-05 2018-03-30 皇家飞利浦有限公司 Radiation detector elements
CN112951731A (en) * 2021-02-01 2021-06-11 西安微电子技术研究所 Method for flip-chip packaging of chip

Similar Documents

Publication Publication Date Title
US6062873A (en) Socket for chip package test
KR100239286B1 (en) Semiconductor device and manufacturing method thereof
JP5918205B2 (en) Test apparatus and test method thereof
JP3578581B2 (en) Bare chip mounting structure and mounting method, and interposer used therefor
JP2000111576A (en) Packaging and mutual connection of contact structure
JP2001338955A (en) Semiconductor device and its manufacturing method
US20010040464A1 (en) Electric contact device for testing semiconductor device
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
JP2000012587A (en) Electric characteristic inspection and coining method of solder bumps of circuit board for semiconductor chip mounting
JPH04338648A (en) Semiconductor device, forming method for bump electrode of semiconductor device, mounting method for semiconductor device, chip carrier tape, display device, and electronic printer
JP3720887B2 (en) Contact device
JP2976619B2 (en) Semiconductor device inspection apparatus and manufacturing method thereof
JP3129305B2 (en) Test carrier and bare chip inspection method
JPH0829475A (en) Contact probe of mounted substrate inspection device
JP3596500B2 (en) Method for manufacturing semiconductor inspection device, semiconductor inspection device, and method for inspecting semiconductor device
KR20010076322A (en) Contact structure having contact bumps
JPH0822875A (en) Ic socket
JPH1123656A (en) Method and board for inspecting flip-chip ic
JP5126009B2 (en) Test method, test apparatus and semiconductor device manufacturing method
JP3119245B2 (en) Auxiliary probe card for wafer inspection and wafer inspection method
JPH0319251A (en) Inspection method for semiconductor device
JP2658831B2 (en) Method of manufacturing inspection connector
JPH11326381A (en) Contactor