JPH08202666A

JPH08202666A - 接続網

Info

Publication number: JPH08202666A
Application number: JP7033016A
Authority: JP
Inventors: Shigeru Kawai; 滋河合
Original assignee: GIJUTSU KENKYU KUMIAI SHINJOHO; GIJUTSU KENKYU KUMIAI SHINJOHO SHIYORI KAIHATSU KIKO; NEC Corp
Current assignee: GIJUTSU KENKYU KUMIAI SHINJOHO; GIJUTSU KENKYU KUMIAI SHINJOHO SHIYORI KAIHATSU KIKO; NEC Corp
Priority date: 1995-01-30
Filing date: 1995-01-30
Publication date: 1996-08-09

Abstract

(57)【要約】【目的】本発明は大規模で、しかもセルフルーティン
グと非閉塞の機能の両方を具備した接続網を提供するこ
とを目的とする。【構成】Ｎ個の第１のスイッチ１０は、入出力端子間
を接続するルーチング機能の他に、そのデータに付加さ
れているアドレスを識別するコンパレータを有してい
る。ｍ²個の第２のスイッチ２０は、入出力端子間を接
続するルーチング機能の他に、入力データに付加されて
いるアドレスを識別するコンパレータを有している。Ｎ
個の第３のスイッチ３０は入出力端子間を接続するルー
チング機能の他に、自己の出力ポートの使用／未使用を
監視する機能、及び制御信号としての送信許可信号を生
成して送信する機能を少なくとも有する。入力ポートの
中の任意のポートは、第１のスイッチ１０、第２のスイ
ッチ２０及び第３のスイッチ３０をそれぞれ一つずつ順
次に経由して任意の出力ポートに接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は接続網に係り、特にコン
ピュータ内部や交換機内部のスイッチングを行う接続網
に関する。

【０００２】

【従来の技術】コンピュータ内部のスイッチングを行う
接続網では、データ量が比較的小さく、またスイッチン
グの頻度が高いために、接続網（以下、ネットワークと
もいう）に高速なスイッチング特性と単純なルーティン
グ方法が要求される。一般的には、ネットワーク内部の
各スイッチが、データの転送先のアドレスを解読して、
アドレスのあるビットの値を認識することによってスイ
ッチの出力先を決定している。このようなネットワーク
では、データの転送先を各スイッチが決められるような
スイッチ間の配線パターンが重要であり、幾つかのネッ
トワークが知られている。

【０００３】一方、交換機内部のスイッチングを行う接
続網では、常に通信路が確保されていることが必要であ
り、非閉塞なネットワークが要求される。一般的には、
ネットワーク内部の各スイッチは、複雑なアルゴリズム
によって出力先を決められることになり、ネットワーク
全体の中で、どこの通信路が使用されているかを監視す
るプロセッサが不可欠である。

【０００４】本来、セルフルーティングと非閉塞の機能
を具備したネットワークが理想的であるが、従来はその
ようなネットワークはクロスバスイッチしか知られてい
なかった。

【０００５】

【発明が解決しようとする課題】しかるに、上記のクロ
スバスイッチは、ハードウェア量が多いため、１つのク
ロスバスイッチを大規模なネットワークには適用するこ
とができず、このためコンピュータではセルフルーティ
ング網のみ、交換機では非閉塞網のみが一般的に用いら
れている。

【０００６】本発明は上記の点に鑑みなされたもので、
大規模で、しかもセルフルーティングと非閉塞の機能の
両方を具備した接続網を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は上記の目的を達
成するため、Ｎ個の入力ポートとＮ個の出力ポートと
を接続する接続網において、入力ポートの中の任意のポ
ートを、１入力ｍ出力（ただし、ｍ＜Ｎ）の第１のスイ
ッチと、Ｎ／ｍ入力Ｎ／ｍ出力の第２のスイッチと、ｍ
入力１出力の第３のスイッチとをそれぞれ順次に経由し
て任意の前記出力ポートに接続する構成としたものであ
る。

【０００８】ここで、上記のＮは２のべき乗、ｍは２以
上でＮ／ｍ以下の２のべき乗である。また、第１のスイ
ッチは、Ｎ個の入力ポートに入力端が１対１に対応して
接続された全部でＮ個の並列に配置されたスイッチであ
り、第２のスイッチは、第１のスイッチの出力信号を入
力信号として受ける全部でｍ²個の並列に配置されたス
イッチであり、第３のスイッチは、第２のスイッチの出
力信号を入力信号として受ける全部でＮ個の並列に配置
されたスイッチであることを特徴とする。

【０００９】

【作用】図１は本発明の原理構成図を示す。本発明は図
１に示すように、Ｎ個の第１のスイッチ１０、ｍ²個の
第２のスイッチ２０及びＮ個の第３のスイッチ３０とか
らなり、全体としてＮ入力Ｎ出力の接続網を構成してい
る。第１のスイッチ１０はそれぞれ１入力ｍ出力であ
り、第２のスイッチ２０はＮ／ｍ入力Ｎ／ｍ出力であ
り、第３のスイッチ３０はｍ入力１出力である。

【００１０】図１において、ｉ番目（ｉ＝１，
２，．．．，Ｎ）の第１のスイッチ１０のｊ番目（ｊ＝
１，２，．．．，ｍ）の出力は、｛（ｊ−１）ｍ＋１＋
Ｍｏｄ（Ｎ／ｍ，ｉ−１）｝番目（ただし、Ｍｏｄ
（ｘ，ｙ）はｙ／ｘの商の整数部分を示す：以下同じ）
の第２のスイッチ２０の｛ｉ−（Ｎ／ｍ）Ｍｏｄ（Ｎ／
ｍ，ｉ−１）｝番目の入力に接続され、かつ、ｐ番目
（ｐ＝１，２，．．．，ｍ²）の第２のスイッチ２０の
ｑ番目（ｑ＝１，２，．．．，Ｎ／ｍ）の出力が、｛ｑ
＋（Ｎ／ｍ）Ｍｏｄ（ｍ，ｐ−１）｝番目の第３のスイ
ッチ３０の｛ｐ−ｍＭｏｄ（ｍ，ｐ−１）｝番目の入力
に接続されている。

【００１１】これにより、入力データにｌｏｇ₂Ｎビッ
トのアドレス信号を付加して第１のスイッチ１０に入力
すると、第１のスイッチがアドレス信号のうちのｌｏｇ
₂ｍビットから第１のスイッチのｍ出力の何番目の出力
と入力とを直結するかを判定し、第２のスイッチがアド
レス信号の残りのビットにより第２のスイッチの何番目
の出力を入力と直結するかを判定し、更に第３のスイッ
チが第２のスイッチからの入力を出力に直結することに
より、Ｎ個の入力ポートのうちの任意の入力ポートより
第１のスイッチ１０に入力された上記のアドレス信号が
付加されたデータはそのアドレス信号により指定された
出力ポートへ第２及び第３のスイッチ３０をそれぞれ経
由して出力される。

【００１２】本発明の接続網はクロスバスイッチ（本明
細書において、「クロスバスイッチ」は入力端子数と出
力端子数とが同一の、かつ、判断機能を有する、電子的
あるいは光学的スイッチングを行うスイッチ回路をい
う）と同じ機能を有し、しかも第１、第２及び第３のス
イッチ１０、２０及び３０という３種類のスイッチによ
って接続網を構成しているため、クロスバスイッチより
も小さいスイッチ構成により大きな接続網を構成でき
る。

【００１３】

【実施例】次に、本発明の実施例について説明する。図
２は本発明の一実施例の構成図を示す。本実施例の接続
網は、前記Ｎ＝８、ｍ＝２の例で、それぞれ１入力２出
力の全部で８個の第１のスイッチ１１〜１８と、それぞ
れ４入力４出力の全部で４個の第２のスイッチ２１〜２
４と、それぞれ２入力１出力の全部で８個の第３のスイ
ッチ３１〜３８とからなり、全体として８入力８出力の
接続網を構成している。

【００１４】また、同図中、実線はデータ信号伝送用信
号線、点線は制御信号伝送用信号線を示す。通常、デー
タ信号は図中、第１のスイッチ１１〜１８側から第３の
スイッチ３１〜３８方向へ伝送され、制御信号は第３の
スイッチ３１〜３８側から第１のスイッチ１１〜１８方
向へ伝送される。

【００１５】第１のスイッチ１１〜１８はそれぞれの入
力側に１対１に対応して接続されている図示しないプロ
セッサからデータａ１〜ａ８が入力されると共に、入出
力端子間を接続するルーチング機能の他に、そのデータ
に付加されているアドレスを識別するコンパレータを有
している。

【００１６】第２のスイッチ２１〜２４は、入力端子数
と出力端子数が同一のクロスバスイッチで、入出力端子
間を接続するルーチング機能の他に、入力データに付加
されているアドレスを識別するコンパレータを有してい
る。

【００１７】更に、第３のスイッチ３１〜３８はそれぞ
れの出力側に１対１に対応して接続されている図示しな
いプロセッサへデータｂ１〜ｂ８を出力する構成で、ま
た、入出力端子間を接続するルーチング機能の他に、自
己の出力ポートの使用／未使用を監視する機能、及び制
御信号としての送信許可信号を生成して送信する機能を
少なくとも有する。

【００１８】第１のスイッチ１１〜１８のうち、１番目
から４番目（ｉ＝１〜４）のスイッチ１１〜１４の１番
目（ｊ＝１）の出力は、前記Ｍｏｄ（Ｎ／ｍ，ｉ−１）
が「０」であり、（ｊ−１）ｍ＋１＋Ｍｏｄ（Ｎ／ｍ，ｉ−１）＝１（１）ｉ−（Ｎ／ｍ）Ｍｏｄ（Ｎ／ｍ，ｉ−１）＝ｉ（２）となるから、１番目の第２のスイッチ２１のそれぞれ１
番目から４番目の入力に接続され、２番目（ｊ＝２）の
出力は、（ｊ−１）ｍ＋１＋Ｍｏｄ（Ｎ／ｍ，ｉ−１）＝３（３）ｉ−（Ｎ／ｍ）Ｍｏｄ（Ｎ／ｍ，ｉ−１）＝ｉ（４）となるから、３番目の第２のスイッチ２３のそれぞれ１
番目から４番目の入力に接続される。

【００１９】同様にして、第１のスイッチ１１〜１８の
うち、５番目から８番目（ｉ＝５〜８）のスイッチ１５
〜１８の１番目（ｊ＝１）の出力は、前記Ｍｏｄ（Ｎ／
ｍ，ｉ−１）が「１」であるから、２番目の第２のスイ
ッチ２２のそれぞれ１番目から４番目の入力に接続さ
れ、２番目（ｊ＝２）の出力は、４番目の第２のスイッ
チ２４のそれぞれ１番目から４番目の入力に接続され
る。

【００２０】また、第２のスイッチ２１〜２４のうち、
１番目と２番目（ｐ＝１，２）のスイッチ２１、２２の
ｑ番目（ｑ＝１〜４）の出力は、前記Ｍｏｄ（ｍ，ｐ−
１）が「０」であり、｛ｑ＋（Ｎ／ｍ）Ｍｏｄ（ｍ，ｐ−１）｝＝ｑ（５）｛ｐ−ｍＭｏｄ（ｍ，ｐ−１）｝＝ｐ（６）となるから、１番目から４番目（ｑ＝１〜４）の第３の
スイッチ３１〜３４のそれぞれ１番目の入力と２番目
（ｐ＝１，２）の入力に接続される。

【００２１】同様にして、３番目と４番目（ｐ＝３，
４）の第２のスイッチ２３と２４のｑ番目（ｑ＝１〜
４）の出力は、前記Ｍｏｄ（ｍ，ｐ−１）が「１」であ
るから、５番目から８番目の第３のスイッチ３５〜３８
のそれぞれ１番目の入力と２番目の入力に接続される。

【００２２】第１のスイッチ１１〜１８と第２のスイッ
チ２１〜２４とは、前記したようにそれぞれコンパレー
タを有しており、入力信号中のｌｏｇ₂Ｎビット（ここ
ではＮ＝８であるから、３ビット）のアドレス信号のう
ち、第１のスイッチ１１〜１８のコンパレータはＭＳＢ
を、第２のスイッチ２１〜２４のコンパレータは残りの
２ビットを判別して、８個の第３のスイッチ３１〜３８
のいずれかに転送する。

【００２３】ここでは、上記の３ビットのアドレス信号
の値は一例として、図３に示すように、「０００」のと
きには１番目の第３のスイッチ３１、「００１」のとき
には２番目の第３のスイッチ３２、「０１０」のときに
は３番目の第３のスイッチ３３、．．．、「１１１」の
ときには第８番目の第３のスイッチ３８というように定
められている。

【００２４】次に、本実施例の動作について説明する。
図２の第１のスイッチ１１〜１８の入力側に設けられて
いる８台のプロセッサのうち、任意のプロセッサがデー
タを送信しようとする送信先のプロセッサに対応して設
けられている第３のスイッチを指定する３ビットのアド
レス信号が付加されたデータ送信要求を送出する。

【００２５】すると、第１のスイッチ１１〜１８及び第
２のスイッチ２１〜２４のうち、このデータ送信要求が
入力されたスイッチの各コンパレータにより、第３のス
イッチ３１〜３８のうちデータ送信要求中のアドレス信
号により指定された一の第３のスイッチにデータ送信要
求を供給する。このデータ送信要求が入力された第３の
スイッチは、自分の出力ポートが使用されているかどう
かを見て、使用されていないときには送信許可信号を発
生して、データ送信要求を入力した第２のスイッチへ返
送する。

【００２６】この送信許可信号は、上記の第２のスイッ
チ及び第１のスイッチをそれぞれ経由して、データ送信
要求を送信した送信元のプロセッサへ供給される。これ
により、第１乃至第３のスイッチによる接続が完了し、
以後プロセッサからデータがその接続ルートを介して送
信され、更に第３のスイッチから送信先のプロセッサへ
送信される。データが終了するとデータ終了信号が送信
先のプロセッサから出力され、送信元のプロセッサへ送
信される。

【００２７】次に、上記の本実施例の動作について、図
４乃至図８のフローチャートを併せ参照して更に詳細に
説明する。

【００２８】まず、図２の第１のスイッチ１１〜１８の
入力側に設けられている８台のプロセッサは、図４に示
すフローチャートに従い、送信先のプロセッサを示す３
ビットのアドレス信号を付加したデータ送信要求を、任
意のタイミングで対応して設けられた第１のスイッチに
送信し（ステップ１０１）、その後送信許可信号が第１
のスイッチより入力されるかどうか監視する（ステップ
１０２）。そして、送信許可信号が入力されてから送信
データの送信を開始する（ステップ１０３）。

【００２９】次に、第１のスイッチ１１〜１８の処理動
作について図５のフローチャートと共に説明する。第１
のスイッチ１１〜１８は対応して設けられているプロセ
ッサよりの前記データ送信要求を受信したがどうか常時
監視しており（ステップ２０１）、データ送信要求を受
信した場合には、データ送信要求中の３ビットアドレス
信号をラッチし（ステップ２０２）、そのうちの先頭の
ｌｏｇ₂ｍビット（ここでは、ｍ＝２だからＭＳＢの１
ビット）をそのコンパレータにより解読して出力先を決
定する（ステップ２０３）。

【００３０】すなわち、ステップ２０３において、第１
のスイッチ１１〜１８はアドレス信号のＭＳＢの値が
「０」のときには２つある出力端のうち１番目、すなわ
ち図２の上側の出力端を出力先として決定して入力デー
タ送信要求及びアドレス信号を出力し、ＭＳＢの値が
「１」のときには２つある出力端のうち２番目、すなわ
ち図２の下側の出力端を出力先として決定して入力デー
タ送信要求及びアドレス信号を出力する（ステップ２０
４、２０５）。その後、第１のスイッチ１１〜１８は、
送信許可信号が受信されるかどうかを監視する（ステッ
プ２０６）。ステップ２０７以降の動作は後述する。

【００３１】第２のスイッチ２１〜２４は、図６のフロ
ーチャートに従い処理動作を行う。第２のスイッチ（２
段目スイッチ）２１〜２４は、上記のデータ送信要求が
第１のスイッチ１１〜１８のうちのいずれかより入力さ
れて受信したかどうかを監視しており（ステップ３０
１）、データ送信要求を受信した場合は続いて第１のス
イッチより入力されるアドレス信号を受信してラッチし
（ステップ３０２）、アドレス信号のＭＳＢを除く残り
の２ビットの値をコンパレータにより解読して出力先を
決定する（ステップ３０３）。

【００３２】この出力先の決定は、第２のスイッチ２１
〜２４の４つの出力端のうち、アドレス信号のＭＳＢを
除く残りの２ビットの値が「００」のときには１番目の
出力端を出力先とし、「０１」のときには２番目の出力
端を出力先とし、「１０」のときには３番目の出力端を
出力先とし、「１１」のときには４番目の出力端を出力
先として決定する。この出力先の決定後に、第２のスイ
ッチ２１〜２４は受信したデータ送信要求を第３のスイ
ッチ（３段目のスイッチ）３１〜３８のうち、出力先の
第３のスイッチへ送信する（ステップ３０４）。

【００３３】従って、例えば、第２のスイッチ２１及び
２２がそのコンパレータによりアドレス信号のＭＳＢを
除く残りの２ビットの値が「００」であると検出したと
きには、１番目の出力端を出力先として決定して第３の
スイッチ３１へデータ送信要求を送信し、「０１」であ
ると検出したときには２番目の出力端を出力先として決
定して第３のスイッチ３２へデータ送信要求を送信し、
「１０」であると検出したときには、３番目の出力端を
出力先として決定して第３のスイッチ３３へデータ送信
要求を送信し、「１１」であると検出したときには４番
目の出力端を出力先として決定して第３のスイッチ３４
へデータ送信要求を送信する。

【００３４】同様に、第２のスイッチ２３及び２４がそ
のコンパレータによりアドレス信号のＭＳＢを除く残り
の２ビットの値を検出して、その検出値に応じて第３の
スイッチ３５〜３８のいずれかにデータ送信要求を送信
する。その後、第２のスイッチ２１〜２４は送信許可信
号が受信されたかどうかを監視する（ステップ３０
５）。

【００３５】第３のスイッチ３１〜３８は図７に示すフ
ローチャートに従った動作を行っており、第２のスイッ
チ２１〜２４より上記のデータ送信要求を受信すると
（ステップ４０１）、自己の出力ポートが未使用である
かどうかをチェックし（ステップ４０２）、未使用であ
ると検出したときにのみ対応して設けられた出力先のプ
ロセッサにデータ送信要求を送信する（ステップ４０
３）。

【００３６】続いて、第３のスイッチ３１〜３８のうち
データ送信要求を受信した第３のスイッチは、送信許可
信号を生成して第２のスイッチ２１〜２４のうちデータ
送信要求を送信してきた第２のスイッチに対して送信し
た後（ステップ４０４）、その第３のスイッチの入力と
出力とを直結する（ステップ４０５）。

【００３７】第２のスイッチ２１〜２４は、第３のスイ
ッチ３１〜３８から上記の送信許可信号を受信すると
（図６のステップ３０５）、その第２のスイッチの入力
と出力とを直結した後（同、ステップ３０６）、データ
終了信号が受信されたかどうかの監視を開始する（同、
ステップ３０７）。上記の入力と出力の直結により送信
許可信号が第１のスイッチ１１〜１８のうち対応して接
続されている第１のスイッチに供給される。

【００３８】第１のスイッチ１１〜１８は、上記の送信
許可信号を受信すると（図５のステップ２０６）、第１
のスイッチの入力と出力とを直結し（同、ステップ２０
７）、データ終了信号が受信されたかどうかの監視を開
始する（同、ステップ２０８）。上記の入力と出力の直
結により送信許可信号が対応して設けられている送信元
のプロセッサに出力される。

【００３９】送信元のプロセッサは、この送信許可信号
を受信すると（図４のステップ１０２）、それ以降送信
しようとするデータの送信を開始する（同、ステップ１
０３）。この送信データは、ステップ２０７、３０６及
び４０５での第１乃至第３のスイッチによる入力と出力
の直結動作による非閉塞ルーティング経路に沿って送信
先のプロセッサへ伝送される。

【００４０】例えば、第１のスイッチ１３に接続された
プロセッサが送信元、第３のスイッチ３６に接続された
プロセッサが送信先であるものとすると、アドレス信号
「１０１」を有するデータ送信要求送信により、第１の
スイッチ１３の入力と２番目の出力の直結、第２のスイ
ッチ２３の３番目の入力と２番目の出力の直結及び第３
のスイッチ３６の１番目の入力と出力の直結が行われる
結果、送信データは第１のスイッチ１３、第２のスイッ
チ２３及び第３のスイッチ３６を経由して目的の送信先
プロセッサへ高速に伝送される。他の場合も同様であ
る。

【００４１】図２では図示を省略してある出力側、すな
わち送信先のプロセッサは、図８に示すフローチャート
に従い、まず前記データ送信要求を受信したことを検出
すると（ステップ５０１）、その後に入力されるデータ
を送信元からのデータとして順次取り込み、そのデータ
内容あるいは所定の識別子あるいはデータの入力途絶時
間が一定時間経過したことなど所定の方法でデータ終了
を判断し（ステップ５０２）、データ終了と判断したと
きにはデータ終了信号を生成して対応する第３のスイッ
チへ出力する（ステップ５０３）。

【００４２】第３のスイッチ３１〜３８のうち送信先プ
ロセッサに接続されている第３のスイッチは、このデー
タ終了信号の受信を検出すると（図７のステップ４０
６）、接続されている２段目のスイッチ（第２のスイッ
チ）にデータ終了信号を転送する（同、ステップ４０
７）。第２のスイッチ２１〜２４のうち、このデータ終
了信号が転送される第２のスイッチは、このデータ終了
信号の受信を検出すると（図６のステップ３０７）、１
段目のスイッチ（第１のスイッチ）にデータ終了信号を
転送する（同、ステップ３０８）。

【００４３】第１のスイッチ１１〜１８のうち、このデ
ータ終了信号が転送される第１のスイッチは、このデー
タ終了信号の受信を検出すると（図５のステップ２０
８）、その入力端にデータ終了信号を転送し（同、ステ
ップ２０９）、これが送信元のプロセッサへ出力され
る。

【００４４】このように、本実施例によれば、第１のス
イッチ１１〜１８、第２のスイッチ２１〜２４及び第３
のスイッチ３１〜３８の３種類のスイッチにより接続網
を構成することにより、大規模な非閉塞ルーティング網
を実現することができる。

【００４５】以上は８入力８出力の接続網についての例
であるが、本発明はこれに限定されるものではなく、前
記Ｎは２のべき乗、ｍは２以上で、Ｎ／ｍ以下の２のべ
き乗の値をとることで、大規模な非閉塞ルーティング網
を実現することができる。例えば、ハードウェアの点か
ら１６入力１６出力のクロスバスイッチが限界であった
場合、これと同じハードウェア量で１入力２５６出力の
スイッチを構成できるから、４０９６（＝２５６×１
６）入力４０９６出力の接続網を構築することができ
る。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
クロスバスイッチと同じ機能を有し、しかも第１乃至第
３のスイッチという３種類のスイッチによって接続網を
構成することにより、クロスバスイッチよりも小さいス
イッチ構成によりセルフルーティングで非閉塞な大規模
接続網を構成できる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の一実施例の構成図である。

【図３】本発明の一実施例におけるアドレス設定の説明
図である。

【図４】図２の入力側プロセッサの処理動作説明用フロ
ーチャートである。

【図５】図２の第１のスイッチの処理動作説明用フロー
チャートである。

【図６】図２の第２のスイッチの処理動作説明用フロー
チャートである。

【図７】図２の第３のスイッチの処理動作説明用フロー
チャートである。

【図８】図２の出力側プロセッサの処理動作説明用フロ
ーチャートである。

【符号の説明】

１０、１１〜１８第１のスイッチ２０、２１〜２８第２のスイッチ３０、３１〜３８第３のスイッチ

Claims

【特許請求の範囲】

【請求項１】Ｎ個の入力ポートとＮ個の出力ポートと
を接続する接続網において、前記入力ポートの中の任意のポートを、１入力ｍ出力
（ただし、ｍ＜Ｎ）の第１のスイッチと、Ｎ／ｍ入力Ｎ
／ｍ出力の第２のスイッチと、ｍ入力１出力の第３のス
イッチとをそれぞれ順次に経由して任意の前記出力ポー
トに接続することを特徴とする接続網。
【請求項２】前記Ｎは２のべき乗、ｍは２以上でＮ／
ｍ以下の２のべき乗であることを特徴とする請求項１記
載の接続網。
【請求項３】前記第１のスイッチは、前記Ｎ個の入力
ポートに入力端が１対１に対応して接続された全部でＮ
個の並列に配置されたスイッチであり、前記第２のスイ
ッチは、前記第１のスイッチの出力信号を入力信号とし
て受ける全部でｍ²個の並列に配置されたスイッチであ
り、前記第３のスイッチは、前記第２のスイッチの出力
信号を入力信号として受ける全部でＮ個の並列に配置さ
れたスイッチであることを特徴とする請求項１又は２記
載の接続網。
【請求項４】ｉ番目（ｉ＝１，２，．．．，Ｎ）の前
記第１のスイッチのｊ番目（ｊ＝１，２，．．．，ｍ）
の出力は、｛（ｊ−１）ｍ＋１＋Ｍｏｄ（Ｎ／ｍ，ｉ−
１）｝番目（ただし、Ｍｏｄ（ｘ，ｙ）はｙ／ｘの商の
整数部分を示す：以下同じ）の前記第２のスイッチの
｛ｉ−（Ｎ／ｍ）Ｍｏｄ（Ｎ／ｍ，ｉ−１）｝番目の入
力に接続され、かつ、ｐ番目（ｐ＝１，２，．．．，ｍ
²）の前記第２のスイッチのｑ番目（ｑ＝１，
２，．．．，Ｎ／ｍ）の出力が、｛ｑ＋（Ｎ／ｍ）Ｍｏ
ｄ（ｍ，ｐ−１）｝番目の前記第３のスイッチの｛ｐ−
ｍＭｏｄ（ｍ，ｐ−１）｝番目の入力に接続されている
ことを特徴とする請求項１乃至３のうちいずれか一項記
載の接続網。
【請求項５】前記入力ポートより前記第１のスイッチ
に入力されるデータは、出力されるべき出力ポートに対
応した前記第３のスイッチ位置を指示するｌｏｇ₂Ｎビ
ットのアドレス信号が付加されており、該アドレス信号
のｌｏｇ₂ｍビットにより該第１のスイッチのｍ個の出
力のうちの何番目の出力かを指定し、該アドレス信号の
残りのビットにより前記第２のスイッチのＮ／ｍ個の出
力のうちの何番目の出力かを指定することを特徴とする
請求項４記載の接続網。