JPH0427243A - Ａｔｍセル集線方式 - Google Patents
Ａｔｍセル集線方式Info
- Publication number
- JPH0427243A JPH0427243A JP2131827A JP13182790A JPH0427243A JP H0427243 A JPH0427243 A JP H0427243A JP 2131827 A JP2131827 A JP 2131827A JP 13182790 A JP13182790 A JP 13182790A JP H0427243 A JPH0427243 A JP H0427243A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- buffer memories
- atm cell
- output request
- input ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 28
- 230000006870 function Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡＴＭセル集線方式に関し、特に複数の入力ポ
ートが入力するＡＴＶセル列を一つの出力ポートに出力
させるＡＴＭセル集線方式に関する。
ートが入力するＡＴＶセル列を一つの出力ポートに出力
させるＡＴＭセル集線方式に関する。
従来のＡＴＭスイッチ網では、ＡＴＭセル集線方式につ
いて特に考慮したものは無く、若し必要があれば、ＡＴ
Ｍセルに付けたラベルの表示に従って伝達されるとき、
自動的に成された経路選択が集線機能と同等の効果を発
生するようにすればよいと考えていた。しかしながら実
際にＡＴＭスイッチ網を考慮するとき、入力されたＡＴ
Ｍセルを、いかに能率良く次段に伝達するかが重要課題
であり、ハードの経済化については、あまり考慮したも
のではなかった。
いて特に考慮したものは無く、若し必要があれば、ＡＴ
Ｍセルに付けたラベルの表示に従って伝達されるとき、
自動的に成された経路選択が集線機能と同等の効果を発
生するようにすればよいと考えていた。しかしながら実
際にＡＴＭスイッチ網を考慮するとき、入力されたＡＴ
Ｍセルを、いかに能率良く次段に伝達するかが重要課題
であり、ハードの経済化については、あまり考慮したも
のではなかった。
上述した従来のＡＴＭスイッチ網では、ＡＴＭセルの伝
達については考慮しているが、実際には、個々の回線の
ＡＴＭセルの呼量が少ないため、集線方式を使用して伝
送速度を変えずにＡＴＭセルを伝達する伝送線の本数を
減少させることが可能であり、ＡＴＭスイッチ網内に取
入れても機能上は十分に満足する場合でも、これまでＡ
ＴＭスイッチ網の構成上に取入れられた集線機能がない
ため、ハードをより多く使用するスイッチ網構成としな
ければならないという問題点がある。
達については考慮しているが、実際には、個々の回線の
ＡＴＭセルの呼量が少ないため、集線方式を使用して伝
送速度を変えずにＡＴＭセルを伝達する伝送線の本数を
減少させることが可能であり、ＡＴＭスイッチ網内に取
入れても機能上は十分に満足する場合でも、これまでＡ
ＴＭスイッチ網の構成上に取入れられた集線機能がない
ため、ハードをより多く使用するスイッチ網構成としな
ければならないという問題点がある。
本発明の目的は、複数の入力ポートに対応する複数のバ
ッファメモリと、この複数のバッファメモリが出す出力
要求信号を入力する競合制御回路とを設け、この競合制
御回路は前述の複数のバッファメモリが出す出力要求信
号の競合制御を行うことにより、ＡＴＶスイッチ網に使
用して、ハードを大幅に増加させずにＡＴＶセルを集線
する機能を付加することができるＡＴＭセル集線方式を
提供することにある。
ッファメモリと、この複数のバッファメモリが出す出力
要求信号を入力する競合制御回路とを設け、この競合制
御回路は前述の複数のバッファメモリが出す出力要求信
号の競合制御を行うことにより、ＡＴＶスイッチ網に使
用して、ハードを大幅に増加させずにＡＴＶセルを集線
する機能を付加することができるＡＴＭセル集線方式を
提供することにある。
本発明のＡＴＭセル集線方式は、ＡＴＭスイッチ網での
ＡＴＶセル集線方式において、複数の入力ポートに対応
する複数のバッファメモリと、前記複数のバッファメモ
リが出す出力要求信号を入力する競合制御回路とを有し
、前記競合制御回路は前記複数のバッファメモリが出す
出力要求信号の競合制御を行い、前記出力要求信号を出
したバッファメモリの一つに出力許可信号を送出するこ
とにより前記複数の入力ポートが入力するＡＴＭセル列
を一つの出力ポートに出力させる集線機能を実現する構
成である。
ＡＴＶセル集線方式において、複数の入力ポートに対応
する複数のバッファメモリと、前記複数のバッファメモ
リが出す出力要求信号を入力する競合制御回路とを有し
、前記競合制御回路は前記複数のバッファメモリが出す
出力要求信号の競合制御を行い、前記出力要求信号を出
したバッファメモリの一つに出力許可信号を送出するこ
とにより前記複数の入力ポートが入力するＡＴＭセル列
を一つの出力ポートに出力させる集線機能を実現する構
成である。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
複数の入力ポートに対応するバッファメモリｌ。
２．３．４は、それぞれ競合制御回路５に接続し、出力
要求信号（以下Ｒｅｑと記す）６，９．１２゜１５を送
出することができ、競合制御回路５の出力する出力許可
信号（以下Ａｃｋと記す）８゜１１．１４．１７を受信
すると、受信したバッファメモリ１，２，３．４の中の
一つがＡＴＭセル出力データ（以下Ｃｅ１ｌと記す）７
，１０゜１３．１６の中の一つを送出する。
要求信号（以下Ｒｅｑと記す）６，９．１２゜１５を送
出することができ、競合制御回路５の出力する出力許可
信号（以下Ａｃｋと記す）８゜１１．１４．１７を受信
すると、受信したバッファメモリ１，２，３．４の中の
一つがＡＴＭセル出力データ（以下Ｃｅ１ｌと記す）７
，１０゜１３．１６の中の一つを送出する。
次に動作について説明する。
今、複数の入力ポートにＡＴＭセルが到着し、それぞれ
の入力ポートに対応するバッファメモリ１．２，３．４
に蓄積されると、バッファメモリ１．２，３．４は、競
合制御回路５にＲｅｑ６゜９．１２．１５を送出する。
の入力ポートに対応するバッファメモリ１．２，３．４
に蓄積されると、バッファメモリ１．２，３．４は、競
合制御回路５にＲｅｑ６゜９．１２．１５を送出する。
競合制御回路５は、受信したＲ ｅ ｑ ６ 、９ 、
１ ’２ 、 ｌ ５の中から、つの信号例えばＲｅ
ｑ６を選択し、そのＲｅｑ６を送出したバッファメモリ
１にＡ ｃ ｋ ８を送出する。Ａｃｋ８を受信したバ
ッファメモリ１は、蓄積しているＣｅ１１７を、競合制
御回路５に送出する。
１ ’２ 、 ｌ ５の中から、つの信号例えばＲｅ
ｑ６を選択し、そのＲｅｑ６を送出したバッファメモリ
１にＡ ｃ ｋ ８を送出する。Ａｃｋ８を受信したバ
ッファメモリ１は、蓄積しているＣｅ１１７を、競合制
御回路５に送出する。
このようにして、順次、バッファメモリ２．３゜４に蓄
積されているＣｅ１ｌｌＯ，１３，１６を送出し、これ
によって、伝送速度を変えずに伝送線の本数を減少させ
ることが可能となる。
積されているＣｅ１ｌｌＯ，１３，１６を送出し、これ
によって、伝送速度を変えずに伝送線の本数を減少させ
ることが可能となる。
以上説明したように、本発明は、複数の入力ポートに対
応する複数のバッファメモリと、この複数のバッファメ
モリが出す出力要求信号を入力する競合制御回路とを設
け、この競合制御回路は前述の複数のバッファメモリが
出す出力要求信号の競合制御を行うことにより、ＡＴＭ
スイッチ網に使用して、ハードを大幅に増加させずにＡ
ＴＭセルを集線する機能を付加することができる効果が
有る。
応する複数のバッファメモリと、この複数のバッファメ
モリが出す出力要求信号を入力する競合制御回路とを設
け、この競合制御回路は前述の複数のバッファメモリが
出す出力要求信号の競合制御を行うことにより、ＡＴＭ
スイッチ網に使用して、ハードを大幅に増加させずにＡ
ＴＭセルを集線する機能を付加することができる効果が
有る。
第１図は本発明の一実施例のブロック図である。
１．２．３．４・・・・・・バッファメモリ、５・・・
・・・競合制御回路、６．９．１２．１５・・・・・・
出力要求信号（Ｒｅ ｑ） 、 ７．．１０．１３．１
６・−−−−−ＡＴＭセル出力データ（Ｃｅ Ｉ Ｉ）
、８，１１，１４゜１７・・・・・・出力許可信号（Ａ
ｃｋ）。 代理人 弁理士 内 原 晋
・・・競合制御回路、６．９．１２．１５・・・・・・
出力要求信号（Ｒｅ ｑ） 、 ７．．１０．１３．１
６・−−−−−ＡＴＭセル出力データ（Ｃｅ Ｉ Ｉ）
、８，１１，１４゜１７・・・・・・出力許可信号（Ａ
ｃｋ）。 代理人 弁理士 内 原 晋
Claims (1)
- ＡＴＭスイッチ網でのＡＴＭセル集線方式において、複
数の入力ポートに対応する複数のバッファメモリと、前
記複数のバッファメモリが出す出力要求信号を入力する
競合制御回路とを有し、前記競合制御回路は前記複数の
バッファメモリが出す出力要求信号の競合制御を行い、
前記出力要求信号を出したバッファメモリの一つに出力
許可信号を送出することにより前記複数の入力ポートが
入力するＡＴＭセル列を一つの出力ポートに出力させる
集線機能を実現することを特徴とするＡＴＭセル集線方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131827A JPH0427243A (ja) | 1990-05-22 | 1990-05-22 | Ａｔｍセル集線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131827A JPH0427243A (ja) | 1990-05-22 | 1990-05-22 | Ａｔｍセル集線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427243A true JPH0427243A (ja) | 1992-01-30 |
Family
ID=15067029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131827A Pending JPH0427243A (ja) | 1990-05-22 | 1990-05-22 | Ａｔｍセル集線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653989A (ja) * | 1992-07-29 | 1994-02-25 | Nec Corp | Ａｔｍセル多重回路 |
| US7678876B2 (en) | 2004-12-02 | 2010-03-16 | Dsm Ip Assets B.V. | Hydroxy-aromatic compound, process for the preparation thereof, and use of the compound |
-
1990
- 1990-05-22 JP JP2131827A patent/JPH0427243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653989A (ja) * | 1992-07-29 | 1994-02-25 | Nec Corp | Ａｔｍセル多重回路 |
| US7678876B2 (en) | 2004-12-02 | 2010-03-16 | Dsm Ip Assets B.V. | Hydroxy-aromatic compound, process for the preparation thereof, and use of the compound |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701906A (en) | Packet switching network with multiple packet destinations | |
| US5463486A (en) | Self-routing multi-stage photonic interconnect | |
| JPH02151151A (ja) | 交換システム | |
| JPH02263260A (ja) | メモリアクセススイッチネットワーク | |
| EP1058195A2 (en) | Multiple level minimum logic network | |
| CA2099024A1 (en) | Multi media analog/digital/optical switching apparatus | |
| US6904046B2 (en) | Self-route multi-memory packet switch adapted to have an expandable number of input/output ports | |
| US5371621A (en) | Self-routing multi-stage photonic interconnect | |
| US5420982A (en) | Hyper-cube network control system having different connection patterns corresponding to phase signals for interconnecting inter-node links and between input/output links | |
| JPH02303242A (ja) | バス中継装置 | |
| EP0142332B1 (en) | Interconnection networks | |
| US6819675B2 (en) | Self-route multi-memory expandable packet switch with overflow processing means | |
| US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
| JPH0427243A (ja) | Ａｔｍセル集線方式 | |
| US7142515B2 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism | |
| US7130302B2 (en) | Self-route expandable multi-memory packet switch | |
| JPS6298842A (ja) | パケツト交換システム | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| KR200293711Y1 (ko) | 에이티엠 교환기의 스페셜 멀티캐스팅 시스템 | |
| JPH08305649A (ja) | マルチキャスト方法及び交換スイッチ | |
| JPH11212927A (ja) | 競合調停方法 | |
| JPH0458644A (ja) | パケットスイッチ及びその接続制御装置 | |
| SU1432546A1 (ru) | Устройство маршрутизации | |
| JP3019573B2 (ja) | 同期方式 | |
| JPH0282342A (ja) | データ通信装置 |