JPH08166901A - メモリ制御回路及びそれを備えたファクシミリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 動作速度や動作タイミングの異なる複数のＤ
ＭＡコントローラを使用した場合でも、作動されるＤＭ
Ａコントローラに応じた制御信号をメモリに対して容易
かつ確実に供給する。 【構成】 ＣＰＵ１は、画データの転送時、各ＤＭＡコ
ントローラ２，１４に対して所定のタイミングで作動指
令を行う。すると、その指令に基づき、各ＤＭＡコント
ローラ２，１４は、画像メモリ６或いはモデムバッファ
５とＣＰＵ１から指定された所定の入出力手段との間で
画データのＤＭＡ転送を行わせる。又、ＣＰＵ１は、前
記作動指令を行ったとき、何れのＤＭＡコントローラ
２，１４に対して作動指令を行ったかを状態表示信号と
してメモリ制御回路１５に出力する。すると、メモリ制
御回路１５は、その状態表示信号に基づき、作動される
ＤＭＡコントローラ２，１４に応じたデータ入出力のた
めの制御信号を、画像メモリ６等に対して供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】 本発明は、動作速度や動作タイ
ミングの異なる複数の各ＤＭＡコントローラの制御によ
り、メモリと複数の各入出力手段との間でデータのＤＭ
Ａ転送が行われる場合に、データ入出力のための制御信
号をメモリに対して供給するメモリ制御回路及びそれを
備えたファクシミリ装置に関するものである。

【０００２】

【従来の技術】 例えば、ファクシミリ装置において、
画像メモリと各種入出力装置との間で画データを短時間
で効率良く転送するために、その転送をＣＰＵ等の主制
御部のプログラム制御によることなく、ＤＭＡ（ダイレ
クトメモリアクセス）制御により行うようにしたものが
ある。このＤＭＡ制御においては、ＤＭＡコントローラ
により、画像メモリと所定の入出力装置との間に主制御
部とは独立したデータ転送路（チャネル）が形成され、
画データが画像メモリと所定の入出力装置との間で直接
転送される。通常、ＤＭＡコントローラは、複数チャネ
ル分の転送を行うことができるように構成され、１つの
チャネルで画像メモリに対して１つの入出力装置をアク
セスすることができる。

【０００３】ところで、ファクシミリ装置においては、
画像メモリにアクセスされる入出力装置として、画像読
取のための読取装置、画データの印字のための記録装置
及び画データの符号・復号化を行うためのＣＯＤＥＣを
始めとして、パソコン等の外部機器との間でデータ転送
を行うためのインターフェイス等、それ以外にも多数の
入出力装置を備えたものがある。そして、このようなフ
ァクシミリ装置では、多数の入出力装置に対応して、Ｄ
ＭＡ転送のためのチャネルを多数設ける必要がある。し
かし、１つのＤＭＡコントローラで制御できるチャネル
数には限度があるため、必要なチャネル数を１つのＤＭ
Ａコントローラでカバーできないような場合には、複数
のＤＭＡコントローラを設ける必要がある。

【０００４】

【発明が解決しようとする課題】 この場合、複数のＤ
ＭＡコントローラとして、それらの動作速度や動作タイ
ミングが同一のものを使用する必要はない。即ち、入出
力装置の中には、画データの転送を高速で行う必要があ
るものと、比較的低速で行ってもよいものとがある。そ
のため、これら全ての入出力装置に対して動作速度の速
いＤＭＡコントローラのチャネルを割り当てる必要はな
く、装置の製作コスト等を考慮すれば、画データの転送
を高速で行う必要があるものについては動作速度の速い
ＤＭＡコントローラのチャネルを、画データの転送を比
較的低速で行ってもよいものについては動作速度の遅い
ＤＭＡコントローラのチャネルを割り当てることが望ま
しい。

【０００５】ところが、このように、複数のＤＭＡコン
トローラとして、それらの動作速度等の異なるものが使
用された場合には、画像メモリに対して供給する画デー
タ入出力のための制御信号も、作動されるＤＭＡコント
ローラに応じて変える必要がある。このため、画像メモ
リの画データの入出力制御を正確に行うことが困難にな
るという問題が生じる。

【０００６】本発明は上記問題点を解消するためになさ
れたものであって、その目的は、動作速度や動作タイミ
ングの異なる複数のＤＭＡコントローラを使用した場合
でも、作動されるＤＭＡコントローラに応じた制御信号
をメモリに対して容易かつ確実に供給することができる
メモリ制御回路及びそれを備えたファクシミリ装置を提
供することにある。

【０００７】

【課題を解決するための手段】 上記の目的を達成する
ために、請求項１の発明では、主制御部からの指令に基
づき、動作速度や動作タイミングの異なる複数の各ＤＭ
Ａコントローラにより、メモリと複数の各入出力手段と
の間でデータのＤＭＡ転送を行わせるに際して、主制御
部からの状態表示信号に基づき、作動されるＤＭＡコン
トローラに応じたデータ入出力のための制御信号をメモ
リに対して供給するように構成したものである。

【０００８】請求項２の発明では、メモリは画データを
記憶するための画像メモリであって、複数のＤＭＡコン
トローラは画像メモリと複数の各入出力手段との間で画
データのＤＭＡ転送を行わせるものである。

【０００９】請求項３の発明では、入出力手段として少
なくとも、原稿上の画像を読み取る読取手段と、画像メ
モリ内の画データに基づき記録紙上に印字を行う記録手
段とを備え、読取手段から画像メモリへの読取画データ
の転送及び画像メモリから記録手段への画データの転送
を、動作速度の最も速いＤＭＡコントローラで行わせる
ように構成したものである。

【００１０】

【作用】 従って、請求項１の発明によれば、主制御部
からの指令に基づき、所定のＤＭＡコントローラが作動
されて、メモリと所定の入出力手段との間でデータのＤ
ＭＡ転送が行われる。このとき、主制御部からの状態表
示信号に基づき、作動されるＤＭＡコントローラに応じ
た制御信号がメモリに対して供給される。このため、複
数のＤＭＡコントローラとして、動作速度や動作タイミ
ングの異なるものが使用された場合でも、メモリに対し
て供給される制御信号が、作動されるＤＭＡコントロー
ラに応じて変えられ、メモリのデータの入出力制御が正
確に行われる。

【００１１】請求項２の発明によれば、多数の入出力手
段を備えているファクシミリ装置においても、複数のＤ
ＭＡコントローラにより、画像メモリとの間での画デー
タの転送を短時間で効率良く行うことができる。

【００１２】請求項３の発明によれば、特に高速処理を
要求される原稿上の画像の読取動作と画データの記録紙
上への記録動作とについて、高速で行うことが可能とな
る。

【００１３】

【実施例】 以下、本発明をファクシミリ装置に具体化
した一実施例を図面に基づいて説明する。図１に、この
ファクシミリ装置の回路構成を示す。主制御部としての
ＣＰＵ（中央処理装置）１は、装置全体の動作を制御す
るためのプログラム等を記憶したＲＯＭ（リードオンリ
メモリ）、及び各種情報を一時的に記憶するためのＲＡ
Ｍ（ランダムアクセスメモリ）を備えてなるものであ
る。又、ＣＰＵ１はＤＭＡコントーラ２を内蔵してお
り、このＤＭＡコントローラ２により、複数チャネル
（本実施例では最大４チャネル）分のデータ転送が可能
となっている。ＮＣＵ（ネットワークコントロールユニ
ット）３は電話回線との接続を制御する。入出力手段と
してのモデム４は送受信データの変調、復調を行う。

【００１４】ＳＲＡＭ（スタティクＲＡＭ）よりなるメ
モリとしてのモデムバッファ５は、送受信画データを一
時的に記憶するためのものであり、送信に際して画デー
タをモデム４に転送したり、受信に際してモデム４から
転送されてくる画データを一時的に記憶したりする。Ｄ
ＲＡＭ（ダイナミックＲＡＭ）よりなる画像メモリ６
は、画データを符号化状態で記憶する。スキャナ７は、
原稿上の画像を読み取る。読取側ＣＯＤＥＣ８は、スキ
ャナ７で読み取られた画データを符号化して、その符号
化データをバスｂｓを介して画像メモリ６に出力する。
本実施例では、スキャナ７及び読取側ＣＯＤＥＣ８によ
り、入出力手段としての読取手段が構成されている。記
録側ＣＯＤＥＣ９は、画像メモリ６からバスｂｓを介し
て転送されてくる画データを復号化して、その復号化デ
ータをプリンタ１０に出力する。記録手段としてのプリ
ンタ１０は、記録側ＣＯＤＥＣ９から送られてくる復号
化された画データに基づき、記録紙上に印字を行う。本
実施例では、プリンタ１０及び記録側ＣＯＤＥＣ９によ
り、入出力手段としての記録手段が構成されている。

【００１５】入出力手段としての通信用ＣＯＤＥＣ１１
は、送信に際して画像メモリ６から転送されてくる画デ
ータを復号化した後に再符号化してモデムバッファ５に
転送するとともに、受信に際してモデムバッファ５から
転送されてくる受信画データを復号化した後に再符号化
して画像メモリ６に転送したりする。即ち、自機の画像
メモリ６に記憶される画データの符号化形式と、相手側
装置が受信可能な画データの符号化形式或いは相手側装
置から送信されてくる画データの符号化形式とは必ずし
も一致しない。従って、通信用ＣＯＤＥＣ１１により、
送信に際して画像メモリ６内の画データを相手側装置が
受信可能な符号化形式に再度変更するとともに、受信に
際して相手側装置からの画データを画像メモリ６に記憶
可能な符号化形式に再度変更するようにしている。

【００１６】入出力手段としてのＲＳ２３２Ｃ等のシリ
アルインターフェイス１２は、パソコン等の図示しない
外部機器との間で画データをシリアルデータとしてやり
取りするために設けられている。コネクタ１３は、図示
しないケーブルを介して外部機器を接続するためのもの
である。そして、このコネクタ１３に外部機器が接続さ
れた状態で、画像メモリ６内のデータがシリアルインタ
ーフェイス１２を介して外部機器に転送されるととも
に、外部機器から転送されてくるデータがシリアルイン
ターフェイス１２を介して画像メモリ６内に取り込まれ
る。

【００１７】外付けのＤＭＡコントローラ１４は、前記
ＣＰＵ１に内蔵されたＤＭＡコントローラ２とは別に独
立して設けられ、複数チャネル（本実施例では最大４チ
ャネル）分のデータ転送が可能となっている。メモリ制
御回路１５は、ＣＰＵ１及び各ＤＭＡコントローラ１，
１４からの指令に基づき、画像メモリ６及びモデムバッ
ファ５に対する画データの書込み及び読出しを制御す
る。

【００１８】尚、本実施例において、ＣＰＵ１には動作
クロックとして３２ＭＨｚのクロック信号が与えられて
いる。そして、ＣＰＵ１に内蔵されたＤＭＡコントーラ
２には、動作クロックとしてＣＰＵ１より１６ＭＨｚの
クロック信号が与えられ、ＤＭＡコントーラ２は、この
１６ＭＨｚのクロック信号に基づく動作速度で作動され
る。又、外付けのＤＭＡコントローラ１４には、動作ク
ロックとしてＣＰＵ１より８ＭＨｚのクロック信号が与
えられ、ＤＭＡコントーラ１４は、この８ＭＨｚのクロ
ック信号に基づく動作速度で作動される。つまり、本実
施例では、ＣＰＵ１に内蔵されたＤＭＡコントーラ２の
方が、外付けのＤＭＡコントローラ１４よりその動作速
度が速くなっている。

【００１９】又、本実施例において、ＣＰＵ１に内蔵さ
れたＤＭＡコントーラ２は、読取側ＣＯＤＥＣ８から画
像メモリ６への画データの転送、画像メモリ６から記録
側ＣＯＤＥＣ９への画データの転送、及び送受信時にお
ける画像メモリ６と通信用ＣＯＤＥＣ１１との間の画デ
ータの転送という３チャネル分のデータ転送をＤＭＡ制
御する。尚、このＤＭＡコントーラ２の残りの１チャネ
ル分は、外付けのＤＭＡコントローラ１４に対して、画
像メモリ６及びモデムバッファ５のアドレス指定等を行
うためのデータを転送する等、外付けのＤＭＡコントロ
ーラ１４の制御のために割り当てられている。

【００２０】一方、外付けのＤＭＡコントローラ１４
は、送受信時におけるモデムバッファ５と通信用ＣＯＤ
ＥＣ１１との間の画データの転送、モデムバッファ５と
モデム４との間の画データの転送、及び画像メモリ６と
シリアルインターフェイス１２との間の画データの転送
という３チャネル分のデータ転送をＤＭＡ制御する。
尚、画像メモリ６と通信用ＣＯＤＥＣ１１との間の画デ
ータの転送を外付けのＤＭＡコントローラ１４で、モデ
ムバッファ５と通信用ＣＯＤＥＣ１１との間の画データ
の転送をＣＰＵ１内蔵のＤＭＡコントーラ２でＤＭＡ制
御するように変更してもよい。

【００２１】そして、ＣＰＵ１は、例えばファクシミリ
通信動作の開始に伴い画データの送受信が行われると
き、各ＤＭＡコントローラ２，１４に対して所定のタイ
ミングで作動指令を行う。すると、その指令に基づき、
各ＤＭＡコントローラ２，１４は、画像メモリ６或いは
モデムバッファ５とＣＰＵ１から指定された所定の入出
力手段との間で画データのＤＭＡ転送を行わせる。

【００２２】又、ＣＰＵ１は、各ＤＭＡコントローラ
２，１４に対して作動指令を行ったとき、何れのＤＭＡ
コントローラ２，１４に対して作動指令を行ったかを状
態表示信号としてメモリ制御回路１５に出力する。する
と、メモリ制御回路１５は、その状態表示信号に基づ
き、作動されるＤＭＡコントローラ２，１４に応じたデ
ータ入出力のための制御信号を、画像メモリ６或いはモ
デムバッファ５に対して供給する。

【００２３】即ち、例えば、外付けのＤＭＡコントロー
ラ１４により画像メモリ６との間のデータ転送がＤＭＡ
制御される場合には、画像メモリ６に対する画データの
読出し／書込みが図２のタイムチャートに示すような速
度及びタイミングで行われる。同図に示すように、この
読出し／書込み動作は、８ＭＨｚのクロック信号の４周
期Ｓ１〜Ｓ４を１サイクルとして行われる。

【００２４】外付けのＤＭＡコントローラ１４は、ＣＰ
Ｕ１から与えられた８ＭＨｚのクロック信号をメモリ制
御回路１５に出力するとともに、所定の読出し／書込み
信号Ｒ／Ｄをメモリ制御経路１５及び画像メモリ６に出
力する。尚、ＤＭＡコントローラ１４は、８ＭＨｚのク
ロック信号の１サイクルにおける第２周期Ｓ２の立ち下
がりから若干遅れたタイミングで読出し／書込み信号Ｒ
／Ｄを立ち下げるとともに、第４周期Ｓ４の立ち下がり
から若干遅れたタイミングで、読出し／書込み信号Ｒ／
Ｄを立ち上げる。又、ＣＰＵ１は、前記状態表示信号及
び１６ＭＨｚのクロック信号をメモリ制御回路１５に出
力する。

【００２５】このとき、メモリ制御回路１５は、状態表
示信号の入力に基づき、図２に示すような行(Row) アド
レス選択信号ＲＡＳ、列(Column)アドレス選択信号ＣＡ
Ｓ、及びアドレス信号ＡＤＤを、制御信号として画像メ
モリ６に出力する。同図に示すように、メモリ制御回路
１５は、１６ＭＨｚのクロック信号の立ち下がりから若
干遅れたタイミングで、入力される読出し／書込み信号
Ｒ／ＤのＬ／Ｈの状態を、行アドレス選択信号ＲＡＳと
して出力する。又、メモリ制御回路１５は、その行アド
レス選択信号ＲＡＳの立ち上がり及び立ち下がりを所定
時間遅延させた信号を、列アドレス選択信号ＣＡＳとし
て出力する。更に、メモリ制御回路１５は、８ＭＨｚの
クロック信号の１サイクルにおける第１周期Ｓ１の立ち
下がりに基づき、ＤＭＡコントローラ１４から入力され
るアドレス信号ＡＤＤを行アドレスに切り替えるととも
に、第３周期Ｓ３の立ち下がりに基づき、アドレス信号
ＡＤＤを列アドレスに切り替えて出力する。

【００２６】その結果、画像メモリ６は、行及び列アド
レス選択信号ＲＡＳ，ＣＡＳの立ち下がりに基づき、そ
れぞれアドレス信号ＡＤＤの行アドレス及び列アドレス
を取り込む。そして、画像メモリ６は、前記読出し／書
込み信号Ｒ／Ｄに基づき、その取り込んだアドレスにお
いて画データの読出し／書込みを行う。

【００２７】尚、特に図示しないが、外付けのＤＭＡコ
ントローラ１４によりモデムバッファ５との間のデータ
転送がＤＭＡ制御される場合には、モデムバッファ５に
対する画データの読出し／書込みが前記とは異なるタイ
ミングとなるが、この場合も前記とほぼ同様な方法によ
り、そのタイミングが所定タイミングに設定される。

【００２８】又、ＣＰＵ１内蔵のＤＭＡコントローラ２
により画像メモリ６との間のデータ転送がＤＭＡ制御さ
れる場合には、画像メモリ６に対する画データの読出し
／書込みが図３のタイムチャートに示すような速度及び
タイミングで行われる。同図に示すように、この読出し
／書込み動作は、１６ＭＨｚのクロック信号の４周期Ｔ
１〜Ｔ４を１サイクルとして行われる。

【００２９】ＤＭＡコントローラ２は、ＣＰＵ１から与
えられた１６ＭＨｚのクロック信号をメモリ制御回路１
５に出力する。又、ＣＰＵ１は、前記状態表示信号及び
同図に示すようなバスサイクルスタート信号ＢＣＹＳＴ
をメモリ制御回路１５に出力する。

【００３０】このとき、メモリ制御回路１５は、状態表
示信号の入力に基づき、図３に示すような行アドレス選
択信号ＲＡＳ、列アドレス選択信号ＣＡＳ、及びアドレ
ス信号ＡＤＤを、制御信号として画像メモリ６に出力す
る。同図に示すように、メモリ制御回路１５は、１６Ｍ
Ｈｚのクロック信号の１サイクルにおける第２周期Ｔ２
の立ち下がりから若干遅れたタイミングで、入力された
バスサイクルスタート信号ＢＣＹＳＴのＬレベルの状態
を、行アドレス選択信号ＲＡＳとして出力するととも
に、同信号ＲＡＳをクロック信号の２周期分後に立ち上
げる。又、メモリ制御回路１５は、その行アドレス選択
信号ＲＡＳの立ち上がり及び立ち下がりを所定時間遅延
させた信号を、列アドレス選択信号ＣＡＳとして出力す
る。更に、メモリ制御回路１５は、１６ＭＨｚのクロッ
ク信号の１サイクルにおける第１周期Ｔ１の立ち下がり
に基づき、ＤＭＡコントローラ２から入力されるアドレ
ス信号ＡＤＤを行アドレスに切り替えるとともに、第３
周期Ｔ３の立ち下がりに基づき、アドレス信号ＡＤＤを
列アドレスに切り替えて出力する。

【００３１】その結果、画像メモリ６は、前記と同様
に、行及び列アドレス選択信号ＲＡＳ，ＣＡＳの立ち下
がりに基づき、それぞれアドレス信号ＡＤＤの行アドレ
ス及び列アドレスを取り込み、その取り込んだアドレス
において画データの読出し／書込みを行う。

【００３２】次に、前記のように構成されたファクシミ
リ装置の作用を説明する。さて、例えばファクシミリ送
信動作が開始された場合には、先ずスキャナ７により原
稿上の画像が読み取られるとともに、その読取画データ
が読取側ＣＯＤＥＣ８にて符号化される。そして、その
符号化データは、ＣＰＵ１内蔵のＤＭＡコントローラ２
により、バスｂｓを介して画像メモリ６にＤＭＡ転送さ
れて、同メモリ６に一旦記憶される。その後、画像メモ
リ６内の画データは、同じくＣＰＵ１内蔵のＤＭＡコン
トローラ２により、通信用ＣＯＤＥＣ１１にＤＭＡ転送
されて、復号化及び再符号化処理をなされる。続いて、
画データは、外付けのＤＭＡコントローラ１４により、
通信用ＣＯＤＥＣ１１からモデムバッファ５にＤＭＡ転
送されるとともに、同バッファ５からモデム４にＤＭＡ
転送され、モデム４にて変調された後、ＮＣＵ３及び電
話回線を介して相手側装置に送信される。

【００３３】一方、ファクシミリ受信動作が開始された
場合には、相手側装置から送信されてきた画データがＮ
ＣＵ３及びモデム４を介して受信され、モデム４にて復
調される。そして、画データは、外付けのＤＭＡコント
ローラ１４により、モデム４からモデムバッファ５にＤ
ＭＡ転送されるとともに、同バッファ５から通信用ＣＯ
ＤＥＣ１１にＤＭＡ転送されて、復号化及び再符号化処
理をなされる。続いて、符号化された画データは、ＣＰ
Ｕ１内蔵のＤＭＡコントローラ２により画像メモリ６に
ＤＭＡ転送されて、同メモリ６に一旦記憶される。その
後、画像メモリ６内の画データは、同じくＣＰＵ１内蔵
のＤＭＡコントローラ２により記録側ＣＯＤＥＣ９にＤ
ＭＡ転送されて、同ＣＯＤＥＣ９にて復号化される。そ
して、その復号化データに基づき、プリンタ１０により
記録紙上に印字が行われる。

【００３４】又、コネクタ１３に接続された外部機器と
の間でデータの通信が行われる場合には、外付けのＤＭ
Ａコントローラ１４により、画像メモリ６内のデータが
シリアルインターフェイス１２にＤＭＡ転送されてから
外部機器に送られるとともに、外部機器から送られてき
たデータがシリアルインターフェイス１２から画像メモ
リ６にＤＭＡ転送されて、同メモリ６に記憶される。

【００３５】尚、上記のように、画像メモリ６やモデム
バッファ５と所定の入出力手段との間で画データのＤＭ
Ａ転送が開始されるときには、ＣＰＵ１より各ＤＭＡコ
ントローラ２，１４に対して所定のタイミングで作動指
令がなされる。又、このとき、何れのＤＭＡコントロー
ラ２，１４に対して作動指令がなされたかが、状態表示
信号としてＣＰＵ１よりメモリ制御回路１５に出力され
る。すると、その状態表示信号に基づき、メモリ制御回
路１５にて、何れのＤＭＡコントローラ２，１４が作動
されるかが認識され、その作動されるＤＭＡコントロー
ラ２，１４に応じて、図２及び図３に示すような制御信
号が画像メモリ６或いはモデムバッファ５に対して供給
される。

【００３６】このように、本実施例では、ＣＰＵ１から
の状態表示信号に基づき、作動されるＤＭＡコントロー
ラ２，１４を正確に認識して、その作動されるＤＭＡコ
ントローラ２，１４応じた制御信号を画像メモリ６やモ
デムバッファ５に対して容易かつ確実に供給することが
できる。このため、動作速度や動作タイミングの異なる
複数のＤＭＡコントローラ２，１４を使用した場合で
も、画像メモリ６やモデムバッファ５の画データの入出
力制御を正確に行うことができる。

【００３７】又、本実施例のように、多数の入出力手段
を備えているファクシミリ装置であっても、複数のＤＭ
Ａコントローラ２，１４により、それら入出力手段と画
像メモリ６やモデムバッファ５との間でＤＭＡ転送を行
わせることにより、画データの転送を短時間で効率良く
行うことができる。このため、高速処理が可能なファク
シミリ装置を実現することができる。

【００３８】しかも、本実施例では、読取側ＣＯＤＥＣ
８から画像メモリ６への画データの転送、及び画像メモ
リ６から記録側ＣＯＤＥＣ９への画データの転送を、外
付けのＤＭＡコントーラ１４ではなく、それより動作速
度の速いＣＰＵ１内蔵のＤＭＡコントーラ２で行わせる
ようにしている。このため、特に高速処理を要求される
原稿上の画像の読取動作と画データの記録紙上への記録
動作とについて、高速で行うことが可能となる。

【００３９】尚、本発明は前記実施例に限定されるもの
ではなく、例えば以下のように変更して具体化してもよ
い。 （１）ＤＭＡコントーラを３つ以上設けること。

【００４０】（２）何れのＤＭＡコントローラ２，１４
で何のＤＭＡ制御を行うかを、前記実施例の態様以外に
適宜変更すること。

【００４１】

【発明の効果】 以上詳述したように、請求項１の発明
によれば、動作速度や動作タイミングの異なる複数のＤ
ＭＡコントローラを使用した場合でも、作動されるＤＭ
Ａコントローラに応じた制御信号をメモリに対して容易
かつ確実に供給することができ、メモリのデータの入出
力制御を正確に行うことができるという優れた効果を発
揮する。

【００４２】請求項２の発明によれば、多数の入出力手
段を備えているファクシミリ装置であっても、複数のＤ
ＭＡコントローラにより、画像メモリとの間での画デー
タの転送を短時間で効率良く行うことができる。

【００４３】請求項３の発明によれば、特に高速処理を
要求される原稿上の画像の読取動作と画データの記録紙
上への記録動作とについて、高速で行うことが可能とな
る。

【図面の簡単な説明】

【図１】 本発明を具体化した一実施例を示す回路構成
図。

【図２】 外付けＤＭＡコントローラのＤＭＡ制御時に
おける画データの読み出し／書き込動作を示すタイムチ
ャート。

【図３】 ＣＰＵ内蔵のＤＭＡコントローラのＤＭＡ制
御時における画データの読み出し／書き込み動作を示す
タイムチャート。

【符号の説明】

１…主制御部としてのＣＰＵ、２…ＤＭＡコントロー
ラ、４…入出力手段としてのモデム、５…メモリとして
のモデムバッファ、６…画像メモリ、７…入出力手段と
しての読取手段を構成するスキャナ、８…入出力手段と
しての読取手段を構成する読取側ＣＯＤＥＣ、９…入出
力手段としての記録手段を構成する記録側ＣＯＤＥＣ、
１０…入出力手段としての記録手段を構成するプリン
タ、１１…入出力手段としての通信用ＣＯＤＥＣ、１２
…入出力手段としてのシリアルインターフェイス、１４
…ＤＭＡコントローラ、１５…メモリ制御回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主制御部からの指令に基づき、動作速度
   や動作タイミングの異なる複数の各ＤＭＡコントローラ
   により、メモリと複数の各入出力手段との間でデータの
   ＤＭＡ転送を行わせるに際して、主制御部からの状態表
   示信号に基づき、作動されるＤＭＡコントローラに応じ
   たデータ入出力のための制御信号をメモリに対して供給
   するように構成したメモリ制御回路。
2. 【請求項２】 メモリは画データを記憶するための画像
   メモリであって、複数のＤＭＡコントローラは画像メモ
   リと複数の各入出力手段との間で画データのＤＭＡ転送
   を行わせるものである請求項１に記載のメモリ制御回路
   を備えたファクシミリ装置。
3. 【請求項３】 入出力手段として少なくとも、原稿上の
   画像を読み取る読取手段と、画像メモリ内の画データに
   基づき記録紙上に印字を行う記録手段とを備え、読取手
   段から画像メモリへの読取画データの転送及び画像メモ
   リから記録手段への画データの転送を、動作速度の最も
   速いＤＭＡコントローラで行わせるように構成した請求
   項２に記載のファクシミリ装置。