[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH08148647A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08148647A
JPH08148647A JP30541494A JP30541494A JPH08148647A JP H08148647 A JPH08148647 A JP H08148647A JP 30541494 A JP30541494 A JP 30541494A JP 30541494 A JP30541494 A JP 30541494A JP H08148647 A JPH08148647 A JP H08148647A
Authority
JP
Japan
Prior art keywords
solder
chip
metal
heat dissipation
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30541494A
Other languages
English (en)
Inventor
Hiroshi Sawano
博志 澤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30541494A priority Critical patent/JPH08148647A/ja
Publication of JPH08148647A publication Critical patent/JPH08148647A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 放熱板表面に直接ワイヤボンディングが可能
な、ボンディング性が良く、且つ集積度が高い半導体装
置を提供する。 【構成】 所定の回路パターンを有する導電層53を備
えた回路基板5に半田により接合された放熱板41,4
2と、これらと半田で接合された半導体素子11,1
2,13と、これらを電気的に接続するボンディングワ
イヤ3とを備えている。放熱板の半導体素子が固着され
る主面は、半田付け可能な金属領域と、半田をはじく金
属領域43,44とを有し、放熱板のチップが搭載され
ていない領域が半田をはじくので、マウント半田流れが
防止され、バラツキが無くなり半田厚が均一になり、T
FTレベルが向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パワーモジュールや混
成集積回路装置などの放熱性を要求される半導体装置の
放熱構造に関するものである。
【0002】
【従来の技術】従来の回路基板に複数の半導体素子(以
下、チップという)を搭載して構成される半導体装置に
おいて、発熱性の高いチップは通常ヒートシンクなどの
放熱板に1つもしくはそれ以上のチップを取り付け、こ
の放熱板を回路基板の回路パターンに接続している。図
7を参照してこの半導体装置を説明する。図は、インバ
ータなどに用いる混成集積回路装置の断面図である。複
数のチップが搭載される回路基板5は、金属板を絶縁層
で被覆した絶縁基板を用いる。金属板51は、例えば、
AlやCuなどからなり、表面にエポキシ樹脂などの絶
縁層52が被覆されている。絶縁層52の表面には所定
の回路パターンを有する導電層53が形成されている。
絶縁基板表面にCu箔を張り付け、これを所定のパター
ンにエッチングして導電層53を形成する。この導電層
は、回路基板上に所定の回路パターンに真空蒸着する方
法もある。
【0003】回路基板には、絶縁基板として絶縁された
金属板に限らず、樹脂含浸ガラス繊維基板からなるプリ
ント基板を用いることもある。チップが取り付けられる
放熱板4はCuなどの半田付け可能な単一金属から構成
されている。CuのほかにはMo、Fe、42Ni含有
Fe合金など半田付け性の高い金属を用いる。放熱板4
1には、チップ11、12が、Pb−Sn−Ag系半田
21で接合されており、放熱板42には、チップ13が
Pb−Sn−Ag系半田で接合されている。また、放熱
板41は、Sn−Pb系共晶半田22によって回路基板
5の導電層53に固着されている。放熱板42は、Sn
−Pb系共晶半田24によって回路基板5の導電層53
に接続されている。また、これら回路基板5上に接合さ
れたチップ(発熱性半導体素子)は、互いに必要に応じ
てボンディングワイヤ3によって電気的に接続されてい
る。例えば、ボンディングワイヤ3一端がチップ12の
表面の電極パッド(図示しない)に接続され、他端が回
路基板5の導電層53のボンディングエリアWの所定の
位置に接続されている。ボンディングワイヤ3の他端
は、放熱板42を介してチップ13のトランジスタと電
気的に接続される。
【0004】
【発明が解決しようとする課題】このように発熱性半導
体素子が取り付けられる放熱板には、半田付け性の高い
金属が用いられている。そして、この発熱性半導体素子
1の電極取り出しに必要なボンディングワイヤ3は、そ
のボンディングエリアとして、回路基板5の導電層53
の一部を引き出して利用していた。放熱板は熱の放熱性
を考慮すると、ある程度の厚みが必要である。ボンディ
ングワイヤをボンディングする場合には、通常ボンディ
ングツールを使用するが、この様に放熱板が厚くなる
と、導電層とチップとの段差が大きくなり、ボンディン
グツールを支障なく自在に動作させるためには、かなり
回路基板に形成された導電層のボンディングエリアWを
かなり広く取らなければならなかった。そのために回路
基板とこれに搭載されたチップから構成された半導体装
置の小形化が困難であった。
【0005】従来の放熱板には、図8に示すような問題
が生じている。図8は、チップを搭載した放熱板の断面
図及び平面図である。例えば、図7に示すCuの放熱板
41にはSn−Pb系共晶半田22によって発熱性半導
体素子(チップ)11、12が接合されている。この放
熱板41において、半導体素子のチップずれが発生して
ボンディング性が低下する。また、マウント半田の流れ
によるマウント半田厚さのバラツキが発生する。このバ
ラツキが半導体装置の特性試験の1つである熱疲労試験
(TFT;Thermal Fatigue Test)レベルのバラツキが
発生する。本発明は、このような事情によりなされたも
のであり、放熱板を用いたパワーモジュールや混成集積
回路装置等の半導体装置において、チップを半田により
固着する放熱板表面に直接ワイヤボンディングが可能
な、ボンディング性の良く、且つ集積度が高い半導体装
置を提供することを目的にしている。
【0006】
【課題を解決するための手段】本発明は、半導体素子を
搭載する放熱板が、チップを搭載する表面領域は、半田
付け可能な材料からなり、チップが接触しない表面領域
は、半田をはじく材料からなることを特徴としている。
即ち、本発明の半導体装置は、所定の回路パターンを有
する導電層を備えた回路基板と、前記回路基板に半田に
より接合された放熱板と、前記放熱板に半田により接合
された少なくとも1つの半導体素子と、前記半導体素子
間を電気的に接続するボンディングワイヤとを備え、前
記放熱板の前記半導体素子が固着される主面は、半田付
け可能な金属から構成された前記半導体素子が接合され
る領域と、半田をはじく金属から構成された前記半導体
素子が接合されない領域とを有し、前記ボンディングワ
イヤの一端が前記半導体素子の1つに接続され、他端が
前記放熱板主面の前記半導体素子が接合されない領域の
ボンディングエリアに接続されていることを特徴として
いる。
【0007】前記放熱板主面において、前記半導体素子
が接合される領域は、前記半導体素子が接合されない領
域によって囲まれているようにしても良い。前記放熱板
は、半田付け可能な金属からなるベースと前記半導体素
子が接続されない領域に形成された半田をはじく金属層
からなるようにしても良い。前記半田をはじく金属層に
は、前記半導体素子が接合される領域に対向する位置に
凹部が形成されているようにしても良い。前記放熱板
は、半田をはじく金属からなるベースと前記半導体素子
が接続される領域に形成された半田付け可能な金属層か
らなるようにしても良い。前記放熱板は、半田付け可能
な金属からなるベースを有し、前記半導体素子が接合さ
れない領域には、前記半導体素子が接合される領域を囲
む半田をはじく絶縁層と前記半田付け可能な金属が露出
しているボンディングエリアとが形成されているように
しても良い。
【0008】
【作用】放熱板においてチップが搭載されていない領域
が半田をはじくのでマウント半田流れが防止され、半田
厚が均一になる。そして、ボンディングワイヤがこの半
田をはじく材料で形成された領域にボンディングされて
いるので、回路基板のボンディングエリアを省略するこ
とができる。また、TFTレベルを向上することができ
る。
【0009】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図1及び図2を参照して第1の実施例を説
明する。図1は、インバータなどに用いられる混成集積
回路装置の断面図、図2はその回路装置に組み込まれ、
発熱性半導体素子などのチップが搭載された放熱板の平
面図である。複数のチップが搭載される回路基板5は、
金属板を絶縁層で被覆した絶縁基板を用いる。ベースに
なる金属板51は、例えば、AlやCuなどからなり、
その表面にエポキシ樹脂などの絶縁層52が被覆されて
いる。絶縁層52の表面には所定の回路パターンを有す
る導電層53が形成されている。この回路基板5に導電
層53を形成するには、まず絶縁基板の絶縁層52表面
にCu箔を張り付ける。そして、このCu箔を所定のパ
ターンにエッチングして導電層53を形成する。放熱板
は、その主面のチップが接合される領域は、半田付け可
能な金属からなり、チップが接合されていない領域は、
半田をはじく金属から構成されている。そして、チップ
が接合されていない領域とは、実質的にチップが接合さ
れている領域を囲む領域を指している。
【0010】この実施例では、放熱板は、半田付け可能
な金属を金属ベースとし、前記チップが接合されていな
い領域に半田をはじく金属層が張り付けられていること
を特徴としている。チップが2つ搭載される放熱板41
は、Cuなどの半田付け可能な金属ベースを備え、その
表面のチップが接合されない領域にAlなどの半田をは
じく金属層43が形成されている。チップが接合される
領域にはPb−Sn−Ag系半田層25、26によって
チップ11、12が接合されている。半田をはじく金属
層43は、チップ11及びチップ12をそれぞれ囲むよ
うに配置されている(図2参照)。チップが1つ搭載さ
れる放熱板42は、Cuなどの半田付け可能な金属ベー
スを備え、その表面のチップが接合されない領域にAl
などの半田をはじく金属層44が形成されている。チッ
プが接合される領域にはPb−Sn−Ag系半田層23
によってチップ13が接合されている。半田をはじく金
属層44は、チップ13を囲むように放熱板42の周辺
部に配置されている。
【0011】放熱板41は、Sn−Pb系共晶半田層2
2によって回路基板5の導電層53に接合され、同じ様
に、放熱板42は、Sn−Pb系共晶半田層24によっ
て回路基板5の導電層53に接合されている。また、こ
れら回路基板5上に接合された発熱性半導体素子などの
チップは、互いに必要に応じてボンディングワイヤ3に
よって電気的に接続されている。例えば、ボンディング
ワイヤ3は、放熱板41上のチップ12と放熱板42上
のチップ13とを電気的に接続している。ボンディング
ワイヤ3は、一端がチップ12の表面の電極パッド(図
示しない)に接続され、他端が放熱板42上の半田をは
じく金属層44に接続されている。チップ12の信号
は、ボンディングワイヤ3によって放熱板42及び半田
層23を介してチップ13に伝えられる。
【0012】この様に半田をはじく金属層43、44
は、半田層を囲むように形成されており、半田流れを防
止している。したがって、この半田流れによるチップず
れがなく、チップは放熱板のボンディング性の低下を防
止することができる。また、マウント半田流れによる半
田厚さのバラツキに起因するTFTレベルのバラツキが
防止される。ボンディングワイヤ3の一端がチップに接
続され、他端が半田をはじく金属層に接続されているの
で、ボンディングワイヤの両端の段差が小さくなってボ
ンディングツールの動作範囲を大きく確保する必要が無
くなり、さらに、ボンディングワイヤは回路基板に接続
されないので、回路基板の導電層にボンディングエリア
を形成する必要がなくなり半導体装置が小形化する。
【0013】次に、図3を参照して第2の実施例を説明
する。図は、インバータなどに用いられる混成集積回路
装置の断面図である。複数のチップが搭載される回路基
板5は、金属板を絶縁層で被覆した絶縁基板を用いる。
ベースになる金属板51は、例えば、AlやCuなどか
らなり、その表面にエポキシ樹脂などの絶縁層52が被
覆されている。絶縁層52の表面には所定の回路パター
ンを有する導電層53が形成されている。この回路基板
5に導電層53を形成するには、絶縁基板の絶縁層52
表面にCu箔を張り付ける。次に、このCu箔を所定の
パターンにエッチングして導電層53を形成する。放熱
板は、その主面のチップが接合される領域は、半田付け
可能な金属からなり、チップが接合されていない領域
は、半田をはじく金属から構成されている。そして、チ
ップが接合されていない領域とは、実質的にチップが接
合されている領域を囲む領域を指している。この実施例
では放熱板は、半田をはじく金属を金属ベースとし、前
記チップが接合される領域に半田付け可能な金属層が張
り付けられていることを特徴としている。
【0014】チップが2つ搭載される放熱板41は、A
lなどの半田をはじく金属ベースからなり、その表面の
チップが接合されない領域にはAlなどの半田をはじく
金属が表面に露出している。チップが接合される領域に
はCuなどの半田付け可能な金属層45、46が被覆さ
れており、この金属層45、46の上にPb−Sn−A
g系半田層25、26によってチップ11、12が接合
されている。チップが1つ搭載される放熱板42は、A
lなどの半田をはじく金属ベースからなり、その表面の
チップが接合されない領域にはAlなどの半田をはじく
金属が表面に露出している。チップが接合される領域に
はCuなどの半田付け可能な金属層47が被覆されてお
り、この金属層47の上にPb−Sn−Ag系半田層2
3によってチップ13が接合されている。放熱板41
は、Sn−Pb系共晶半田層22によって回路基板5の
導電層53に接合され、同じ様に、放熱板42は、Sn
−Pb系共晶半田層24によって回路基板5の導電層5
3に接合されている。
【0015】また、これら回路基板5上に接合された発
熱性半導体素子などのチップは、互いに必要に応じてボ
ンディングワイヤ3によって電気的に接続されている。
例えば、ボンディングワイヤ3は、放熱板41上のチッ
プ12と放熱板42上のチップ13とを電気的に接続し
ている。ボンディングワイヤ3は、一端がチップ12の
表面の電極パッド(図示しない)に接続され、他端が放
熱板42上のチップが接合されない領域に露出している
半田をはじく金属に接続されている。チップ12からの
信号は、ボンディングワイヤ3によって放熱板42及び
半田層23を介してチップ13に伝えられる。
【0016】この様にチップが接合されない領域は半田
をはじく金属が露出しており、この領域は、半田層を囲
むように形成されており、半田流れを防止している。し
たがって、この半田流れによるチップずれがなく、チッ
プは放熱板のボンディング性の低下を防止することがで
きる。また、マウント半田流れによる半田厚さのバラツ
キに起因するTFTレベルのバラツキが防止される。ボ
ンディングワイヤ3の一端がチップに接続され、他端が
放熱板表面の半田をはじく金属に接続されているので、
ボンディングワイヤの両端の段差が小さくなってボンデ
ィングツールの動作範囲を大きく確保する必要が無くな
り、さらに、ボンディングワイヤは回路基板に接続され
ないので、回路基板の導電層にボンディングエリアを形
成する必要がなくなり半導体装置が小形化する。
【0017】次に、図4を参照して第3の実施例を説明
する。図は、インバータなどに用いられる混成集積回路
装置の断面図である。複数のチップが搭載される回路基
板5は、金属板を絶縁層で被覆した絶縁基板を用いる。
ベースになる金属板51は、例えば、AlやCuなどか
らなり、その表面にエポキシ樹脂などの絶縁層52が被
覆されている。絶縁層52の表面には所定の回路パター
ンを有する導電層53が形成されている。この回路基板
5に導電層53を形成するには、まず絶縁基板の絶縁層
52表面にCu箔を張り付け、このCu箔を所定のパタ
ーンにエッチングして形成する。放熱板は、その主面の
チップが接合される領域は、半田付け可能な金属からな
り、チップが接合されていない領域は、半田をはじく金
属から構成されている。そして、チップが接合されてい
ない領域とは、実質的にチップが接合されている領域を
囲む領域を指している。この実施例では、放熱板は、半
田付け可能な金属を金属ベースとし、前記チップが接合
されていない領域には、前記チップが接合される領域に
隣接した部分にフォトレジストのような半田をはじく絶
縁層が形成されており、その他の部分は、金属ベースの
表面がボンディングエリアとして露出している。
【0018】チップが2つ搭載される放熱板41は、C
uなどの半田付け可能な金属ベースを備え、その表面の
チップが接合されない領域の一部にチップが接合される
領域の半田層を囲むようにフォトレジストなどの半田を
はじく絶縁層6が形成されている。チップが接合される
領域にはPb−Sn−Ag系半田層25、26によって
チップ11、12が接合されている。半田をはじく絶縁
層6は、チップ11及びチップ12をそれぞれ囲むよう
に配置されていて、その周辺は、ボンディングエリアと
して金属ベースが露出している。チップが1つ搭載され
る放熱板42はCuなどの半田付け可能な金属ベースを
備え、その表面のチップが接合されない領域にフォトレ
ジストなどの半田をはじく絶縁層7が形成されている。
チップが接合される領域にはPb−Sn−Ag系半田層
23によってチップ13が接合されている。半田をはじ
く絶縁層7は、チップ13を囲むように放熱板42の周
辺部に配置され、その周辺は、ボンディングエリアとし
て金属ベースが露出している。放熱板41は、Sn−P
b系共晶半田層22によって回路基板5の導電層53に
接合され、同じ様に、放熱板42は、Sn−Pb系共晶
半田層24によって回路基板5の導電層53に接合され
ている。
【0019】また、これら回路基板5上に接合された発
熱性半導体素子などのチップは、互いに必要に応じてボ
ンディングワイヤ3によって電気的に接続されている。
例えば、ボンディングワイヤ3は、放熱板41上のチッ
プ12と放熱板42上のチップ13とを電気的に接続し
ている。ボンディングワイヤ3は、一端がチップ12の
表面の電極パッド(図示しない)に接続され、他端が放
熱板42上のチップが接合されない領域の半田をはじく
絶縁層7が形成されていないボンディングエリアに接続
されている。チップ12の信号は、ボンディングワイヤ
3によって放熱板42及び半田層23を介してチップ1
3に伝えられる。
【0020】この様に半田をはじく絶縁層6、7は、半
田層を囲むように形成されており、半田流れを防止して
いる。したがって、この半田流れによるチップずれがな
く、チップは放熱板のボンディング性の低下を防止する
ことができる。また、マウント半田流れによる半田厚さ
のバラツキに起因するTFTレベルのバラツキが防止さ
れる。ボンディングワイヤの一端がチップに接続され、
他端が半田をはじく金属層に接続されているので、ボン
ディングワイヤの両端の段差が小さくなってボンディン
グツールの動作範囲を大きく確保する必要が無くなり、
さらに、ボンディングワイヤは回路基板に接続されない
ので、回路基板の導電層にボンディングエリアを形成す
る必要がなくなり半導体装置が小形化する。
【0021】次に、図5及び図6を参照して第4の実施
例を説明する。図5は、図1と同じ構成の回路基板に搭
載する放熱板の平面図、図6は、図5の放熱板の1部を
示す断面図及び平面図である。回路基板は、金属板を絶
縁層で被覆した絶縁基板を用いる。ベースになる金属板
は、例えば、AlやCuなどからなり、その表面にエポ
キシ樹脂などの絶縁層が被覆されている。絶縁層の表面
には所定の回路パターンを有する導電層が形成されてい
る。この導電層は、絶縁基板の絶縁層表面に張り付けた
Cu箔を所定のパターンにエッチングして形成する。本
発明の放熱板は、その主面のチップが接合される領域
は、半田付け可能な金属からなり、チップが接合されて
いない領域は、半田をはじく金属から構成されている。
そして、チップが接合されていない領域とは、実質的に
チップが接合されている領域を囲む領域を指している。
この実施例では、放熱板41は、Cuなどの半田付け可
能な金属を金属ベースとし、前記チップが接合されてい
ない領域にAlなどの半田をはじく金属層43が張り付
けられている。
【0022】放熱板41のチップが接合される領域には
Pb−Sn−Ag系半田層26によってチップ12が接
合されている。半田をはじく金属層43は、チップ12
を囲むように配置されている。この半田をはじく金属層
43はほぼ等しい幅を有し、放熱板41の周辺に沿って
半田層26を囲むように配置されているが、この実施例
では、放熱板主面の中央方向に向って搭載されているチ
ップに対向するように凹部(ポケット)431が形成さ
れている。この凹部431はチップが接合されない領域
に形成されているが、金属層43が欠けているので、金
属ベースである半田付け可能な金属が露出している。放
熱板41は、Sn−Pb系共晶半田層によって回路基板
の導電層に接合されている。また、これら回路基板5上
に接合された発熱性半導体素子などのチップは、互いに
必要に応じてボンディングワイヤによって電気的に接続
されている。
【0023】この様に半田をはじく金属層43は半田層
を囲むように形成されており、半田流れを防止してい
る。したがって、従来のように半田流れによるチップず
れがなく、放熱板のボンディング性の低下を防止するこ
とができる。また、マウント半田流れによる半田厚さの
バラツキに起因するTFTレベルのバラツキが防止され
る。ボンディングワイヤ3の一端がチップに接続され、
他端が半田をはじく金属層に接続されているので、ボン
ディングワイヤの両端の段差が小さくなってボンディン
グツールの動作範囲を大きく確保する必要が無くなり、
さらに、ボンディングワイヤは回路基板に接続されない
ので、回路基板の導電層にボンディングエリアを形成す
る必要がなくなり半導体装置が小形化する。この実施例
の特徴である半田をはじく金属層43の凹部431は、
半田を用いて放熱板にチップを接合するときに利用され
る。以下、図6を参照してチップを放熱板に接合する方
法を説明する。
【0024】放熱板41主面の半田をはじく金属層43
に囲まれた領域のほぼ中央に少量のPb−Sn−Ag系
半田26を塗布する。そしてこの上にチップ12を載せ
て仮止めする。この状態で図の矢印に示すようにこの半
田26をさらに凹部431から供給して、チップ下に半
田層26を形成する。半田を完全に供給してからチップ
を搭載するよりも外部からの空気の混入が少なく、チッ
プを放熱板に密着させることができる。また、半田層2
6を形成してからチップを搭載する従来の方法において
も、この凹部431は、半田の供給部としては用いず
に、半田流れを防止する領域として用いることができ
る。以上の実施例において、チップが取り付けられる放
熱板4のベースにはCuなどの半田付け可能な金属を用
いているが、半田付け可能な金属にはCuのほかにはM
o、Fe、42Ni含有Fe合金などがある。
【0025】回路基板上の導電層は、Cu箔などを張り
付けてからパターニングする方法を用いているが、回路
基板上に所定の回路パターンに真空蒸着する方法を用い
ることができる。回路基板には、絶縁基板として絶縁さ
れた金属板に限らず、樹脂含浸ガラス繊維基板からなる
プリント基板やDBC(Direct Bond Copper)基板を用
いることもできる。回路基板にチップを搭載し、さらに
ワイヤボンディングを実施してチップの素子間に電気的
接続を施してからチップを搭載した回路基板を樹脂封止
体に封止したり、あるいはケース内に密封する。
【0026】
【発明の効果】本発明は、以上のように放熱板主面のチ
ップを接合する領域に半田付可能な金属を用い、チップ
を接合しない領域には半田をはじく金属を用いることに
より、従来回路基板の回路パターンに形成していたボン
ディングエリアを放熱板の前記チップを接合しない領域
に設けることができるようになって、回路基板面積が小
さくすることができるようになった。その結果、パワー
モジュールや混成集積回路装置等の半導体装置の小形化
に対応することができる。また、放熱板主面のチップを
接合しない領域に形成した半田をはじく金属が半田流れ
を防止し、放熱板へのチップの半田付け位置精度を向上
させ、その結果ワイヤボンディング性が良くなると共に
TFTレベルのバラツキが減少する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の半導体装置の断面図。
【図2】第1の実施例の半導体装置の放熱板の平面図。
【図3】第2の実施例の半導体装置の断面図。
【図4】第3の実施例の半導体装置の断面図。
【図5】第4の実施例の半導体装置の放熱板の平面図。
【図6】図5の放熱板の部分断面図及び部分平面図。
【図7】従来の半導体装置の断面図。
【図8】従来の半導体装置の放熱板の断面図及び平面
図。
【符号の説明】
3 ボンディングワイヤ 5 回路基板 6、7 半田をはじく絶縁層 11、12、13 チップ(半導体素子) 21、22、23、24、25、26 半田層 41、42 放熱板 43、44 半田をはじく金属層 45、46、47、48、49 半田付可能な金属
層 51 回路基板の金属板 52 回路基板の絶縁層 53 回路基板の導電層 431 半田をはじく金属層の凹部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 所定の回路パターンを有する導電層を備
    えた回路基板と、 前記回路基板に半田により接合された放熱板と、 前記放熱板に半田により接合された少なくとも1つの半
    導体素子と、 前記半導体素子間を電気的に接続するボンディングワイ
    ヤとを備え、 前記放熱板の前記半導体素子が固着される主面は、半田
    付け可能な金属から構成された前記半導体素子が接合さ
    れる領域と、半田をはじく金属から構成された前記半導
    体素子が接合されない領域とを有し、前記ボンディング
    ワイヤの一端が前記半導体素子の1つに接続され、他端
    が前記放熱板主面の前記半導体素子が接合されない領域
    のボンディングエリアに接続されていることを特徴とす
    る半導体装置。
  2. 【請求項2】 前記放熱板主面において、前記半導体素
    子が接合される領域は、前記半導体素子が接合されない
    領域によって囲まれていることを特徴とする請求項1に
    記載の半導体装置。
  3. 【請求項3】 前記放熱板は、半田付け可能な金属から
    なるベースと前記半導体素子が接続されない領域に形成
    された半田をはじく金属層からなることを特徴とする請
    求項1又は請求項2に記載の半導体装置。
  4. 【請求項4】 前記半田をはじく金属層には、前記半導
    体素子が接合される領域に対向する位置に凹部が形成さ
    れていることを特徴とする請求項3に記載の半導体装
    置。
  5. 【請求項5】 前記放熱板は、半田をはじく金属からな
    るベースと前記半導体素子が接続される領域に形成され
    た半田付け可能な金属層からなることを特徴とする請求
    項1又は請求項2に記載の半導体装置。
  6. 【請求項6】 前記放熱板は、半田付け可能な金属から
    なるベースを有し、前記半導体素子が接合されない領域
    には、前記半導体素子が接合される領域を囲む半田をは
    じく絶縁層と前記半田付け可能な金属が露出しているボ
    ンディングエリアとが形成されていることを特徴とする
    請求項1又は請求項2に記載の半導体装置。
JP30541494A 1994-11-15 1994-11-15 半導体装置 Pending JPH08148647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30541494A JPH08148647A (ja) 1994-11-15 1994-11-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30541494A JPH08148647A (ja) 1994-11-15 1994-11-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH08148647A true JPH08148647A (ja) 1996-06-07

Family

ID=17944854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30541494A Pending JPH08148647A (ja) 1994-11-15 1994-11-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH08148647A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010086995A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置
JP2014187180A (ja) * 2013-03-22 2014-10-02 Mitsubishi Materials Corp 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
WO2016182425A1 (en) * 2015-05-14 2016-11-17 Chee Yang Ng A lead frame for selective soldering
US10147671B2 (en) 2014-12-10 2018-12-04 Denso Corporation Semiconductor device and method for manufacturing same
CN110476235A (zh) * 2017-03-27 2019-11-19 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010086995A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置
JP2014187180A (ja) * 2013-03-22 2014-10-02 Mitsubishi Materials Corp 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
US10147671B2 (en) 2014-12-10 2018-12-04 Denso Corporation Semiconductor device and method for manufacturing same
WO2016182425A1 (en) * 2015-05-14 2016-11-17 Chee Yang Ng A lead frame for selective soldering
CN110476235A (zh) * 2017-03-27 2019-11-19 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法
CN110476235B (zh) * 2017-03-27 2024-02-23 三菱电机株式会社 半导体装置、电力变换装置

Similar Documents

Publication Publication Date Title
US5644163A (en) Semiconductor device
EP0594395B1 (en) Semiconductor power module
KR100606295B1 (ko) 회로 모듈
JP2735912B2 (ja) インバータ装置
JPH08148647A (ja) 半導体装置
JP3569585B2 (ja) 半導体装置
JPH01235261A (ja) 半導体装置及びその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
JP3549316B2 (ja) 配線基板
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH09330994A (ja) 半導体装置
JP2736161B2 (ja) 半導体装置
JP3048707B2 (ja) 混成集積回路
JP2735920B2 (ja) インバータ装置
JP3410041B2 (ja) ハイブリッドモジュール
JPS63284831A (ja) 混成集積回路の製造方法
JPH10150065A (ja) チップサイズパッケージ
JP2746248B2 (ja) チップキャリア及びチップキャリアの半田付け方法
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール
JP2551243B2 (ja) 半導体装置
JP3036484B2 (ja) 半導体装置とその製造方法
JP3011502B2 (ja) 混成集積回路
JP2000138340A (ja) ハイブリッドモジュール
JP2797269B2 (ja) 半導体装置
JP2880817B2 (ja) 半導体集積回路装置