JPH08130309A

JPH08130309A - 半導体装置及びその製造方法

Info

Publication number: JPH08130309A
Application number: JP29231494A
Authority: JP
Inventors: Tetsuo Tanigawa; 哲郎谷川; Hirobumi Watanabe; 博文渡辺; Kaihei Itsushiki; 海平一色; Yasuyuki Shindo; 泰之進藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1994-10-31
Filing date: 1994-10-31
Publication date: 1996-05-21

Abstract

(57)【要約】【目的】ソース領域及びドレイン領域の接合容量を増
大させることなく、コンタクト抵抗を低減させる。【構成】ＮチャネルＭＯＳトランジスタを形成した
後、層間絶縁膜１７を形成し、ソース・ドレイン領域内
にコンタクトホール２１を開口する。このとき、拡散層
１５の接合より上の範囲で拡散層１５の表面をオーバー
エッチングする。コンタクトホール側から全面にリン又
は砒素をイオン注入してコンタクトホール２１を通して
コンタクトホール２１の下方にＮ型層２０を形成する。
その後、既知の技術により電極配線１８を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＯＳ型半導体装置とそ
の製造方法に関し、特に、電極配線とのコンタクトに特
徴をもつ半導体装置とその製造方法に関するものであ
る。

【０００２】

【従来の技術】近年、半導体集積回路装置を構成してい
るＭＯＳトランジスタの微細化が進み、いわゆるディー
プサブミクロンと称される世代に入りつつあり、それに
伴って集積回路の高集積化と高性能化がますます推し進
められている。そして、このように素子が微細化されて
くるに伴って、ＭＯＳトランジスタの寄生抵抗及び寄生
容量が回路動作向上を妨げる大きな要因となってきてい
る。

【０００３】このような実情のもとでＭＯＳトランジス
タの寄生抵抗を低減する目的で、図１に示されるよう
に、ソース領域及びドレイン領域上にコンタクトホール
を形成する際、コンタクトホール底面がソース領域又は
ドレイン領域の深さよりも深くなるようにし、コンタク
トホールから基板へのリークを防ぐために、ソース領域
及びドレイン領域と同じ導電型の不純物を傾斜角１５°
程度で斜めイオン注入してコンタクトホール側面及び底
面の表面に高濃度不純物領域を形成することが提案され
ている（June 11-12, 1991 VMIC Conference, pp. 209-
212 参照）。

【０００４】図１で、１はソース・ドレイン用の拡散領
域、１’は斜めイオン注入によって形成された拡散領
域、２はＡｌＳｉ電極配線、３はＴｉＮバリア層、４は
コンタクトホールに埋め込まれたタングステン層、５は
ＳｉＯ₂層間絶縁膜である。拡散領域１の深さは約０.１
μｍで、コンタクトホールはそれよりも０.２〜０.４μ
ｍ深く掘られている。

【０００５】

【発明が解決しようとする課題】図１に示される提案の
コンタクトは、コンタクト面積を増大させることによっ
てコンタクト抵抗を低減させる効果が期待できる。しか
し、図１ではコンタクトホールがソース・ドレイン用の
拡散領域の接合位置よりも深く掘り下げられ、そのコン
タクトホールに拡散領域が形成されているため、拡散領
域の接合面積も同時に増大し、接合容量を増大させる。
回路動作には寄生容量、特にドレイン拡散層の接合容量
が重大な影響を及ぼす（電子情報通信学会技術研究報告
ＳＤＭ９２−１３７参照）。寄生抵抗を低減させる際に
は寄生容量の増大を伴わないように配慮することが重要
である。

【０００６】本発明はソース領域及びドレイン領域の接
合容量を増大させることなく、コンタクト抵抗を低減さ
せることにより、回路動作の向上を可能にするＭＯＳ型
半導体装置とその製造方法を提供することを目的とする
ものである。

【０００７】

【課題を解決するための手段】本発明のＭＯＳ型半導体
装置の第１の態様では、コンタクトホール底面が基板表
面と同一高さの平面を含まず、かつソース領域及びドレ
イン領域以外の領域を含んでいる。本発明のＭＯＳ型半
導体装置の第２の態様では、コンタクトホール底面が基
板表面と同一高さの平面より下で、ソース領域又はドレ
イン領域とそれらの下方に存在する基板半導体部分との
接合位置より上に位置している。この場合、コンタクト
ホール底面部の不純物濃度がソース領域及びドレイン領
域の不純物濃度よりも高くなっていることが好ましい。
何れの態様でもコンタクトホール底面の面積が増大して
コンタクト抵抗が低減する。しかし、接合容量は増大し
ない。

【０００８】本発明の半導体装置の製造方法の第１の態
様は、電極配線とのコンタクトを形成するために次の工
程を含んでいる。（Ａ）ゲート電極上から基板全面に層
間絶縁膜を堆積する工程、（Ｂ）ソース領域及び前記分
離絶縁膜にまたがる領域とドレイン領域及び前記分離絶
縁膜にまたがる領域にコンタクトホール領域を設定し、
そのコンタクトホール領域で層間絶縁膜を選択的に、か
つソース領域及びドレイン領域の基板と分離絶縁膜の下
部の基板が露出するまでエッチングしてコンタクトホー
ルを形成する工程、（Ｃ）そのコンタクトホールを通し
て基板にソース領域及びドレイン領域と同じ導電型の不
純物をイオン注入する工程、（Ｄ）その後、コンタクト
ホールを介してソース領域又はドレイン領域と接続され
る電極配線を形成する工程。

【０００９】本発明の半導体装置の製造方法の第２の態
様は、電極配線とのコンタクトを形成するために次の工
程を含んでいる。（Ａ）ゲート電極上から基板全面に層
間絶縁膜を堆積する工程、（Ｂ）ソース領域及びドレイ
ン領域にコンタクトホール領域を設定し、そのコンタク
トホール領域の層間絶縁膜を選択的にエッチングし、か
つ基板表面よりも下でソース領域又はドレイン領域とそ
れぞれの下方に存在する基板半導体との接合位置よりも
上の位置までエッチングしてコンタクトホールを形成す
る工程、（Ｃ）そのコンタクトホールを介してソース領
域又はドレイン領域と接続される電極配線を形成する工
程。製造方法の第２の態様では、工程（Ｂ）と（Ｃ）の
間で、コンタクトホールを通して基板にソース領域及び
ドレイン領域と同じ導電型の不純物をイオン注入する工
程を設けるのが好ましい。

【００１０】

【実施例】図２は請求項１に対応した実施例をその製造
方法である請求項４に対応した方法とともに示したもの
である。（Ａ）活性領域にＮチャネルＭＯＳトランジスタが形成
された状態を示している。シリコン基板１１の表面にＰ
型ウエル１２が形成され、ウエル１２内でフィールド酸
化膜１６で分離された活性領域には、チャネル領域上に
ゲート酸化膜１３を介してリンドープされた多結晶シリ
コンにてなるゲート電極１４が形成されている。ウエル
１２の表面ではチャネル領域を挾んでＮ⁺拡散層による
ソース領域及びドレイン領域１５が形成されている。こ
の実施例における「ウエル表面」は「基板表面」の１つ
の態様である。ウエルも基板と同義に使用することもあ
る。

【００１１】この状態のＭＯＳトランジスタを形成する
には、既知の技術により、Ｐ型シリコン基板１１の表面
にＰ型ウエル１２を形成し、選択酸化法（ＬＯＣＯＳ
法）によって形成した４５００〜６０００Åの厚い熱酸
化膜（フィールド酸化膜）１６によって活性領域を分離
する。活性領域上に厚さ１００〜１５０Åのゲート酸化
膜となる熱酸化膜１３と、さらにその上に厚さが約３５
００Åの多結晶シリコン膜１４を形成する。多結晶シリ
コン膜１４は最終的にリンがドープされた状態のもので
ある。このような多結晶シリコン膜１４は、不純物がド
ープされていない多結晶シリコン膜を形成した後、拡散
法又はイオン注入法によりリンを導入したものであって
もよく、ＣＶＤ法により多結晶シリコン膜を堆積する際
に反応ガス中にリンを導入しておき、堆積した状態でリ
ンがドープされた多結晶シリコン膜となったものであっ
てもよい。最終的にリンドープされた多結晶シリコン膜
１４を、リソグラフィーとエッチングによりゲート電極
形状にパターン化する。

【００１２】活性領域においてはゲート電極をマスクと
してＮ型不純物を注入することにより、チャネル領域１
９を挾んで形成されたＮ⁺型層のソース領域及びドレイ
ン領域１５を形成する。Ｎ⁺型層１５に関しては、例え
ば砒素イオンをドーズ量６×１０¹⁵／ｃｍ²、注入エネ
ルギー５０ＫｅＶの条件で注入し、８５０℃で２０分間
の熱処理を加えることによって形成することができ、こ
れにより約０.１５μｍの深さの拡散層が得られる。

【００１３】（Ｂ）次に、ゲート電極上から全面にＣＶ
Ｄ法によって３０００Å程度のＮＳＧ膜（不純物がドー
プされていないシリコン酸化膜）、さらにその上に５０
００Å程度のＢＰＳＧ膜（ボロンリンシリコンガラス
膜）などを堆積させることによって層間絶縁膜１７を形
成する。層間絶縁膜１７にはソース領域上とドレイン領
域上にコンタクトホール２１をリソグラフィーとエッチ
ングにより開口する。

【００１４】このとき、コンタクトホール部分の拡大断
面図（ｂ）に示されているように、コンタクトホール２
１を開口する領域がソース・ドレインの拡散領域１５と
フィールド酸化膜１６の端部にまたがるように設定する
点と、数十％のオーバーエッチをかけてコンタクトホー
ル底部に存在する熱酸化膜１６’を除去し、その下のシ
リコン基板表面を露出させる点に特徴がある。オーバー
エッチ量はコンタクトホールを形成するための層間絶縁
膜のジャストエッチ量を基準とし、その何％がオーバー
エッチであるかを数値で表示している。オーバーエッチ
量としては、例えばコンタクトホール径が０.４μｍ
で、そのコンタクトホールのアスペクト比（コンタクト
ホールの深さ／径）が２程度の場合は５０％程度に設定
するのが適当である。

【００１５】（Ｃ）その後、基板表面側の全面にリン又
は砒素をイオン注入する。これによって、コンタクトホ
ール２１を通ってコンタクトホール２１下方にＮ型層２
０が形成される。注入不純物としては、後工程であまり
熱をかけたくない場合は、砒素よりも低温で活性化でき
るリンを選択するとよいが、同一注入エネルギー下では
リンの方が砒素に比べ投影飛程が大きくなるために注入
エネルギーを調節する必要がある。例えば、Ｎ型層２０
の不純物分布をＮ⁺型層１５と同じくらいにしたい場合
は、リンの注入エネルギーを３０ＫｅＶ程度にすればよ
い。コンタクトホール２１下方のＮ型層２０における接
合容量を抑えるために、不純物分布を深くなだらかにな
るように制御するのが好ましいが、他の要請とも合わせ
て注入及び活性化の条件を設定すればよい。その後、既
知の技術により電極配線１８を形成する。

【００１６】このようにして形成された図２（Ｃ）のＭ
ＯＳトランジスタにおいては、コンタクトホール底面に
おいて、コンタクトホール内のフィールド酸化膜は完全
に除去されてその下側のウエル１２の表面が露出してお
り、またソース・ドレイン領域においてもその表面の高
さはもとの基板表面（この実施例の場合はウエル１２の
表面）の高さよりも低くなっている。またフィールド酸
化膜が除去されたことによりコンタクトホール底面内に
段差が存在し、そのためコンタクトホールを従来のよう
に拡散領域上にのみ形成した場合と比べてコンタクト面
積が増大し、コンタクトホール１個当りのコンタクト抵
抗が低減されている。

【００１７】しかも、コンタクトホール底部にはコンタ
クトホールを経て注入された不純物によるＮ型層２０が
存在するため、電極配線１８から基板１２，１１へのリ
ークを防ぐことができ、アライメントずれにもある程度
のマージンを与えることができる。

【００１８】コンタクトホールがソース・ドレインの拡
散領域１５の外部にまたがることにより、その分実効的
な拡散領域が広がることになるが、コンタクトホールの
端からゲート電極端までの距離に関するレイアウトルー
ルが変わらないとすれば、全体的に拡散領域面積を小さ
くすることができるので全体の接合容量は逆に低減され
る。

【００１９】図３はこの拡散領域の面積低減効果を示し
たものである。従来のＭＯＳトランジスタと本発明を適
用したＭＯＳトランジスタを各々のレイアウトルールで
作成すると、同じゲート幅を有するようにゲート幅方向
の拡散領域の縮小は行なっていないものの、従来のレイ
アウトルールにおける拡散領域１５’に比べて、本発明
適用のレイアウトルールにおける拡散領域１５とフィー
ルド酸化膜との境界がコンタクトホールを横切る位置に
設定されるので、拡散領域１５の面積はかなり縮小され
ることが分かる。

【００２０】図２の実施例においては、活性領域分離の
ための絶縁膜として選択酸化法により形成した厚い熱酸
化膜の例を示しているが、活性領域分離のための絶縁膜
としては半導体基板との接触面形状が拡散領域表面の平
面に対して段差を有するものであればどんな材質あるい
はどんな方法で形成されたものでもよく、例えば従来よ
く用いられる窒化膜をマスクにして選択酸化を行なう上
記のＬＯＣＯＳ法の他、様々な改良ＬＯＣＯＳ法、又は
トレンチ分離法などによって形成したものであってもよ
い。それらの絶縁膜に対してコンタクトホール開口の際
に所定のエッチング条件を適用すれば図２の実施例で示
した効果が得られることはいうまでもない。

【００２１】図４には請求項２に対応した実施例を、そ
の製造方法である請求項５に対応した製造方法とともに
示す。図２の実施例中の各部分と対応する部分には同一
の符号を用いている。（Ａ）ＮチャネルＭＯＳトランジスタが形成された状態
は図２の実施例と同じである。ただし、ここではソース
・ドレイン領域の拡散層１５の深さを約０.３μｍの深
さに形成する。そのため、拡散層１５を形成するための
イオン注入条件は、図２の実施例と同じく砒素イオンを
ドーズ量６×１０¹⁵／ｃｍ²、注入エネルギーを５０Ｋ
ｅＶとするが、ただしその後の熱処理条件は９００℃で
６０分間とすることにより、図２の実施例よりも深い拡
散層１５を形成する。

【００２２】（Ｂ）図２の実施例と同様に、層間絶縁膜
１７を形成し、フォトリソグラフィとエッチングにより
コンタクトホール２１を開口する。この実施例では、コ
ンタクトホール２１を開口する位置は拡散領域１５上の
みであり、フィールド酸化膜１６の端部から０.３μｍ
程度の余裕Ｍ１をもっていることと、コンタクトホール
底面が拡散層１５とウエル１２との接合位置まで０.１
５μｍ以上の余裕Ｍ２をもって拡散層１５内に存在する
ように、拡散層１５の表面がオーバーエッチングにより
除去されている点で図２のコンタクトホールとはその位
置及び深さが異なっている。

【００２３】（ｂ）は（Ｂ）のコンタクトホール部分を
拡大して示したものであり、拡散層１５の表面部分１
５’が除去され、それでもコンタクトホール底部には拡
散層１５が０.１５μｍ以上の余裕Ｍ２をもって残存し
ている。拡散層１５に０.１５μｍ以上の余裕をもつよ
うにコンタクトホールを形成するのは、リーク耐性など
信頼性確保のためである。

【００２４】拡散層１５の深さが０.３μｍ程度で、０.
１５μｍ以上の余裕Ｍ２を残すためには、拡散層の表面
を０.１μｍ程度エッチングすればよい。このエッチン
グ方法としては、層間絶縁膜１７のエッチング条件でそ
のままオーバーエッチングにより行なおうとすれば、２
００％程度のオーバーエッチ量が必要となり、エッチン
グ装置の稼動率が低下してしまうので、層間絶縁膜１７
を選択的にエッチングして拡散層１５の表面に到達する
コンタクトホールを形成した後、エッチングガスの流量
比などを変えて拡散層１５の表面を除去するようにすれ
ばよい。

【００２５】（Ｃ）その後、その後、既知の技術により
電極配線１８を形成する。図４の実施例で得られたＭＯ
Ｓトランジスタ（Ｃ）においては、コンタクトホール底
面の位置を従来のように拡散領域平面上に形成した場合
と比べてコンタクト面積が増大し、コンタクトホール１
個当りのコンタクト抵抗の低減を図ることができる。し
かも、コンタクトホール底面から拡散層とウエルの接合
位置まではある程度のマージンをとっており、電極配線
から半導体基板へのリークは抑えられている。

【００２６】図４の実施例は拡散領域の深さが深く、コ
ンタクトホール底面から拡散領域と半導体基板との接合
面までの余裕が大きくとれる場合、例えば実施例のよう
にＮ⁺拡散領域において余裕が０.１５μｍ以上とれる場
合に特に有効であり、従来の製造工程をほぼそのまま利
用できるという利点がある。

【００２７】図５は請求項３の実施例を、請求項６に対
応した製造方法とともに示したものである。（Ａ）ＮチャネルＭＯＳトランジスタが形成された状態
は図４の実施例と同じである。（Ｂ）図４の実施例と同様に、層間絶縁膜１７を形成
し、フォトリソグラフィとエッチングによりコンタクト
ホール２１を開口する。

【００２８】（Ｃ）コンタクトホール側から全面にリン
又は砒素をイオン注入してコンタクトホール２１を通し
てコンタクトホール２１の下方にＮ型層２０を形成す
る。注入不純物としては、図２の実施例と同様に、後工
程であまり熱をかけたくない場合は砒素よりも低温で活
性化できるリンを選択するとよい。その後、その後、既
知の技術により電極配線１８を形成する。

【００２９】図５の実施例では、コンタクトホール底部
にコンタクトホールを通して注入されたＮ型層２０が存
在するため、電極配線１８からウエル１２へのリークを
防ぐことができ、アライメントずれにもある程度のマー
ジンを与えることができる。コンタクトホール２１がフ
ィールド酸化膜１６側にずれて形成され、コンタクトホ
ール形成時のエッチングでフィールド酸化膜１６の一部
を除去し、ソース・ドレイン領域１５からはみ出してウ
エル１２が露出した場合でも、コンタクトホールを通し
たイオン注入による拡散層２０が形成されるため、ウエ
ル１２へのリークは抑えられる。

【００３０】この実施例は拡散領域１５の深さが浅く、
コンタクトホール底面から拡散領域１５とウエル１２と
の接合面までの余裕があまりとれない場合、例えばＮ⁺
拡散領域１５においてその余裕が０.１５μｍ以下の場
合に特に有効である。

【００３１】図５（Ｃ）のＭＯＳトランジスタにおいて
は、コンタクトホール下方に限ってであるが、Ｎ型層２
０が基板側に膨らみ、若干の接合容量増大を招くおそれ
があるが、Ｎ型層２０の不純物濃度及び分布をイオン注
入条件及び注入後の熱処理（活性化）条件によって制御
し、コンタクトホール底部の拡散領域１５下方に拡散領
域と同じ導電型で、かつ拡散領域よりも低濃度の拡散
層、又はウエル１２と同じ導電型（この場合Ｐ型）でウ
エル１２よりも低濃度の拡散層を形成するようにすれ
ば、逆に接合容量を低減させることもできる。このよう
な制御は何ら特別な技術を導入することなく実現するこ
とができる。

【００３２】以上の実施例ではシングルドレイン構造の
Ｎチャネル型ＭＯＳトランジスタを例にして説明してい
るが、本発明はＰチャネル型ＭＯＳトランジスタは勿論
のこと、ＬＤＤ構造又はゲートオーバーラップ構造を有
するＭＯＳトランジスタや、さらには他の絶縁ゲート型
トランジスタにも適用することができ、それらの場合に
も上記の実施例の場合と同様の効果が得られる。

【００３３】

【発明の効果】本発明で、コンタクトホール底面が拡散
領域平面と同一高さの平面を含まず、かつソース領域及
びドレイン領域以外の領域を含ませることにより、活性
領域分離のための絶縁膜底部の基板表面が拡散領域平面
に対して角度を有することを利用して、拡散領域から活
性領域分離にまたがったコンタクトホール底面が拡散領
域平面のみに存在した場合のコンタクトホール底面より
も大きくなるようにし、ソース・ドレイン領域の拡散層
の接合容量を増大させることなく、回路動作に影響を及
ぼすコンタクト抵抗を低減させて回路動作の向上を図る
ことができる。コンタクトホールをソース・ドレインの
拡散領域からはみ出させるレイアウトルールを適用した
場合、コンタクト端からゲート電極端までの距離は変わ
らないので、拡散領域自体の面積を小さくすることがで
き、拡散領域の接合容量はむしろ減少する。

【００３４】コンタクトホール底面が基板表面と同一高
さの平面より下で、ソース領域又はドレイン領域とそれ
らの下方に存在する基板半導体部分との接合位置より上
に位置するようにすることにより、接合容量を増大させ
ることなく、コンタクト抵抗を低減させることができ
る。コンタクトホール底面から拡散層とウエルの接合位
置まではある程度のマージンをとっており、電極配線か
ら半導体基板へのリークは抑えられている。コンタクト
ホール底面部の不純物濃度をソース領域及びドレイン領
域の不純物濃度よりも高くすることにより、電極配線か
ら基板へのリークを防ぐことができ、アライメントずれ
にもある程度のマージンを与えることができる。

【図面の簡単な説明】

【図１】従来のコンタクト部分を示す断面図である。

【図２】（Ａ）〜（Ｃ）は請求項１に対応した実施例を
製造する請求項４に対応した製造方法を示す工程断面図
であり、（ｂ）は（Ｂ）におけるコンタクトホール部分
を示す拡大断面図である。

【図３】図２の実施例における拡散領域の面積低減効果
を示す拡散領域の平面図である。

【図４】（Ａ）〜（Ｃ）は請求項２に対応した実施例を
製造する請求項５に対応した製造方法を示す工程断面図
であり、（ｂ）は（Ｂ）におけるコンタクトホール部分
を示す拡大断面図である。

【図５】（Ａ）〜（Ｃ）は請求項３に対応した実施例を
製造する請求項６に対応した製造方法を示す工程断面図
である。

【符号の説明】

１１Ｐ型シリコン基板１２Ｐ型ウエル１３ゲート酸化膜１４多結晶シリコンゲート電極１５ソース・ドレイン領域の拡散層１５’ オーバーエッチされた拡散層１６フィールド酸化膜１６’ オーバーエッチにより除去されたフィールド
酸化膜１７層間絶縁膜１８電極配線１９チャネル領域２０コンタクトホールを通したイオン注入により
形成されたＮ型層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/78 ３０１Ｓ (72)発明者進藤泰之東京都大田区中馬込１丁目３番６号株式会社リコー内

Claims

【特許請求の範囲】

【請求項１】半導体基板のソース領域上及びドレイン
領域上にそれぞれコンタクトホールが設けられ、それぞ
れのコンタクトホールを介して電極配線がソース領域及
びドレイン領域と接続されているＭＯＳ型半導体装置に
おいて、コンタクトホール底面がソース・ドレイン拡散領域表面
と同一高さの平面を含まず、かつソース領域及びドレイ
ン領域以外の領域を含んでいることを特徴とする半導体
装置。
【請求項２】半導体基板のソース領域上及びドレイン
領域上にそれぞれコンタクトホールが設けられ、それぞ
れのコンタクトホールを介して電極配線がソース領域及
びドレイン領域と接続されているＭＯＳ型半導体装置に
おいて、コンタクトホール底面がソース・ドレイン拡散領域と同
一高さの平面より下で、ソース領域又はドレイン領域と
それらの下方に存在する基板半導体部分との接合位置よ
り上に位置することを特徴とする半導体装置。
【請求項３】コンタクトホール底面部の不純物濃度が
ソース領域及びドレイン領域の不純物濃度よりも高くな
っている請求項２に記載の半導体装置。
【請求項４】第１導電型半導体基板の表面に活性領域
を分離するための分離絶縁膜を形成し、活性領域の基板
上にはチャネル領域とする部分の上にゲート絶縁膜を介
してゲート電極を形成し、活性領域の基板表面にはチャ
ネル領域を挾んで第２導電型のソース領域とドレイン領
域を形成した後、以下の工程を含んで電極配線とのコン
タクトを形成することを特徴とする半導体装置の製造方
法。（Ａ）ゲート電極上から基板全面に層間絶縁膜を堆積す
る工程、（Ｂ）ソース領域及び前記分離絶縁膜にまたが
る領域とドレイン領域及び前記分離絶縁膜にまたがる領
域にコンタクトホール領域を設定し、そのコンタクトホ
ール領域で層間絶縁膜を選択的に、かつソース領域及び
ドレイン領域の基板と分離絶縁膜の下部の基板が露出す
るまでエッチングしてコンタクトホールを形成する工
程、（Ｃ）前記コンタクトホールを通して基板に第２導
電型不純物をイオン注入する工程、（Ｄ）その後、前記
コンタクトホールを介してソース領域又はドレイン領域
と接続される電極配線を形成する工程。
【請求項５】第１導電型半導体基板の表面に活性領域
を分離するための分離絶縁膜を形成し、活性領域の基板
上にはチャネル領域とする部分の上にゲート絶縁膜を介
してゲート電極を形成し、活性領域の基板表面にはチャ
ネル領域を挾んで第２導電型のソース領域とドレイン領
域を形成した後、以下の工程を含んで電極配線とのコン
タクトを形成することを特徴とする半導体装置の製造方
法。（Ａ）ゲート電極上から基板全面に層間絶縁膜を堆積す
る工程、（Ｂ）ソース領域及びドレイン領域にコンタク
トホール領域を設定し、そのコンタクトホール領域の層
間絶縁膜を選択的にエッチングし、かつ基板表面よりも
下でソース領域又はドレイン領域とそれぞれの下方に存
在する基板半導体との接合位置よりも上の位置までエッ
チングしてコンタクトホールを形成する工程、（Ｃ）前
記コンタクトホールを介してソース領域又はドレイン領
域と接続される電極配線を形成する工程。
【請求項６】第１導電型半導体基板の表面に活性領域
を分離するための分離絶縁膜を形成し、活性領域の基板
上にはチャネル領域とする部分の上にゲート絶縁膜を介
してゲート電極を形成し、活性領域の基板表面にはチャ
ネル領域を挾んで第２導電型のソース領域とドレイン領
域を形成した後、以下の工程を含んで電極配線とのコン
タクトを形成することを特徴とする半導体装置の製造方
法。（Ａ）ゲート電極上から基板全面に層間絶縁膜を堆積す
る工程、（Ｂ）ソース領域及びドレイン領域にコンタク
トホール領域を設定し、そのコンタクトホール領域の層
間絶縁膜を選択的にエッチングし、かつ基板表面よりも
下でソース領域又はドレイン領域とそれぞれの下方に存
在する基板半導体との接合位置よりも上の位置までエッ
チングしてコンタクトホールを形成する工程、（Ｃ）前
記コンタクトホールを通して基板に第２導電型不純物を
イオン注入する工程、（Ｄ）その後、前記コンタクトホ
ールを介してソース領域又はドレイン領域と接続される
電極配線を形成する工程。