JPH08101686A

JPH08101686A - 電子楽器

Info

Publication number: JPH08101686A
Application number: JP7229501A
Authority: JP
Inventors: Takehisa Amano; 武久天野
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1995-09-06
Filing date: 1995-09-06
Publication date: 1996-04-16
Anticipated expiration: 2013-04-08
Also published as: JP2738359B2

Abstract

(57)【要約】【目的】構成が簡単であり、かつ、音色の異なった複
数の楽音を同時に発生することができ、多彩な演奏が可
能な電子楽器を提供する。【構成】複数の楽音形成チャンネルを有するリズム音
源回路６と、各チャンネル毎に４種類の波形データを記
憶した波形メモリ１０と、波形メモリ１０から波形デー
タの読み出しを行うための読出アドレスを各チャンネル
単位で時分割制御により生成するメモリ選択番号発生器
７とを有する。リズムパターンメモリ１からは上記各チ
ャンネルによる発音を指示するデータＲＤおよびその波
形の種類を指定するデータＤＣが読み出される。メモリ
選択信号発生器７は、各チャンネル毎にデータＤＣに対
応した波形アドレスをリズム音源回路６へ出力し、リズ
ム音源回路６はデータＲＤにより発音指示された各チャ
ンネル毎に当該波形アドレスに基づいて波形データを波
形メモリ１０から読み出し楽音を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、音色の異なった複数
種類の楽音を発音することが可能な電子楽器に関する。

【０００２】

【従来の技術】音色の異なった複数の楽音信号を同時に
発生可能な自動リズム演奏装置が知られている。この種
の自動リズム演奏装置に該当するものとして、例えば実
開昭５４−１６４２４号公報は、必要な音色数だけ音源
回路を備え、この音源回路を適宜切り換えることにより
音色の異なった複数の楽音を発生し得るようにした装置
を開示している。

【０００３】

【発明を解決するための課題】しかしながら、上述した
従来の自動リズム演奏装置は、各々異なった音色に対応
した音源回路を複数設ける必要があり、回路構成が複雑
になるのを避けられなかった。

【０００４】そこで、回路構成を複雑化しないで複数の
音色を発音し得るようにするため、例えば特公昭５２−
４２０５９号公報に開示されているように、フィルタを
有する音源回路を複数設け、このフィルタ特性を切り換
えることによって音色の異なった複数の楽音を発生する
構成を採ることが考えられる。

【０００５】しかしながら、このようなフィルタ特性を
切り換える程度のものでは、発生する楽音の音色を多彩
に変化させることはできなかった。

【０００６】本発明は、上述した事情に鑑みてなされた
ものであり、音色の異なった複数の楽音信号を簡単な構
成で発生することができ、かつ、発生される楽音信号を
多彩に制御することができる電子楽器を提供することを
目的とする。

【０００７】

【課題を解決するための手段】この発明は、複数種類の
波形に対応した複数の波形データを記憶する波形メモリ
を有し、各々前記波形メモリに記憶された複数の波形デ
ータのうち任意の波形データに基づき楽音信号を発生可
能な複数の楽音発生用チャンネルからなる楽音発生手段
と、楽音の発生および発生すべき楽音の波形を指示する
制御データを発生するデータ発生手段と、前記制御デー
タに基づいて、楽音制御データを前記複数の楽音発生用
チャンネルのいずれかの楽音発生用チャンネルに供給す
るデータ供給手段とを備え、前記楽音発生手段の各楽音
発生用チャンネルでは、制御データが供給されたとき該
制御データが指示する波形の楽音信号を前記データ発生
手段による楽音の発生指示に応じて発生するようにした
ことを特徴としている。なお、上述した各構成要件のう
ち、「楽音発生手段」は、後述する［実施例］の項で説
明する「リズム音源回路６」に、以下同様にして「楽音
発生用チャンネル」は、発音可能な数を規定するもので
あり、図３に示すシフトレジスタ２１やシフトレジスタ
１７の各ステージに、「データ発生手段」は「リズムパ
ターン読出回路５」に、「制御データ」は「アドレス信
号Ａ１」に、「データ供給手段」は「リズムパターンメ
モリ１」に、「楽音制御データ」は「楽器別駆動データ
ＲＤ」に各々対応している。

【０００８】

【作用】上記発明によれば、各楽音発生用チャンネルに
より、前記複数の波形データのうち前記データ供給手段
から供給された制御データに対応するものに基づいて楽
音信号が生成される。

【０００９】

【実施例】以下、図面を参照し本発明の実施例を詳細に
説明する。図１は、この発明を自動リズム演奏装置に適
用した実施例の概略構成を示すブロック図である。この
図においてリズムパターンメモリ１は選択し得る各リズ
ム（例えば、ワルツ、スイング、ルンバ、ジャズ、ロッ
ク等）における各リズム楽器（例えば、シンバル、バス
ドラム、ハイコンガ、マラカス等）の楽器別駆動データ
（音源別駆動データ）、およびこれら各楽器別駆動デー
タに基づいて再生される楽器音を各楽器毎に複数の楽器
音の中から選択するための制御データが記憶されたリー
ドオンメモリ（ＲＯＭ）である。

【００１０】すなわち、このリズムパターンメモリ１に
は、前記リズム楽器の種類を１６種類とし、かつ再生す
べき楽器音を楽器毎に４種類ずつある楽器音の中から選
択するものとした場合、１６ビットを１語としかつこれ
ら各ビットが前記各リズム楽器に１対１に対応した楽器
別駆動データＲＤがリズム毎にリズムの進行順に記憶さ
れると共に、これら各１６ビットの楽器別駆動データＲ
Ｄに対応して各楽器毎に２ビットずつ都合３２ビットの
制御データＣＤが付加的に各々記憶されている。これら
楽器別駆動データＲＤと制御データＣＤとの組データの
フォーマットは図２のようになる。すなわちこの場合、
楽器別駆動データＲＤの各ビットは、例えばビットａ1
はシンバル、ビットａ2はバスドラム、ビットａ3はハイ
コンガ、…、ビットａ16はマラカスのように対応し、ま
た制御データＣＤの各ビットは、例えばビットｂ1、ｂ2
はシンバル、ビットｂ3、ｂ4はバスドラム、ビットｂ
5、ｂ6はハイコンガ、……、ビットｂ31、ｂ32はマラ
カスのように対応している。またこの場合、楽器別駆
動データＲＤの各ビット”１”状態の時のみ対応するリ
ズム楽器の楽器音を再生することを意味し、また制御デ
ータＣＤの各２ビットはコード信号として扱かわれ、４
種類の楽器音の中から１つの楽器音を選択するようにな
っている。

【００１１】次に、リズム選択スイッチ２は前記各リズ
ムから演奏者の希望するリズムを選択するためのスイッ
チであり、この電子楽器の操作パネル部に設けられてい
る。このリズム選択スイッチ２からは、選択されたリズ
ムを示す信号ＲＳ（コード信号）が出力される。また符
号３は前記操作パネル部に設けられたリズムテンポ調整
用のスライド型の操作子であり、テンポ制御データ発生
器４はこの操作子３に連動する可変抵抗器（図示略）の
抵抗値に応じて前記操作子３のスライド位置に対応した
リズムテンポを示すリズム制御データＴＭＰを出力す
る。

【００１２】リズムパターン読出回路５は、前記信号Ｒ
Ｓおよび前記データＴＭＰに基づいて生成したアドレス
信号Ａ１を、前記リズムパターンメモリ１のアドレス端
子ＡＤへ供給し、同メモリ１から前記リズム選択スイッ
チ２によって選択されたリズムに対応する楽器別駆動デ
ータＲＤと制御データＣＤとの組データを順次読み出
す。すなわちこのリズムパターン読出回路５は、信号Ｒ
Ｓに基づいて前記アドレス信号Ａ１をリズムパターンメ
モリ１における選択されたリズムに対応する楽器別駆動
データＲＤおよび制御データＣＤの記憶領域を指定する
ように設定すると共に、このアドレス信号Ａ１をデータ
ＴＭＰが示すリズムテンポで順次変化させ、これによっ
て前記領域の各楽器別駆動データＲＤおよび各制御デー
タＣＤを順次読み出す。このリズムパターンメモリ１か
ら読み出された楽器別駆動データＲＤはリズム音源回路
６に供給され、また制御データＣＤはメモリ選択信号発
生器７に供給される。

【００１３】リズム音源回路６は前記各リズム楽器の楽
器音信号を各々４種類ずつ記憶した波形メモリを有して
なるもので、この波形メモリから前記楽器別駆動データ
ＲＤの”１”のビットが示す楽器に対応する楽器音信号
を時分割的に読み出すようになっている。そしてこの場
合、メモリ選択信号発生器７は、前記制御データＣＤま
たはこのメモリ選択信号発生器７自体が発生するランダ
ム信号に基づいてメモリ選択信号ＭＳを出力して前記リ
ズム音源回路６へ供給し、これによってリズム音源回路
６が前記波形メモリから読み出すべき楽器音信号を楽器
毎に４種類あるものの中から択一的に選択するようにな
っている。このリズム音源回路６の波形メモリから時分
割的に読み出された楽器音信号は合成された後、増幅器
８へ供給され、ここで増幅されてスピーカ９へ供給され
リズム音として発音される。

【００１４】次に図１におけるリズム音源回路６および
メモリ選択信号発生器７の詳細な構成を図３のブロック
図を参照して説明する。まず波形メモリ（楽音信号メモ
リ）１０から説明する。この波形メモリ１０には、図４
に示すようにシンバル、バスドラム、ハイコンガ、…
…、マラカスの１６種類のリズム楽器の楽器音が、各楽
器毎に互いに４種類ずつＰＣＭコードを用いて各々記憶
されている。この場合、シンバルの楽器音を例にする
と、シンバル＃１、シンバル＃２、シンバル＃３、シン
バル＃４は互いに若干波形の異なる楽器音となってい
る。また、バスドラム、ハイコンガ、……、マラカスに
ついても同様である。

【００１５】次にメモリ選択信号発生器７は、前記制御
データＣＤに基づいて、前記波形メモリ１０の各楽器の
４種類の楽器音の中から所定の１楽器音を選択するため
のメモリ選択信号ＭＳを発生するものである。このメモ
リ選択信号発生器７が出力するメモリ選択信号ＭＳは、
２ビットのコード信号であり、アドレスメモリ１２（ア
ドレス発生器）のアドレス入力端子ＡＤへのアドレス信
号の下位側ビットとして供給される。なお、このメモリ
選択信号発生器７の詳細な構成については後述する。

【００１６】チャンネルカウンタ１１は前記波形メモリ
１０の１６種類のリズム楽器の名楽器音を（すなわち１
６チャンネル分の情報を）時分割的に読み出すための読
み出し順序および読み出しタイミングを決める４ビット
の２進カウンタである。このチャンネルカウンタ１１は
クロックφを常時計数し、その計数値を４ビットの信号
ｃｃとして出力する。なお、前記クロックφの周期は、
この電子楽器における最小リズム単位時間より充分短い
時間となっている。このチャンネルカウンタ１１が出力
する信号ｃｃは、アドレスメモリ１２のアドレス入力端
子ＡＤへアドレス信号の上位側ビットとして供給され
る。

【００１７】アドレスメモリ１２は、前記波形メモリ１
０から楽器音信号を読み出す場合の読み出し開始番地
（スタートアドレス）と、読み出し語数（レンジ）とが
各々記憶されたリードオンメモリ（ＲＯＭ）である。こ
の場合、前記波形メモリ１０における各楽器音信号の記
憶領域（シンバル＃１、シンバル＃２、……、マラカス
＃４）の各先頭番地Ｌ１、Ｌ２、Ｌ３、……、Ｌ６４
は、このアドレスメモリ１２におけるスタートアドレス
メモリ１２ａにＬ１、Ｌ２、Ｌ３、……Ｌ６４の順に記
憶され、また各記憶領域の語数Ｎ１、Ｎ２、Ｎ３、…
…、Ｎ６４は、このアドレスメモリ１２におけるレンジ
メモリ１２ｂにＮ１、Ｎ２、Ｎ３、……Ｎ６４の順に記
憶されている。そしてこのアドレスメモリ１２は、前記
信号ｃｃおよび信号ＭＳが供給されると、これらスター
トアドレスメモリ１２ａとレンジメモリ１２ｂとから並
列にデータを読み出すようになっている。すなわち、例
えば今、信号ｃｃとして”００００”が供給され、かつ
信号ＭＳとして”００”が供給された場合は、スタート
アドレスメモリ１２ａから「Ｌ１」なるデータが読み出
されると共に、レンジメモリ１２ｂから「Ｎ１」なるデ
ータが読み出され、また例えば、信号ｃｃとして”００
０１”が供給され、かつ信号ＭＳとして”１１”が供給
された場合は、スタートアドレスメモリ１２ａから「Ｌ
８」となるデータが読み出されると共に、レンジメモリ
１２ｂから「Ｎ８」なるデータが読み出される。そして
スタートアドレスメモリ１２ａから読み出されたデータ
ＳＡは加算回路１３の一方の入力端子Ａに供給され、ま
たレンジメモリ１２ｂから読み出されたデータＲＧは比
較器１４の一方の入力端子Ａに供給される。

【００１８】一方、図１のリズムパターンメモリ１から
読み出された楽器別駆動データＲＤ（この場合は１６ビ
ットのデータ）は並列直列変換回路（以下、Ｐ／Ｓ変換
回路ろ略称する。）１５に供給される。このＰ／Ｓ変換
回路１５はこのデータＲＤを並列に取り込むと。同デー
タＲＤをクロックφに従って順次１ビットずつ直列に出
力する。このＰ／Ｓ変換回路１５から出力された直列デ
ータはオアゲート１６を介して１ビット１６ステージの
シフトレジスタ１７へ供給され、同じくクロックφによ
って同シフトレジスタ１７に取り込まれる。このシフト
レジスタ１７の直列出力は前記波形メモリ１０の読み出
し指令端子ＲＣに供給されると共に、インバータ１８の
出力信号が”１”信号の場合は、更にアンドゲート１９
とオアゲート１６とを順次介して同シフトレジスタ１７
の入力端子Ｉに供給されるようになっている。したがっ
てこのシフトレジスタ１７から出力された”１”のビッ
トは、その時点でインバータ１８の出力信号が”１”信
号であれば次のクロックφによって再びこのシフトレジ
スタ１７に取り込まれて失なわれることはない。このシ
フトレジスタ１７の出力端子Ｏに得られる信号はゲート
２０のエネーブル端子ＥＮにも供給されている。

【００１９】次にゲート２０とシフトレジスタ２１と加
算回路２２とからなる部分は、波形メモリ１０から各楽
器音信号を読み出す場合、各楽器音信号の記憶領域のデ
ータ読み出し番地を時分割的に進めるためのものであ
る。この部分において、シフトレジスタ２１は各ステー
ジが前記語数Ｎ１〜Ｎ６４のうちの最大語数を計算する
に充分なだけのビットを持つ１６ステージのシフトレジ
スタであり、クロックφに従ってシフトが行なわれるよ
うになっている。このシフトレジスタ２１の出力データ
Ｄ１は前記加算回路１３の他方の入力端子Ｂへ供給され
ると共に、加算回路２２の一方の入力端子Ａへ供給され
る。この加算回路２２の他方の入力端子ＢにはＬＳＢだ
けが”１”のデータが供給されており、したがってこの
加算回路２２の出力データＤ２は前記データＤ１に値
「１」を加算した値となる。このデータＤ２は前記比較
器１４の他方の入力端子Ｂへ供給されると共に、ゲート
２０へ供給される。このゲート２０は、そのエネーブル
端子ＥＮに”１”信号が供給されると開状態となって前
記データＤ２をシフトレジスタ２１の入力端子Ｉへ供給
する。したがってこのゲート２０、シフトレジスタ２１
および加算回路２２からなる部分においては、ゲート２
０のエネーブル端子ＥＮに”１”信号が供給されている
時にシフトレジスタ２１から出力されたデータＤ１は、
値「１」が加算されて（すなわちインクリメントされ
て）再びシフトレジスタ２１に取り込まれ、一方ゲート
２０のエネーブル端子ＥＮに”０”信号が供給されてい
る時にシフトレジスタ２１から出力されたデータＤ１は
失なわれて値「０」となる。

【００２０】次にメモリ選択信号発生器７において、図
１のリズムパターンメモリ１から読み出された制御デー
タＣＤ（この場合は３２ビットのデータ）はＰ／Ｓ変換
回路２３に供給される。このＰ／Ｓ変換回路２３は制御
データＣＤを並列に取り込むと、同データＣＤをクロッ
クφに従って順次２ビットずつ直列に出力する。すなわ
ちこのＰ／Ｓ変換回路２３は、図２に示した制御データ
ＣＤをビットｂ1、ｂ2、ビットｂ3、ｂ4、ビットｂ5、
ｂ6、……、ビットｂ31、ｂ32の順に２ビットの信号に
変換して出力する。このＰ／Ｓ変換回路２３の出力信号
は、セレクタ２４の一方の入力端子Ａに供給される。ま
たランダム信号発生器２５はランダムな２ビットの信号
をクロックφに従って順次出力するもので、このランダ
ム信号発生器２５の出力信号はセレクタ２４の他方の入
力端子Ｂに供給される。このセレクタ２４は、その制御
入力端子ＳＡに”１”信号が供給されると入力端子Ａに
供給されている信号を出力端子０から出力し、一方この
制御入力端子ＳＡに”０”信号が供給されると入力端子
Ｂに供給されている信号を出力端子０から出力する。こ
のセレクタ２４の制御入力端子ＳＡに選択スイッチ２６
を介して”１”信号が供給されるようになっている。そ
してこのセレクタ２４の出力信号はセレクタ２７の一方
の入力端子Ａに供給される。このセレクタ２７は、前記
セレクタ２４と同様のセレクタであり、その制御入力端
子ＳＡには前記Ｐ／Ｓ変換回路１５の出力信号が供給さ
れるようになっている。このセレクタ２７の出力信号
は、シフトレジスタ２８の入力端子Ｉへ供給される。シ
フトレジスタ２８は２ビット、１６ステージのシフトレ
ジスタで、前記セレクタ２７の出力信号（２ビットの信
号）をクロックφに従って２ビットずつ順次取り込みシ
フトする。このシフトレジスタ２８の出力端子０からは
前記信号ＭＳが順次出力され、この信号ＭＳは前述した
ようにアドレスメモリ１２のアドレス入力端子ＡＤへ供
給されると共に、前記セレクタ２７の他方の入力端子Ｂ
へ供給される。したがって、このシフトレジスタ２８と
セレクタ２７とからなる部分によれば、セレクタ２７の
制御入力端子ＳＡに”１”信号が供給されている場合
は、前記セレクタ２４の出力信号がシフトレジスタ２８
に順次取り込まれ、一方セレクタ２７の制御入力端子Ｓ
Ａに”０”信号が供給されている場合は、シフトレジス
タ２８の出力信号ＭＳが同シフトレジスタ２８の入力側
に取り込まれる結果同シフトレジスタ２８の内容がロー
テイトされることになる。

【００２１】次に、以上の構成になるこのリズム音源回
路６およびメモリ選択信号発生器７の動作を説明する。
まず演奏者が選択スイッチ２６を開状態に設定していた
とする。そして今、前記リズムパターンメモリ１から楽
器別駆動データＲＤとしてシンバルとバスドラムの各楽
器音だけを再生させるようなデータ、すなわちビットａ
16からビットａ1までの１６ビットが”０、……、０、
１、１”のように配列されたデータが読み出され、また
制御データＣＤとしては、シンバルの楽器音としてシン
バル＃２をまたバスドラムの楽器音としてバスドラム＃
４を各々選択するようなデータ、すなわちビットｂ2、
ｂ1が”０１”、ビットｂ4、ｂ3が”１１”、その他の
ビットｂ32〜ｂ5が例えば全て”０”であるようなデー
タを読み出されたとする。また説明を簡単にするため
に、この時点においてシフトレジスタ２８の各ステージ
の内容全ては”００”であったとする。

【００２２】この場合、前記データＲＤはＰ／Ｓ変換回
路１５を介してシフトレジスタ１７に１ビットずつ順次
取り込まれ、このシフトレジスタ１７においては全ての
ビット（１６ビット）が取り込まれた時点で、出力端子
０側から入力端子Ｉ側に向って”１”、”１”、”
０”、……、”０”の順に配列された状態となる。また
この間に、前記データＣＤはＰ／Ｓ変換回路２３とセレ
クタ２４とを順次介してセレクタ２７の入力端子Ａに２
ビットずつ順次供給されるが、このセレクタ２７の制御
入力端子ＳＡにはＰ／Ｓ変換回路１５の出力信号が供給
されているから、前記データＣＤのうちビットｂ2、ｂ1
およびビットｂ4、ｂ3だけがシフトレジスタ２８に取り
込まれる。この結果シフトレジスタ２８の各ステージの
内容は、前記シフトレジスタ１７にデータＲＤの全ビッ
トが取り込まれた時点と同時点において、出力端子０側
から入力端子Ｉ側に向って”０１”、”１１”、その他
の各ステージの内容は１６ステージ分ローテイトされる
前の内容すなわち”００”となる。またこの時点におい
て、チャンネルカウンタ１１の計数出力信号ｃｃは”０
０００”となる（このように同期がとられている。）。
したがってこの時点においては、アドレスメモリ１２の
アドレス入力端子ＡＤに供給されるアドレス信号が”０
００００１”となり、スタートアドレスメモリ１２ａか
らデータＳＡとして「Ｌ２」が読み出され、またレンジ
メモリ１２ｂからデータＲＧとして「Ｎ２」が読み出さ
れる。また、この時点においては、現在の楽器別駆動デ
ータＲＤの一つ前の楽器別駆動データＲＤに対する処理
動作は全て完了しているから、シフトレジスタ２１の各
ステージのデータは全て「０」であり、これによってデ
ータＤ１は「０」となっている。したがって、この時点
においては、加算回路１３の出力データＤ３、すなわち
データＳＡとデータＤ１との和は値「Ｌ２」となり、こ
のデータＤ３は波形メモリ１０のアドレス入力端子ＡＤ
にアドレス信号として供給される。またこの時、この波
形メモリ１０の読出指令端子ＲＣにはシフトレジスタ１
７の出力端子０から”１”信号が供給されているから、
同メモリ１０のＬ２番地のデータ、すなわちシンバル＃
２の１語目のＰＣＭデータが読み出される。このＰＣＭ
データはアキュームレータ２９に供給される。またこの
時点においては、加算回路２２の出力データＤ２は値
「１」であるから、比較器１４は値「Ｎ２」と値「１」
との比較結果である”０”信号を出力端子ＥＱから出力
してインバータ１８へ供給しており、したがってこのイ
ンバータ１８の出力信号は”１”信号となっている。こ
のため、この時点においては、シフトレジスタ１７から
出力される”１”信号は、アンドゲート１９とオアゲー
ト１６とを順次介して同シフトレジスタ１７の入力端子
Ｉに供給されている。またこのシフトレジスタ１７が出
力する”１”信号はゲート２０を開状態にしているか
ら、前記データＤ２、すなわち値「１」がシフトレジス
タ２１に供給されている。またこの時点においては、Ｐ
／Ｓ変換回路１５の出力信号は”０”となっているから
（データＲＤの送出を完了しているから）、シフトレジ
スタ２８の入力端子Ｉには前記信号ＭＳが供給されてい
る。

【００２３】ここで、次のクロックφが発生したとす
る。この場合、チャンネルカウンタ１１の出力信号ｃｃ
は”０００１”となり、またシフトレジスタ２８は１ス
テージ分シフトされて信号ＭＳが”１１”となるからア
ドレスメモリ１２のアドレス信号は”０００１１１”と
なる。この結果、スタートアドレスメモリ１２ａからデ
ータＳＡとして「Ｌ８」が読み出され、またレンジメモ
リ１２ｂからデータＲＧとして「Ｎ８」が読み出され
る。またこの場合、シフトレジスタ１７、２１も各々１
ステージ分シフトされるから、シフトレジスタ１７の内
容は出力側から入力側に向って”１”、”０”、…
…、”０”、”１”となり、またシフトレジスタ２１の
各ステージの内容は出力側から入力側に向って「０」、
……「０」、「１」となる。すなわちこの場合、データ
Ｄ１は「０」、データＤ３は「Ｌ８」、波形メモリ１０
の読出指令端子ＲＣの信号は”１”信号となり、この結
果、波形メモリ１０のＬ８番地のデータすなわちバスド
ラム＃４の１語目のＰＣＭデータが読み出されアキュー
ムレータ２９へ供給される。またこの場合、データＤ２
は「１」、比較器１４の出力端子ＥＱの信号はデータＲ
ＧとデータＤ１とが等しくないから”０”信号、シフト
レジスタ１７の出力信号は”１”信号、シフトレジスタ
２１の入力データは「１」となり、またシフトレジスタ
２８の各ステージの内容は出力側から入力側に向って”
１１”、”００”、……”００””０１”、同シフトレ
ジスタ２８の入力信号は”１１”となっている。

【００２４】そして、次のクロックφが発生したとす
る。この場合、信号ｃｃは”００１０”となり、また信
号ＭＳは”００”となるから、スタートアドレスメモリ
１２ａからデータＳＡとして「Ｌ９」、レンジメモリ１
２ｂからデータＲＧとして「Ｎ９」が各々読み出され
る。またこの場合、シフトレジスタ１７、２１、２８は
各々１ステージ分シフトされるから、シフトレジスタ１
７の内容は出力側から入力側に向って”０”、……、”
０”、”１”、”１”となり、シフトレジスタ２１の内
容は出力側から入力側に向って「０」、……、「０」、
「１」、「１」となり、またシフトレジスタ２８の内容
は出力側から入力側に向って”００”、……、”０
０”、”０１”、”１１”となる。すなわちこの場合、
データＤ１は「０」、データＤ３は「Ｌ９」となるが、
シフトレジスタ１７の出力信号は”０”であるから、波
形メモリ１０のデータの読み出しは行なわれない。なお
この場合、データＤ２は「１」、比較器１４の比較出力
信号は”０”、シフトレジスタ１７の入力信号は”
０”、シフトレジスタ２１の入力データは「０」、シフ
トレジスタ２８の入力信号は”００”となる。

【００２５】以下、クロックφが順次発生された場合、
上述した原理に基づいて動作が行なわれるが、チャンネ
ルカウンタ１１の出力信号ｃｃが”１１１１”になった
時点までは、シフトレジスタ１７の出力信号がいずれの
場合も”０”であるため、波形メモリ１０のデータ読み
出しは行われない。

【００２６】以上が、現在の楽器別駆動データＲＤおよ
び制御データＣＤに対する楽器音の時分割読み出し過程
における１スキャン目の動作である。この１スキャン目
においてアキュームレータ２９によりデジタル的に合成
された各楽器音のＰＣＭデータは、Ｄ／Ａ変換器３０に
よってアナログ信号に変換された後、図１の増幅器８に
供給される。

【００２７】次に、この時点に続いて次のクロックφが
発生したとする。この場合、信号ｃｃは再び”０００
０”となり、また信号ＭＳ藻再び”０１”となるから、
スタートアドレスメモリ１２ａから「Ｌ２」が読み出さ
れ、またレンジメモリ１２ｂから「Ｌ２」が読み出され
る。またこの場合、シフトレジスタ１７の内容は出力側
から入力側に向って”１”、”１”、”０”……、”
０”となり、またシフトレジスタ２１の内容は出力側か
ら入力側に向って「１」、「１」、「０」、……、
「０」となる。したがってデータＤ１は「１」、データ
Ｄ３は「Ｌ２＋１」となり、波形メモリ１０の（Ｌ２＋
１）番地のデータ、すなわちシンバル＃２の２語目のＰ
ＣＭデータが読み出される。なおこの場合、データＤ２
は「２」、比較器１４の比較出力信号は”０”、シフト
レジスタ１７の入力信号は”１”、シフトレジスタ２１
の入力データは「２」、シフトレジスタ２８の入力デー
タは”０１”となる。

【００２８】そして、次のクロックφが発生すると、上
述した動作と同様にして波形メモリ１０の（Ｌ８＋１）
番地のデータ、すなわちバスドラム＃４の２語目のＰＣ
Ｍデータが読み出され、また以下順次クロックφが発生
され信号ｃｃが”００１０”から”１１１１”まで変化
する間においては、波形メモリ１０のデータの読み出し
は行なわれない。

【００２９】以上が前記データＲＤおよびデータＣＤに
対する各楽器音の時分割読み出し過程における２スキャ
ン目の動作である。

【００３０】以下、同様にしてシフトレジスタ２１の各
ステージにおける「０」以外のデータが１６ステージ分
シフト（ローテイト）される毎に、すなわち１スキャン
毎にインクリメントされ、これによってシンバル＃２と
バスドラム＃４の３語目以降のＰＣＭデータが順次読み
出されていゆく。

【００３１】そして今、Ｎ２スキャン目の動作が開始さ
れたとする（ただし、Ｎ２＜Ｎ８と仮定する。）。この
場合、信号ｃｃが”００００”となると、スタートアド
レスメモリ１２ａから「Ｌ２」が読み出され、またレン
ジメモリ１２ｂから「Ｎ２」が読み出される。またこの
場合、シフトレジスタ１７の内容は出力側から入力側に
向って”１”、”１”、”０”、……”０”となり、ま
たシフトレジスタ２１の内容は出力側から入力側に向っ
て「Ｎ２−１」、「Ｎ２−１」、「０」、……、「０」
となる。したがって波形メモリ１０の（Ｌ２＋Ｎ２−
１）番地のデータ、すなわちシンバル＃２のＮ２語目の
ＰＣＭデータ（最終データ）が読み出される。そし
て、次のクロックφが発生すると、シフトレジスタ１７
の内容は出力側から入力側に向って”１”、”０”、…
…、”０”となり、シンバルに対応する”１”のビット
が”０”に変化して、以後シンバル＃２のＰＣＭデータ
の読み出しは行なわれなくなる。

【００３２】またＮ８スキャン目の動作が行なわれた場
合には、上述したＮ２スキャン目の動作と同様にして、
シフトレジスタ１７におけるバスドラムに対応する”
１”のビットが”０”に変化し、以後バスドラム＃４の
ＰＣＭデータの読み出しは行なわれなくなる。

【００３３】以上のようにして、前述した現在の楽器別
駆動データＲＤおよび制御データＣＤに対する楽器音の
時分割読み出しが行なわれる。なお、以上に述べた読み
出し動作は、次の楽器別駆動データＲＤおよび制御デー
タＣＤが供給されるまでに全て完了する。また上述した
例において制御データＣＤが、ビットｂ2、ｂ1が”０
０”、ビットｂ4、ｂ3が”１０”であるようなデータで
あった場合は、シンバル＃１とバスドラム＃３の各ＰＣ
Ｍデータが読み出されることになる。しかしてこの実施
例によれば、発音させる各リズム楽器の楽器音を制御デ
ータＣＤによって波形が異なる４種類の楽器音の中から
任意に選択することができ、これによりリズム音を実際
のリズム演奏により近い極めて自然感に富んだ音にする
ことができる。

【００３４】次に、この実施例において、発音させる各
リズム楽器の楽器音を４種類の楽器音の中からランダム
に選択する場合を説明する。この場合は、選択スイッチ
２６を開状態にしておけばよい。すなわちこの場合は、
楽器別駆動データＲＤがシフトレジスタ１７に取り込ま
れる動作と並行して、ランダム信号発生器２５が発生す
る２ビットのランダム信号がセレクタ２４とセレクタ２
７を順次介してシフトレジスタ２８に取り込まれる。し
たがって、この場合、信号ＭＳは読み出すべき各リズム
楽器の楽器音に対してランダムとなる。

【００３５】しかして、この実施例によれば、発音させ
る各リズム楽器の楽器音信号を波形が異なる４種類の楽
器音の中からランダムに選択することもでき、これによ
りリズム音を実際のリズム演奏により近い極めて自然感
に富んだ音にすることができる。

【００３６】なお、以上に説明した実施例においては、
各リズム楽器の楽器音を４種類の中から選択するように
したが、これにより多くの種類の中から選択するように
しても勿論かまわない。

【００３７】

【発明の効果】以上の説明から明らかなように、この発
明による電子楽器によれば、チャンネル別に発音指示お
よび波形を指示するデータを供給するようにしたので、
簡単な構成であり、かつ、音色の異なった複数の楽音信
号を同時に発生することができるという効果が得られ
る。また、本発明によれば、複数種類の波形に応じた複
数の波形データを記憶する波形メモリを有し、それぞれ
前記波形メモリに記憶された複数の波形データのうち任
意の波形データに基づき楽音信号を発生可能な複数の楽
音発生用チャンネルからなる楽音発生手段を設けたの
で、波形指示データに応じて波形が選択され、楽音信号
を多彩に制御することができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による自動リズム演奏装
置の構成を示すブロック図である。

【図２】同実施例における楽器別駆動データＲＤおよ
び制御データＣＤのフォーマットを示す図である。

【図３】同実施例におけるリズム音源回路６とメモリ
選択信号発生器７の詳細な構成を示すブロック図であ
る。

【図４】同実施例における波形メモリ１０の記憶内容
を示す図である。

【符号の説明】

１リズムパターンメモリ２リズム選択スイッチ５リズムパターン読出回路６リズム音源回路７メモリ選択信号発生器１０波形メモリ１１チャンネルカウンタ１２アドレス発生器（アドレスメモリ）１７、２１シフトレジスタＡ１アドレス信号ＲＤ楽器別駆動データ

Claims

【特許請求の範囲】

【請求項１】複数種類の波形に対応した複数の波形デ
ータを記憶する波形メモリを有し、各々前記波形メモリ
に記憶された複数の波形データのうち任意の波形データ
に基づき楽音信号を発生可能な複数の楽音発生用チャン
ネルからなる楽音発生手段と、楽音の発生および発生すべき楽音の波形を指示する制御
データを発生するデータ発生手段と、前記制御データに基づいて、楽音制御データを前記複数
の楽音発生用チャンネルのいずれかの楽音発生用チャン
ネルに供給するデータ供給手段とを備え、前記楽音発生手段の各楽音発生用チャンネルでは、制御
データが供給されたとき該制御データが指示する波形の
楽音信号を前記データ発生手段による楽音の発生指示に
応じて発生するようにしたことを特徴とする電子楽器。