JPH0777694B2 - Semiconductor electrical discharge machining method - Google Patents
Semiconductor electrical discharge machining methodInfo
- Publication number
- JPH0777694B2 JPH0777694B2 JP2297994A JP29799490A JPH0777694B2 JP H0777694 B2 JPH0777694 B2 JP H0777694B2 JP 2297994 A JP2297994 A JP 2297994A JP 29799490 A JP29799490 A JP 29799490A JP H0777694 B2 JPH0777694 B2 JP H0777694B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- discharge machining
- processing
- electrode
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、従来の半導体のプロセス技術ではなく、放電
加工によって半導体を加工する半導体の放電加工方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor electric discharge machining method for machining a semiconductor by electric discharge machining, not a conventional semiconductor process technology.
従来の技術 従来の半導体材料を加工する方法には、大きく分類して
二つの方法がある。一つは切断などの機械的な加工であ
り、もう一つは電子回路を形成する加工でフォトリソグ
ラフィ法である。フォトリソグラフィ法には、さまざま
な加工方法があり、エッチングのような除去加工や蒸着
などのような付着加工、さらにイオン注入など物質の性
質を変える加工方法がある。これらの加工技術は、平面
に描かれたパターンを写真技術と同様に転写していく方
法であって、非常に微細なパターンを形成することは容
易であるが、一方でアスペクト比の高い加工が困難であ
る。たとえば半導体材料を貫通するような穴を形成する
場合には、エッチングによる方法ではサイドエッチが同
時に進行するため、真直度の良好な微細穴を加工するこ
とができない。一方アスペクト比の高い加工が可能であ
る放電加工による半導体材料の加工の試みがあるが（昭
和62年度 精密工学会春季大会学術講演会講演論文集
「Siウェハの放電による加工」P741）、半導体材料とし
て比抵抗を10-2Ωcm程度まで低くしなければならない。
これは周辺に電子回路を形成するうえでは問題となる。
比抵抗がさらに高いものに対して加工しようとする場合
には、加工電圧と比抵抗に比例して高くしていかなけれ
ばならない。（「電気加工ハンドブック」、日刊工業新
聞社）加工電圧を上げることは、加工の精度の悪化とな
ることなどの問題を発生する。2. Description of the Related Art Conventional methods for processing semiconductor materials are roughly classified into two methods. One is mechanical processing such as cutting, and the other is processing for forming an electronic circuit, which is a photolithography method. There are various processing methods in the photolithography method, such as a removal processing such as etching, an adhesion processing such as vapor deposition, and a processing method of changing the property of a substance such as ion implantation. These processing techniques are methods of transferring a pattern drawn on a plane in the same manner as photographic technology, and it is easy to form extremely fine patterns, but on the other hand, processing with a high aspect ratio is possible. Have difficulty. For example, in the case of forming a hole penetrating a semiconductor material, side etching simultaneously progresses in the method by etching, so that a fine hole with good straightness cannot be processed. On the other hand, there is an attempt to process semiconductor materials by electric discharge machining, which enables high aspect ratio machining (Proceedings of the 62nd Spring Meeting of the Precision Engineering Society of Japan, "Electrical Processing of Si Wafers by Electric Discharge" P741). As a result, the specific resistance must be lowered to about 10 -2 Ωcm.
This becomes a problem in forming an electronic circuit in the periphery.
When processing a material having a higher specific resistance, it must be increased in proportion to the processing voltage and the specific resistance. ("Electrical Processing Handbook", Nikkan Kogyo Shimbun Inc.) Increasing the processing voltage causes problems such as deterioration of processing accuracy.
発明が解決しようとする課題 以上のように、従来のエッチングなどによるフォトリソ
グラフィ法では困難であり、また、従来の放電加工を用
いる方法では次のような課題がある。第１に低比抵抗で
なければならないということで半導体材料でも用いるこ
とができる材料が限定され、また電子回路を形成するこ
とが困難である。第２に高電圧を用いることは、加工エ
ネルギーが大きくなり、加工精度が悪くなり、加工変質
層が大きくなるなどの問題が発生する。また、100ボル
ト以上の高電圧を用いることは回路上の問題などを引き
起こすことになるなどの課題がある。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention As described above, the conventional photolithography method such as etching has difficulty, and the conventional method using electric discharge machining has the following problems. Firstly, the fact that it must have a low specific resistance limits the materials that can be used as semiconductor materials, and it is difficult to form electronic circuits. Secondly, the use of a high voltage causes problems such as an increase in processing energy, a deterioration in processing accuracy, and an increase in a work-affected layer. In addition, there is a problem that using a high voltage of 100 V or higher causes problems in the circuit.
本発明は、高比抵抗の材料であっても、高電圧を用いる
ことなく放電加工が容易となり、したがって、フォトリ
ソグラフィ法では困難である高アスペクト比の形状加工
を実現可能とするものである。INDUSTRIAL APPLICABILITY The present invention makes it possible to easily perform electric discharge machining without using a high voltage even with a material having a high specific resistance, and thus to realize shape machining with a high aspect ratio, which is difficult by the photolithography method.
課題を解決するための手段 本発明は、被加工材となる半導体を放電回路に接続する
際に、前記半導体の表面の、パルス放電発生器との接続
部となる部分のみに、比抵抗を低くした層、もしくは金
属を蒸着によって形成した電極を設け、前記低比抵抗層
もしくは前記電極を接触部として、放電回路を接続する
ものである。また第２に、ｎ型の半導体材料を加工する
場合に、工具電極をプラス側、被加工材をマイナス側に
放電回路を構成するようにしたものである。Means for Solving the Problems The present invention, when connecting a semiconductor to be a workpiece to a discharge circuit, has a low specific resistance only in a portion of a surface of the semiconductor, which is a connection portion with a pulse discharge generator. And a low-resistivity layer or the electrode is used as a contact portion to connect a discharge circuit. Secondly, when processing an n-type semiconductor material, the discharge circuit is configured with the tool electrode on the plus side and the material to be processed on the minus side.
作用 本発明は上記方法により、高い比抵抗を有する半導体材
料に対して、通常の数10ないし100ボルト程度の電圧の
放電によって加工が可能であり、高アスペクト比の形状
加工を実現することができる。Effect The present invention can process a semiconductor material having a high specific resistance by discharge of a voltage of about several tens to 100 volts, and realize a high aspect ratio shape processing by the above method. .
実施例 以下、第１図から第３図を参照しながら本発明の実施例
について説明する。Embodiments Embodiments of the present invention will be described below with reference to FIGS. 1 to 3.
第１図は本発明の半導体の放電加工方法の一例を示した
構成図である。１は工具電極、２は被加工材である半導
体材料で、シリコンを例としている。３はシリコン２の
表面に蒸着法によって形成されたアルミ電極である。４
は被加工材を取り付ける台で、良導体材料を用いてい
る。５はシリコン２を取付台４に固定するクランプであ
る。６は放電回路で、工具電極１とシリコン２との間に
パルス放電を発生させるもので、RC回路もしくはスイッ
チング素子の組合わせから構成される。７は絶縁液であ
る。FIG. 1 is a configuration diagram showing an example of a semiconductor electrical discharge machining method of the present invention. Reference numeral 1 is a tool electrode, and 2 is a semiconductor material which is a workpiece, and silicon is taken as an example. An aluminum electrode 3 is formed on the surface of the silicon 2 by a vapor deposition method. Four
Is a table on which the work piece is attached and uses a good conductor material. Reference numeral 5 is a clamp for fixing the silicon 2 to the mounting base 4. A discharge circuit 6 generates a pulse discharge between the tool electrode 1 and the silicon 2, and is composed of an RC circuit or a combination of switching elements. 7 is an insulating liquid.
以下その加工方法について説明する。放電加工は、工具
電極１と被加工材との間に電圧を与え、両者を間に存在
する絶縁液７の絶縁破壊する間隔まで近づけ、放電を発
生させ、除去加工するものである。被加工材が良導体の
場合には、工具電極１と被加工材とを放電回路に接続形
成することは容易であるが、被加工材が半導体である場
合には、接続において金属と半導体の接触面における障
壁があり、問題となる。接触面における障壁は、すなわ
ち電位差が発生してしまうため、放電回路で設定した電
圧が工具電極と被加工材との間には発生できなくなり、
放電が発生しないあるいは放電してもそのエネルギーが
極めて微小化してしまうという現象となる。したがって
放電回路６を被加工材に接続する際の接触面における障
壁をできるだけ小さくすることが重要となる。本実施例
では蒸着法によって電極３を形成し、取付台４との接触
における障壁を減少させている。これによってシリコン
２と工具電極１との間の電位差に充分に設定できるた
め、通常の放電加工を発生させることが可能となる。The processing method will be described below. In the electric discharge machining, a voltage is applied between the tool electrode 1 and the material to be machined, and the two are brought close to an insulation breakdown interval of the insulating liquid 7 present therebetween to generate an electric discharge and perform the machining for removal. When the material to be processed is a good conductor, it is easy to connect and form the tool electrode 1 and the material to be processed in the discharge circuit, but when the material to be processed is a semiconductor, contact between metal and semiconductor is made in the connection. There are barriers on the surface, which is a problem. Since the barrier on the contact surface, that is, the potential difference is generated, the voltage set in the discharge circuit cannot be generated between the tool electrode and the workpiece,
This is a phenomenon in which no discharge occurs or the energy becomes extremely small even if discharged. Therefore, it is important to minimize the barrier at the contact surface when connecting the discharge circuit 6 to the workpiece. In this embodiment, the electrode 3 is formed by the vapor deposition method to reduce the barrier in contact with the mounting base 4. As a result, the potential difference between the silicon 2 and the tool electrode 1 can be set sufficiently, so that it becomes possible to generate normal electric discharge machining.
第２図は本発明の半導体の放電加工方法の第２の実施例
における材料を示している。10はｎ型のシリコンで、11
はシリコン表面にドーピングによって形成したn+層であ
り、比抵抗が10-2Ωcm程度としている。FIG. 2 shows materials in a second embodiment of the semiconductor electric discharge machining method of the present invention. 10 is n-type silicon, 11
Is an n + layer formed by doping on the silicon surface, and has a specific resistance of about 10 -2 Ωcm.
第３図は本発明の半導体の加工方法の第３の実施例の材
料を示している。20はｎ型シリコンで、21はシリコン表
面にドーピングによって形成したn+層であり、比抵抗が
10-2Ωcm程度である。22はn+層の上に蒸着によって形成
した電極である。FIG. 3 shows the material of the third embodiment of the semiconductor processing method of the present invention. 20 is n-type silicon, 21 is an n + layer formed by doping on the silicon surface, and the specific resistance is
It is about 10 -2 Ωcm. 22 is an electrode formed by vapor deposition on the n + layer.
以上示した三つの実施例のように半導体表面に電極もし
くは低比抵抗層を形成し、この部分を接触部として放電
回路を接続することによって、放電加工を容易とするも
のである。しかし形成した電極や低比抵抗層が不要な場
合がある。その場合には放電加工の後、エッチング技術
によって、不要な層のみを選択的に除去することは容易
である。By forming an electrode or a low resistivity layer on the semiconductor surface and connecting a discharge circuit using this portion as a contact portion as in the above-mentioned three embodiments, the electric discharge machining is facilitated. However, there are cases where the formed electrode and low resistivity layer are unnecessary. In that case, after electric discharge machining, it is easy to selectively remove only unnecessary layers by an etching technique.
次に、第４図を参照しながら本発明の他の実施例につい
て説明する。Next, another embodiment of the present invention will be described with reference to FIG.
第４図は本発明の半導体の放電加工方法の一実施例を示
した構成図である。30は工具電極、31はｎ型の半導体材
料、32は半導体材料31の表面に形成した蒸着電極、33は
放電回路、34は取付台、35はクランプである。36は絶縁
液である。FIG. 4 is a block diagram showing one embodiment of the semiconductor electric discharge machining method of the present invention. 30 is a tool electrode, 31 is an n-type semiconductor material, 32 is a vapor deposition electrode formed on the surface of the semiconductor material 31, 33 is a discharge circuit, 34 is a mount, and 35 is a clamp. 36 is an insulating liquid.
以下、その動作を説明する。通常、放電加工では工具電
極をマイナス側、被加工材をプラス側とすることで被加
工材を除去していくものである。ところが、ｎ型の半導
体材を同様に加工しようとする場合には、キャリアが分
極してしまい、放電を発生することができない。そこ
で、第４図のように工具電極をプラス側、ｎ型半導体材
をマイナス側とするように放電回路33を構成することで
電極を通じるようになり放電が発生する。The operation will be described below. Usually, in electrical discharge machining, the work material is removed by setting the tool electrode on the negative side and the work material on the positive side. However, when an n-type semiconductor material is processed in the same manner, carriers are polarized, and discharge cannot be generated. Therefore, as shown in FIG. 4, by configuring the discharge circuit 33 so that the tool electrode is on the plus side and the n-type semiconductor material is on the minus side, the discharge circuit 33 passes through the electrodes and discharge is generated.
このように、実施例に示すように、ｎ型の半導体材料に
対して、放電加工を施すことを可能とすることができる
ようになる。In this way, as shown in the examples, it becomes possible to perform electrical discharge machining on the n-type semiconductor material.
発明の効果 以上のように、半導体材料の表面の、加工開始時に工具
電極に面する部分の他の部分にある、パルス放電発生器
との接続部となる部分のみに電極や低比抵抗層を形成す
ることやｎ型の半導体ではさらに放電回路の極性を逆転
することによって、高比抵抗の材料であっても、高電圧
を用いることなく放電加工が容易となり、しかも加工精
度が安定し、したがって、フォトリソグラフィ法では困
難である高アスペクト比の形状加工を実現可能とするも
のである。EFFECTS OF THE INVENTION As described above, the electrode and the low-resistivity layer are provided only on the portion of the surface of the semiconductor material other than the portion facing the tool electrode at the time of processing, which is the connection portion with the pulse discharge generator. By forming or by reversing the polarity of the discharge circuit in an n-type semiconductor, even a material with a high specific resistance can be easily discharge-processed without using a high voltage, and the processing accuracy is stable. This makes it possible to realize shape processing with a high aspect ratio, which is difficult with the photolithography method.
第１図は本発明の第１の実施例における半導体の放電加
工方法を実現する装置の概念図、第２図、第３図は本発
明の第２、第３の実施例における材料の断面図，第４図
は本発明の第４の実施例におけるｎ型半導体の放電加工
方法を実現する装置の概念図である。 1,30……工具電極、２……シリコン、3,22……蒸着電
極、4,34……取付台、5,35……クランプ、6,33……放電
回路、7,36……絶縁液、10,20……ｎ型シリコン、11,21
……n+層。FIG. 1 is a conceptual diagram of an apparatus for realizing a semiconductor electrical discharge machining method in a first embodiment of the present invention, and FIGS. 2 and 3 are sectional views of materials in a second and a third embodiment of the present invention. , FIG. 4 is a conceptual diagram of an apparatus for realizing an electric discharge machining method for an n-type semiconductor in a fourth embodiment of the present invention. 1,30 …… Tool electrode, 2 …… Silicon, 3,22 …… Evaporation electrode, 4,34 …… Mounting base, 5,35 …… Clamp, 6,33 …… Discharge circuit, 7,36 …… Insulation Liquid, 10,20 ... n-type silicon, 11,21
...... n + layers.
Claims (2)
る際に、前記半導体の表面の、パルス放電発生器との接
続部となる部分のみに、比抵抗を低くした層、もしくは
金属を蒸着によって形成した電極を設け、前記低比抵抗
層もしくは前記電極を接触部として、放電回路を接続す
ることを特徴とする半導体の放電加工方法。1. When connecting a semiconductor as a material to be processed to a discharge circuit, a layer having a low specific resistance or a metal is provided only on a portion of a surface of the semiconductor to be a connection portion with a pulse discharge generator. An electric discharge machining method for a semiconductor, comprising providing an electrode formed by vapor deposition, and connecting a discharge circuit using the low resistivity layer or the electrode as a contact portion.
極をプラス側に、被加工材をマイナス側に放電回路を構
成する請求項１記載の半導体の放電加工方法。2. The electric discharge machining method for a semiconductor according to claim 1, wherein, when machining an n-type semiconductor material, a discharge circuit is formed with the tool electrode on the plus side and the material to be processed on the minus side.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297994A JPH0777694B2 (en) | 1990-11-01 | 1990-11-01 | Semiconductor electrical discharge machining method |
| EP19910118651 EP0483867A3 (en) | 1990-11-01 | 1991-10-31 | Method of discharge processing of semiconductor |
| US08/219,295 US5429984A (en) | 1990-11-01 | 1994-03-28 | Method of discharge processing of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297994A JPH0777694B2 (en) | 1990-11-01 | 1990-11-01 | Semiconductor electrical discharge machining method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04171118A JPH04171118A (en) | 1992-06-18 |
| JPH0777694B2 true JPH0777694B2 (en) | 1995-08-23 |
Family
ID=17853756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297994A Expired - Fee Related JPH0777694B2 (en) | 1990-11-01 | 1990-11-01 | Semiconductor electrical discharge machining method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777694B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256520A (en) * | 1991-01-31 | 1992-09-11 | Fuji Xerox Co Ltd | Electric discharge machining |
| WO2007058110A1 (en) * | 2005-11-16 | 2007-05-24 | The University Of Tokyo | Microshaft forming method, microshaft formed by this method, and microshaft forming apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5536249A (en) * | 1978-09-08 | 1980-03-13 | Teijin Ltd | Resin composition |
| JPS63150109A (en) * | 1986-12-15 | 1988-06-22 | Hoden Seimitsu Kako Kenkyusho Ltd | Electric discharge machining for electric insulator |
-
1990
- 1990-11-01 JP JP2297994A patent/JPH0777694B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04171118A (en) | 1992-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0498752A1 (en) | Electrostatic chuck with diamond coating | |
| CN100459094C (en) | Clamping and de-clamping semiconductor wafers on a J-R electrostatic chuck having a micromachined surface by using force delay in applying a single-phase square wave AC clamping voltage | |
| US4184188A (en) | Substrate clamping technique in IC fabrication processes | |
| JP2542876B2 (en) | Thin film overvoltage protection device | |
| EP0049588B1 (en) | Method and apparatus for dry etching and electrostatic chucking device used therein | |
| US6760213B2 (en) | Electrostatic chuck and method of treating substrate using electrostatic chuck | |
| US4376872A (en) | High voltage V-groove solar cell | |
| JP6957109B2 (en) | Device chip manufacturing method and pickup device | |
| US4033027A (en) | Dividing metal plated semiconductor wafers | |
| WO2007059887A1 (en) | Bipolar carrier wafer and mobile bipolar electrostatic wafer arrangement | |
| US4289384A (en) | Electrode structures and interconnecting system | |
| JPS5843909B2 (en) | IC chip support and its manufacturing method | |
| EP1662559B1 (en) | Method of processing objects comprising a surface portion made of an insulator | |
| JPH0777694B2 (en) | Semiconductor electrical discharge machining method | |
| US4237600A (en) | Method for fabricating stacked semiconductor diodes for high power/low loss applications | |
| JP2976861B2 (en) | Electrostatic chuck and method of manufacturing the same | |
| CA1126875A (en) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
| KR101130514B1 (en) | A method and a system for clamping semiconductor wafers to an electrostatic chuck | |
| US4027323A (en) | Photodetector array delineation method | |
| DE3665961D1 (en) | Process for selectively filling contact holes made by etching in insulating layers with electrically conductive materials for the manufacture of high-density integrated semiconductor circuits, and apparatus used for this process | |
| GB2293689A (en) | Electrostatic chuck | |
| US5429984A (en) | Method of discharge processing of semiconductor | |
| US4398340A (en) | Method for making thin film field effect transistors | |
| JP4898199B2 (en) | Manufacturing method of semiconductor device | |
| US6115232A (en) | Method for forming an ion implanted electrostatic chuck |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |