JPH077385A - ラジオ受信機 - Google Patents
ラジオ受信機Info
- Publication number
- JPH077385A JPH077385A JP5146289A JP14628993A JPH077385A JP H077385 A JPH077385 A JP H077385A JP 5146289 A JP5146289 A JP 5146289A JP 14628993 A JP14628993 A JP 14628993A JP H077385 A JPH077385 A JP H077385A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- test
- radio receiver
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 ラジオ受信機において、試験用ＰＬＬ回路を
付加することにより、電源投入直後検波回路のＳカーブ
特性を補正するので、調整工程を削減できる。 【構成】 試験信号を発生する試験用ＰＬＬ回路６を備
え、電源投入後、試験用ＰＬＬ回路６を動作させること
によって検波回路４に１０．７ＭＨｚのＩＦ信号を印加
させ、コントローラ１７は、前記検波回路４のＳカーブ
特性に基づいて制御信号を発生し検波回路４のＳカーブ
特性を補正し、その後、局発用ＰＬＬ回路１２を動作さ
せ、通常動作に移る。
付加することにより、電源投入直後検波回路のＳカーブ
特性を補正するので、調整工程を削減できる。 【構成】 試験信号を発生する試験用ＰＬＬ回路６を備
え、電源投入後、試験用ＰＬＬ回路６を動作させること
によって検波回路４に１０．７ＭＨｚのＩＦ信号を印加
させ、コントローラ１７は、前記検波回路４のＳカーブ
特性に基づいて制御信号を発生し検波回路４のＳカーブ
特性を補正し、その後、局発用ＰＬＬ回路１２を動作さ
せ、通常動作に移る。
Description
【０００１】
【産業上の利用分野】本発明は、検波回路の特性を最適
値に設定することができるラジオ受信機に関する。
値に設定することができるラジオ受信機に関する。
【０００２】
【従来の技術】一般に、ＰＬＬシンセサイザ方式のラジ
オ受信機は、図９のように構成される。図９において、
ラジオ受信回路９０１は、受信ＲＦ信号を増幅するフロ
ントエンド９０２と、局発信号（局部発振信号）を発生
するＰＬＬ回路９０６と、前記受信ＲＦ信号と前記局発
信号とを混合する混合回路９０３と、該混合回路９０３
から発生するＩＦ信号（中間周波信号）を検波する検波
回路９０４と、該検波回路９０４の出力が印加される低
周波回路９０５を備え、更に、ＰＬＬ回路９０６を制御
する制御回路９０７と、前記検波回路９０４の状態に応
じて停止信号を発生する停止信号発生回路９０８を備え
ている。
オ受信機は、図９のように構成される。図９において、
ラジオ受信回路９０１は、受信ＲＦ信号を増幅するフロ
ントエンド９０２と、局発信号（局部発振信号）を発生
するＰＬＬ回路９０６と、前記受信ＲＦ信号と前記局発
信号とを混合する混合回路９０３と、該混合回路９０３
から発生するＩＦ信号（中間周波信号）を検波する検波
回路９０４と、該検波回路９０４の出力が印加される低
周波回路９０５を備え、更に、ＰＬＬ回路９０６を制御
する制御回路９０７と、前記検波回路９０４の状態に応
じて停止信号を発生する停止信号発生回路９０８を備え
ている。
【０００３】制御回路９０７から発生する制御信号に基
づいて、ＰＬＬ回路９０６は、局発信号を発生する。混
合回路９０３において、アンテナで受信され、フロント
エンド９０２で選択増幅された受信ＲＦ信号と、局発信
号とが混合され、ＩＦ信号が発生する。ＩＦ信号は、検
波回路９０４において検波されて、低周波信号となり、
低周波回路９０５に印加される。
づいて、ＰＬＬ回路９０６は、局発信号を発生する。混
合回路９０３において、アンテナで受信され、フロント
エンド９０２で選択増幅された受信ＲＦ信号と、局発信
号とが混合され、ＩＦ信号が発生する。ＩＦ信号は、検
波回路９０４において検波されて、低周波信号となり、
低周波回路９０５に印加される。
【０００４】制御回路９０７からＰＬＬ回路９０６に印
加される制御信号を変化させると、ＰＬＬ回路９０６か
ら発生する局発信号の周波数ｆが変化する。よって、周
波数ｆを連続的に変化させれば、同調状態を連続的に変
化させることができ、放送局をサーチすることができ
る。停止信号発生回路９０８は、検波回路９０４の状態
を監視し、停止信号を発生する。いまサーチによりある
放送局が受信されたとすれば、停止信号発生回路９０８
から停止信号が発生し、該停止信号が制御回路９０７に
印加されるのでサーチが停止し、前記ある放送局の継続
受信が行なわれる。
加される制御信号を変化させると、ＰＬＬ回路９０６か
ら発生する局発信号の周波数ｆが変化する。よって、周
波数ｆを連続的に変化させれば、同調状態を連続的に変
化させることができ、放送局をサーチすることができ
る。停止信号発生回路９０８は、検波回路９０４の状態
を監視し、停止信号を発生する。いまサーチによりある
放送局が受信されたとすれば、停止信号発生回路９０８
から停止信号が発生し、該停止信号が制御回路９０７に
印加されるのでサーチが停止し、前記ある放送局の継続
受信が行なわれる。
【０００５】
【発明が解決しようとする課題】しかしながら、図９の
ラジオ受信機は、検波回路９０４にコイルやセラミック
リゾネータ等のバラツキの多い素子が使用されている
為、検波回路のＳカーブ特性が図５の様に最適なＳカー
ブ特性ｂに対して、Ｓカーブ特性ａまたはｃのようにず
れる危険があった。素子のバラツキによりＳカーブ特性
がずれると、Ｓ／Ｎや歪率の劣化を招くので、図５のＳ
カーブ特性ｂのように最適なＳカーブ特性とするため
に、前述のコイルやセラミックリゾネータ等の素子を調
整しなければならなかった。
ラジオ受信機は、検波回路９０４にコイルやセラミック
リゾネータ等のバラツキの多い素子が使用されている
為、検波回路のＳカーブ特性が図５の様に最適なＳカー
ブ特性ｂに対して、Ｓカーブ特性ａまたはｃのようにず
れる危険があった。素子のバラツキによりＳカーブ特性
がずれると、Ｓ／Ｎや歪率の劣化を招くので、図５のＳ
カーブ特性ｂのように最適なＳカーブ特性とするため
に、前述のコイルやセラミックリゾネータ等の素子を調
整しなければならなかった。
【０００６】一方、検波回路のＳカーブ特性を自動で最
適特性に調整する技術が先に本願と同一の出願人により
提案されている。この技術は、図４のように検波回路に
バリキャップダイオード等の可変素子を配置することに
より、調整するものである。具体的には、生産工程等に
おいて、ＳＧ（信号発生器）から発生する試験信号をラ
ジオ受信機に印加し、検波回路のＳカーブ特性が最適と
なる様に、制御回路からバリキャップダイオードに印加
される電圧を調整する。調整が終了し、最適なＳカーブ
特性が得られたら、その時のデータ（電圧）をラジオ受
信機内のＥＰＲＯＭやＥＥＰＲＯＭ等の不揮発性メモリ
ーに記憶し、ラジオ受信機の使用時に前記データを読み
出し、最適受信を行う。
適特性に調整する技術が先に本願と同一の出願人により
提案されている。この技術は、図４のように検波回路に
バリキャップダイオード等の可変素子を配置することに
より、調整するものである。具体的には、生産工程等に
おいて、ＳＧ（信号発生器）から発生する試験信号をラ
ジオ受信機に印加し、検波回路のＳカーブ特性が最適と
なる様に、制御回路からバリキャップダイオードに印加
される電圧を調整する。調整が終了し、最適なＳカーブ
特性が得られたら、その時のデータ（電圧）をラジオ受
信機内のＥＰＲＯＭやＥＥＰＲＯＭ等の不揮発性メモリ
ーに記憶し、ラジオ受信機の使用時に前記データを読み
出し、最適受信を行う。
【０００７】しかしながら、その様なラジオ受信機で
は、データを記憶させるために、高価な不揮発性メモリ
ーを使用しなければならず、ラジオ受信機のコストが増
大するという問題があった。
は、データを記憶させるために、高価な不揮発性メモリ
ーを使用しなければならず、ラジオ受信機のコストが増
大するという問題があった。
【０００８】
【課題を解決するための手段】本発明は上述の点に鑑み
て成されたものであり、局部発振信号を出力する同調用
ＰＬＬ回路と、受信ＲＦ信号と前記局部発振信号とを混
合する混合回路と、前記混合回路から出力される中間周
波信号を検波する検波回路とを備えるラジオ受信機にお
いて、前記検波回路を制御信号に応じてＳカーブ特性が
変化するように構成すると共に、試験信号を発生する試
験用ＰＬＬ回路と、前記混合回路の前段又は後段に配置
され、前記試験信号と受信ＲＦ信号又は中間周波信号と
の一方を選択する選択回路と、前記検波回路の特性を示
すデータを発生するデータ発生回路と、前記データと基
準値とを比較し、前記検波回路の特性を補正するための
制御信号を発生する制御回路と、前記制御信号を記憶す
る記憶回路とを備え、前記選択回路が前記試験信号を選
択するとき、前記検波回路のＳカーブ特性が補正される
ことを特徴とするラジオ受信機。
て成されたものであり、局部発振信号を出力する同調用
ＰＬＬ回路と、受信ＲＦ信号と前記局部発振信号とを混
合する混合回路と、前記混合回路から出力される中間周
波信号を検波する検波回路とを備えるラジオ受信機にお
いて、前記検波回路を制御信号に応じてＳカーブ特性が
変化するように構成すると共に、試験信号を発生する試
験用ＰＬＬ回路と、前記混合回路の前段又は後段に配置
され、前記試験信号と受信ＲＦ信号又は中間周波信号と
の一方を選択する選択回路と、前記検波回路の特性を示
すデータを発生するデータ発生回路と、前記データと基
準値とを比較し、前記検波回路の特性を補正するための
制御信号を発生する制御回路と、前記制御信号を記憶す
る記憶回路とを備え、前記選択回路が前記試験信号を選
択するとき、前記検波回路のＳカーブ特性が補正される
ことを特徴とするラジオ受信機。
【０００９】
【作用】本発明に依れば、ラジオ受信機の電源を投入す
ると、選択回路が試験信号を選択し、制御回路が検波回
路の特性を補正するように動作する。そして、補正する
ためのデータが記憶回路に記憶される。調整終了後、選
択回路が切り換えられ、受信ＲＦ信号が選択されると、
通常動作となり、記憶回路の補正データにより検波回路
の特性が補正され、最適受信状態となる。よって、検波
回路の調整は自動的に最適となるように行われる。ま
た、記憶回路として、不揮発性メモリー等のバックアッ
プを必要とする素子を用いる必要がない。
ると、選択回路が試験信号を選択し、制御回路が検波回
路の特性を補正するように動作する。そして、補正する
ためのデータが記憶回路に記憶される。調整終了後、選
択回路が切り換えられ、受信ＲＦ信号が選択されると、
通常動作となり、記憶回路の補正データにより検波回路
の特性が補正され、最適受信状態となる。よって、検波
回路の調整は自動的に最適となるように行われる。ま
た、記憶回路として、不揮発性メモリー等のバックアッ
プを必要とする素子を用いる必要がない。
【００１０】
【実施例】図１は本発明の一実施例を示す図である。１
はフロントエンド、２は選択回路、３は混合回路、４は
検波回路、５はオーディオ部である。６は試験信号を発
生する同調用ＰＬＬ回路であり、第１のＶＣＯ７とディ
バイダ８と第１の位相比較器９と第１のＬＰＦ（ローパ
スフィルタ）とから構成される。１２は局発信号を発生
する試験用ＰＬＬ回路であり、第２のＶＣＯ１３と第２
のＬＰＦ１６と第２の位相比較器１５とプログラマブル
ディバイダ１４とから構成される。また、１０は水晶発
振器、１１は第１及び第２の位相比較器９及び１５に基
準信号を供給するリファランスディバイダ、１８は検波
回路の特性データを発生するＡ／Ｄ変換回路、１９は補
正電圧を発生するＤ／Ａ変換回路、２０は制御回路であ
る。
はフロントエンド、２は選択回路、３は混合回路、４は
検波回路、５はオーディオ部である。６は試験信号を発
生する同調用ＰＬＬ回路であり、第１のＶＣＯ７とディ
バイダ８と第１の位相比較器９と第１のＬＰＦ（ローパ
スフィルタ）とから構成される。１２は局発信号を発生
する試験用ＰＬＬ回路であり、第２のＶＣＯ１３と第２
のＬＰＦ１６と第２の位相比較器１５とプログラマブル
ディバイダ１４とから構成される。また、１０は水晶発
振器、１１は第１及び第２の位相比較器９及び１５に基
準信号を供給するリファランスディバイダ、１８は検波
回路の特性データを発生するＡ／Ｄ変換回路、１９は補
正電圧を発生するＤ／Ａ変換回路、２０は制御回路であ
る。
【００１１】次に図１の実施例の動作を図２のフローチ
ャートを参照しながら説明する。Ｓ１において、ラジオ
受信機に電源が投入され、各回路が動作を開始する。次
にＳ２に移り、コントローラ１７から発生する信号によ
って、選択回路２において端子ｂが選択され、第１のＶ
ＣＯ７が動作を開始し試験用ＰＬＬ回路から試験信号が
発生し、また、リファランスディバイダ１１及びプログ
ラマブルディバイダ１４の分周数が所定分周数にセット
される。よって、混合回路３からは、試験信号と同調用
ＰＬＬ回路からの局発信号とを混合した正確な１０．７
ＭＨｚのＩＦ信号が発生する。また、コントローラ１７
において、検波回路４のＳカーブ特性が正しい特性とな
ると期待されるような補正データが、Ｄ／Ａ変換回路１
９に印加され、Ｄ／Ａ変換回路１９を介して補正電圧Ｖ
TAに変換され検波回路４に印加される。
ャートを参照しながら説明する。Ｓ１において、ラジオ
受信機に電源が投入され、各回路が動作を開始する。次
にＳ２に移り、コントローラ１７から発生する信号によ
って、選択回路２において端子ｂが選択され、第１のＶ
ＣＯ７が動作を開始し試験用ＰＬＬ回路から試験信号が
発生し、また、リファランスディバイダ１１及びプログ
ラマブルディバイダ１４の分周数が所定分周数にセット
される。よって、混合回路３からは、試験信号と同調用
ＰＬＬ回路からの局発信号とを混合した正確な１０．７
ＭＨｚのＩＦ信号が発生する。また、コントローラ１７
において、検波回路４のＳカーブ特性が正しい特性とな
ると期待されるような補正データが、Ｄ／Ａ変換回路１
９に印加され、Ｄ／Ａ変換回路１９を介して補正電圧Ｖ
TAに変換され検波回路４に印加される。
【００１２】Ｓ３に移り、検波回路４から検波出力電圧
ＶSが発生し、Ａ／Ｄ変換回路１８を介してデジタル値
に変換しコントローラ１７に印加される。電圧ＶSは、
検波回路４のＳカーブ特性に従った混合回路３からの１
０．７ＭＨｚのＩＦ信号に対応した値である。検波回路
４が正しいＳカーブ特性（図５ｂの特性）をもつ時１
０．７ＭＨｚの中心周波数に対応した検波出力電圧をＶ
SRとすると、コントローラ１７においてＶSRに±Ａの範
囲を設けて、検波出力電圧ＶSがＶSR±Ａの範囲に存在
するか否か判別する。
ＶSが発生し、Ａ／Ｄ変換回路１８を介してデジタル値
に変換しコントローラ１７に印加される。電圧ＶSは、
検波回路４のＳカーブ特性に従った混合回路３からの１
０．７ＭＨｚのＩＦ信号に対応した値である。検波回路
４が正しいＳカーブ特性（図５ｂの特性）をもつ時１
０．７ＭＨｚの中心周波数に対応した検波出力電圧をＶ
SRとすると、コントローラ１７においてＶSRに±Ａの範
囲を設けて、検波出力電圧ＶSがＶSR±Ａの範囲に存在
するか否か判別する。
【００１３】検波出力電圧ＶSがＶSR±Ａの範囲外であ
ると判別した時、Ｓ４に移り、コントローラ１７におい
て前記電圧ＶSがＶSR−Ａよりも大きいか小さいかを判
別する。前記電圧ＶSがＶSR−Ａより大きいとき、Ｓ５
に移り、コントローラ１７は補正データを予め定めてい
たビット数だけ増やす。コントローラ１７から発生した
補正データは、Ｄ／Ａ変換回路１９で補正電圧に変換さ
れて、検波回路４に印加される。検波回路４のＳカーブ
特性は補正電圧に応じて変化するので、Ｓ３に戻って、
再度検波回路４から発生する検波出力電圧ＶSが検出範
囲内に有るか否か判別する。
ると判別した時、Ｓ４に移り、コントローラ１７におい
て前記電圧ＶSがＶSR−Ａよりも大きいか小さいかを判
別する。前記電圧ＶSがＶSR−Ａより大きいとき、Ｓ５
に移り、コントローラ１７は補正データを予め定めてい
たビット数だけ増やす。コントローラ１７から発生した
補正データは、Ｄ／Ａ変換回路１９で補正電圧に変換さ
れて、検波回路４に印加される。検波回路４のＳカーブ
特性は補正電圧に応じて変化するので、Ｓ３に戻って、
再度検波回路４から発生する検波出力電圧ＶSが検出範
囲内に有るか否か判別する。
【００１４】また、Ｓ４において、検波出力電圧ＶSが
ＶSR−Ａより小さいとき、Ｓ６に移り、コントローラ１
７は補正データを予め定められたビット数だけ減らす。
コントローラ１７から発生した補正データは、Ｄ／Ａ変
換回路１９で補正電圧に変換されて、検波回路４に印加
される。検波回路４のＳカーブ特性は補正電圧に応じて
変化するので、Ｓ３に戻り、再度検波回路４から発生す
る検波出力電圧ＶSが検出範囲内に有るか否か判別す
る。
ＶSR−Ａより小さいとき、Ｓ６に移り、コントローラ１
７は補正データを予め定められたビット数だけ減らす。
コントローラ１７から発生した補正データは、Ｄ／Ａ変
換回路１９で補正電圧に変換されて、検波回路４に印加
される。検波回路４のＳカーブ特性は補正電圧に応じて
変化するので、Ｓ３に戻り、再度検波回路４から発生す
る検波出力電圧ＶSが検出範囲内に有るか否か判別す
る。
【００１５】Ｓ３において、コントローラ１７で検波出
力電圧ＶSがＶSR±Ａの範囲内に存在すると判別した
時、Ｓ７に移り、コントローラ１７から発生している補
正データがコントローラ１７に内蔵されているＲＡＭ等
のメモリーに記憶される。記憶が終了すると、Ｓ８に移
り、コントローラ１７により選択回路２において端子ａ
に切換え受信ＲＦ信号が混合回路３に供給されるように
すると共に、試験用ＰＬＬ回路を停止させる。
力電圧ＶSがＶSR±Ａの範囲内に存在すると判別した
時、Ｓ７に移り、コントローラ１７から発生している補
正データがコントローラ１７に内蔵されているＲＡＭ等
のメモリーに記憶される。記憶が終了すると、Ｓ８に移
り、コントローラ１７により選択回路２において端子ａ
に切換え受信ＲＦ信号が混合回路３に供給されるように
すると共に、試験用ＰＬＬ回路を停止させる。
【００１６】Ｓ９に移り、コントローラ１７において、
内蔵のメモリーからＳ７で記憶した補正データを読み出
し、Ｄ／Ａ変換回路１９に供給する。Ｄ／Ａ変換回路１
９で補正データを変換した補正電圧が印加された検波回
路４は、最適なＳカーブ特性をもつ。前記補正電圧が検
波回路４に印加される状態において、コントローラ１７
は同調用ＰＬＬ回路１２のプログラマブルディバイダ１
４を制御し、ラジオ受信機は通常動作が行われる。
内蔵のメモリーからＳ７で記憶した補正データを読み出
し、Ｄ／Ａ変換回路１９に供給する。Ｄ／Ａ変換回路１
９で補正データを変換した補正電圧が印加された検波回
路４は、最適なＳカーブ特性をもつ。前記補正電圧が検
波回路４に印加される状態において、コントローラ１７
は同調用ＰＬＬ回路１２のプログラマブルディバイダ１
４を制御し、ラジオ受信機は通常動作が行われる。
【００１７】図６は他の実施例を示す回路図であり、フ
ロントエンドの次段に混合回路を接続し前記混合回路の
次段に選択回路を接続した点、及び試験信号の周波数は
１０．７ＭＨｚであり試験信号が直接検波回路６０４に
供給される点以外は、図１とほぼ同様である。図７は図
６の実施例にＡＭ受信機系を付加した例である。ＡＭ受
信機７０１は第１のフロントエンド７０２と、第１の混
合回路７０３と、第１の検波回路７０４とにより構成さ
れ、試験用ＰＬＬ回路７１１の出力が第１の混合回路７
０３に供給されるので、試験用ＰＬＬ回路７１１がＡＭ
受信機７０１の同調用のＰＬＬ回路となっている。
ロントエンドの次段に混合回路を接続し前記混合回路の
次段に選択回路を接続した点、及び試験信号の周波数は
１０．７ＭＨｚであり試験信号が直接検波回路６０４に
供給される点以外は、図１とほぼ同様である。図７は図
６の実施例にＡＭ受信機系を付加した例である。ＡＭ受
信機７０１は第１のフロントエンド７０２と、第１の混
合回路７０３と、第１の検波回路７０４とにより構成さ
れ、試験用ＰＬＬ回路７１１の出力が第１の混合回路７
０３に供給されるので、試験用ＰＬＬ回路７１１がＡＭ
受信機７０１の同調用のＰＬＬ回路となっている。
【００１８】また、図８は図６の実施例において、試験
用及び同調用ＰＬＬ回路が１つのＰＬＬ回路によって共
用となっている例である。図３は図１の選択回路２の具
体例である。電流ミラー回路３０４を構成するトランジ
スタと電流ミラー回路３０３及び３０５の一方のトラン
ジスタとが接続し、電流ミラー回路３０３の他方のトラ
ンジスタに定電流源３１０が接続し、電流ミラー回路３
０５の他方のトランジスタはＲＦアンプ３１７の電流源
として接続し、電流ミラー回路３０４のトランジスタ及
びトランジスタ３０２のベースに端子３０１が接続し、
トランジスタ３０２のコレクタに抵抗３０９が接続す
る。また、電流ミラー回路３０７を構成するトランジス
タに電流ミラー回路３０６及び３０８の一方のトランジ
スタが接続し、電流ミラー回路３０６の他方のトランジ
スタに定電流源３１１が接続し、電流ミラー回路３０８
の他方のトランジスタはＶＣＯ３１８の電流源として接
続し、電流ミラー回路３０６のトランジスタのベースに
トランジスタ３１２のコレクタが接続し、トランジスタ
３１２のベースにトランジスタ３０２のコレクタと抵抗
３０９の接続点が接続する。
用及び同調用ＰＬＬ回路が１つのＰＬＬ回路によって共
用となっている例である。図３は図１の選択回路２の具
体例である。電流ミラー回路３０４を構成するトランジ
スタと電流ミラー回路３０３及び３０５の一方のトラン
ジスタとが接続し、電流ミラー回路３０３の他方のトラ
ンジスタに定電流源３１０が接続し、電流ミラー回路３
０５の他方のトランジスタはＲＦアンプ３１７の電流源
として接続し、電流ミラー回路３０４のトランジスタ及
びトランジスタ３０２のベースに端子３０１が接続し、
トランジスタ３０２のコレクタに抵抗３０９が接続す
る。また、電流ミラー回路３０７を構成するトランジス
タに電流ミラー回路３０６及び３０８の一方のトランジ
スタが接続し、電流ミラー回路３０６の他方のトランジ
スタに定電流源３１１が接続し、電流ミラー回路３０８
の他方のトランジスタはＶＣＯ３１８の電流源として接
続し、電流ミラー回路３０６のトランジスタのベースに
トランジスタ３１２のコレクタが接続し、トランジスタ
３１２のベースにトランジスタ３０２のコレクタと抵抗
３０９の接続点が接続する。
【００１９】端子３０１を介して電圧を印加した時、電
流ミラー回路３０４は動作しないのでＲＦアンプ３１７
は電流が与えられず動作しない。また、トランジスタ３
０２は“ｏｆｆ”になるのでトランジスタ３１２は“ｏ
ｆｆ”となり、ＶＣＯ３１８は電流が与えられ動作す
る。逆に端子３０１に電圧が印加されない時、トランジ
スタ３０２は“ＯＮ”になるのでトランジスタ３１２は
“ＯＮ” になりＶＣＯ３１８に電流が与えられない。
しかし、電流ミラー回路３０４は動作するので、ＲＦア
ンプ３１７は電流が与えられ動作する。
流ミラー回路３０４は動作しないのでＲＦアンプ３１７
は電流が与えられず動作しない。また、トランジスタ３
０２は“ｏｆｆ”になるのでトランジスタ３１２は“ｏ
ｆｆ”となり、ＶＣＯ３１８は電流が与えられ動作す
る。逆に端子３０１に電圧が印加されない時、トランジ
スタ３０２は“ＯＮ”になるのでトランジスタ３１２は
“ＯＮ” になりＶＣＯ３１８に電流が与えられない。
しかし、電流ミラー回路３０４は動作するので、ＲＦア
ンプ３１７は電流が与えられ動作する。
【００２０】図４は検波回路４の具体例を示す図であ
り、４０１はタンク回路、４０８はタンク回路４０１の
出力により位相のずれが変化する移相器、４０９は検波
器である。タンク回路４０１は、ＬＣ並列共振回路４０
２と、ＬＣ並列共振回路４０２の他端と端子４０７との
間に直列接続されたコンデンサー４０３及び抵抗４０５
と、抵抗４０５とコンデンサー４０３との接続点に接続
したバリキャップコンデンサー４０４とにより構成され
ている。
り、４０１はタンク回路、４０８はタンク回路４０１の
出力により位相のずれが変化する移相器、４０９は検波
器である。タンク回路４０１は、ＬＣ並列共振回路４０
２と、ＬＣ並列共振回路４０２の他端と端子４０７との
間に直列接続されたコンデンサー４０３及び抵抗４０５
と、抵抗４０５とコンデンサー４０３との接続点に接続
したバリキャップコンデンサー４０４とにより構成され
ている。
【００２１】端子４０７に印加される補正電圧が高くな
るとき、バリキャップコンデンサー４０４の容量が大き
くなるのでＬＣ並列共振回路４０２の共振周波数が高く
なる。また、補正電圧が低くなる時、共振周波数は低く
なる。よって、移相器４０８において位相を９０°ずら
すような共振周波数とするために、補正電圧を調整す
る。
るとき、バリキャップコンデンサー４０４の容量が大き
くなるのでＬＣ並列共振回路４０２の共振周波数が高く
なる。また、補正電圧が低くなる時、共振周波数は低く
なる。よって、移相器４０８において位相を９０°ずら
すような共振周波数とするために、補正電圧を調整す
る。
【００２２】
【発明の効果】従って、本発明に依れば、生産工程にお
ける検波回路を省くことができ、高価なＥＰＲＯＭやＥ
ＥＰＲＯＭを使用する必要はなく、ＲＡＭで対応できる
ので、コストダウンを計ることができる。また、ＩＣ化
に適し、小型・軽量化できる。また、本発明に依れば、
検波回路にＩＦ信号が直接印加されるので、仕向地によ
って試験信号を変える必要がない。
ける検波回路を省くことができ、高価なＥＰＲＯＭやＥ
ＥＰＲＯＭを使用する必要はなく、ＲＡＭで対応できる
ので、コストダウンを計ることができる。また、ＩＣ化
に適し、小型・軽量化できる。また、本発明に依れば、
検波回路にＩＦ信号が直接印加されるので、仕向地によ
って試験信号を変える必要がない。
【００２３】また、本発明に依ば、試験用ＰＬＬ回路を
ＡＭ受信機系の同調用ＰＬＬ回路と共用しているので、
ＰＬＬ回路を減らすことができ、コストダウンできる。
また、本発明に依れば、１つのＰＬＬ回路を試験用及び
同調用ＰＬＬ回路と共用しているので、コストダウンが
図れる。
ＡＭ受信機系の同調用ＰＬＬ回路と共用しているので、
ＰＬＬ回路を減らすことができ、コストダウンできる。
また、本発明に依れば、１つのＰＬＬ回路を試験用及び
同調用ＰＬＬ回路と共用しているので、コストダウンが
図れる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の動作を説明するフローチャートであ
る。
る。
【図３】切換回路の具体的構成を示す回路図である。
【図４】検波回路の構成を示す図である。
【図５】周波数と検波出力値との関係を示す図である。
【図６】本発明の別の実施例である。
【図７】本発明の別の実施例である。
【図８】本発明の別の実施例である。
【図９】従来例を示すブロック図である。
２，６０３，７０８，８０３ 切換回路 ６，６０６ 試験用ＰＬＬ回路 １２，６１２，７１８ 同調用ＰＬＬ回路 ４０１ タンク回路 ７０１ ＡＭ受信系 ７０５ ＦＭ受信系 ７１１ 試験用兼ＡＭ同調用Ｐ
ＬＬ回路 ８０６ 試験用兼同調用ＰＬＬ
回路 ９０１ ラジオ受信回路
ＬＬ回路 ８０６ 試験用兼同調用ＰＬＬ
回路 ９０１ ラジオ受信回路
Claims (4)
- 【請求項１】 局部発振信号を出力する同調用ＰＬＬ回
路と、受信ＲＦ信号と前記局部発振信号とを混合する混
合回路と、前記混合回路から出力される中間周波信号を
検波する検波回路とを備えるラジオ受信機において、前
記検波回路のＳカーブ特性が制御信号に応じて変化する
ように構成すると共に、試験信号を発生する試験用ＰＬ
Ｌ回路と、前記混合回路の前段又は後段に配置され、前
記試験信号と受信ＲＦ信号又は中間周波信号との一方を
選択する選択回路と、前記検波回路のＳカーブ特性を示
すデータを発生するデータ発生回路と、前記データと基
準値とを比較し、前記検波回路のＳカーブ特性を補正す
るための制御信号を発生する制御回路と、前記制御信号
を記憶する記憶回路とを備え、前記選択回路が前記試験
信号を選択するとき、前記検波回路のＳカーブ特性の補
正を行うことを特徴とするラジオ受信機。 - 【請求項２】 同調用ＰＬＬ回路及び試験用ＰＬＬ回路
に供給される基準信号を発生する水晶発振回路を、前記
同調用ＰＬＬ回路及び前記試験用ＰＬＬ回路が共用する
ことを特徴とする請求項１記載のラジオ受信機。 - 【請求項３】 ＦＭ及びＡＭ受信系をもつラジオ受信機
において、ＡＭ受信系の同調用ＰＬＬ回路とＦＭ受信系
の試験用ＰＬＬ回路とを共用することを特徴とする請求
項１記載のラジオ受信機。 - 【請求項４】 同調用及び試験用ＰＬＬ回路が１つのＰ
ＬＬ回路によって共用されることを特徴とする請求項１
記載のラジオ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146289A JPH077385A (ja) | 1993-06-17 | 1993-06-17 | ラジオ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146289A JPH077385A (ja) | 1993-06-17 | 1993-06-17 | ラジオ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077385A true JPH077385A (ja) | 1995-01-10 |
Family
ID=15404325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5146289A Pending JPH077385A (ja) | 1993-06-17 | 1993-06-17 | ラジオ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7509106B2 (en) | 2004-04-06 | 2009-03-24 | Sony Corporation | Test signal generation circuit, and reception circuit |
-
1993
- 1993-06-17 JP JP5146289A patent/JPH077385A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7509106B2 (en) | 2004-04-06 | 2009-03-24 | Sony Corporation | Test signal generation circuit, and reception circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3345114B2 (ja) | 高周波信号受信機 | |
| EP0545342B1 (en) | Method of calibrating a superheterodyne receiver | |
| JPS63242030A (ja) | 広帯域周波数シンセサイザ受信機 | |
| JPH0251288B2 (ja) | ||
| JP4089003B2 (ja) | 受信機及び受信方法 | |
| US6188287B1 (en) | Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| JPH077385A (ja) | ラジオ受信機 | |
| US7120407B2 (en) | Receiver and its tracking adjusting method | |
| US6954626B2 (en) | High frequency receiving device | |
| JP3123776B2 (ja) | 電子同調受信機 | |
| JPS627729B2 (ja) | ||
| US6968165B2 (en) | Frequency scanning receiver permitting quick PPL setting | |
| JP3816089B2 (ja) | ラジオ受信機のトラッキング調整方法及びラジオ受信機 | |
| JP3893338B2 (ja) | ラジオ受信機 | |
| JP2755842B2 (ja) | スーパヘテロダイン受信機およびその調整装置 | |
| JPS63217830A (ja) | 周波数シンセサイザチユ−ナ | |
| JP2859309B2 (ja) | ディジタル選局受信機 | |
| US20010038315A1 (en) | Method for generating a frequency by means of a PLL circuit | |
| JPH0349473Y2 (ja) | ||
| JPH11168399A (ja) | 受信回路 | |
| JPH0628837Y2 (ja) | 多バンド受信機 | |
| JPH0416501Y2 (ja) | ||
| JPS62204609A (ja) | プリセツトチユ−ナ | |
| JPH06252705A (ja) | 電子同調受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090626 |