JPH077204A - 半導体レーザ素子駆動回路 - Google Patents
半導体レーザ素子駆動回路Info
- Publication number
- JPH077204A JPH077204A JP14361293A JP14361293A JPH077204A JP H077204 A JPH077204 A JP H077204A JP 14361293 A JP14361293 A JP 14361293A JP 14361293 A JP14361293 A JP 14361293A JP H077204 A JPH077204 A JP H077204A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- current source
- source
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 ＧａＡｓＭＥＳＦＥＴを用いたドライバ回路
において、電源電圧が変動しても一定の出力電流振幅を
得る。 【構成】 ＧａＡｓＭＥＳＦＥＴドライバ回路におい
て、出力ＦＥＴ４のドレイン側に電位検出回路１３を設
けて出力電流振幅の平均値を求め、これと基準電流源１
２の出力を差動増幅器１４にて比較増幅しその出力を電
圧制御電流源１５に入力する。電圧制御電流源１５では
入力電圧に比例した出力電流Ｉ１を有する。これをカレ
ントミラー電流源の基準電流に用いこれを制御する事で
一定のＩ２即ち出力電流振幅を得る構成とした。 【効果】 電源電圧変動時にも安定した出力電流振幅が
得られるように、簡単なＤＣ回路を付加するのみでカレ
ントミラー電流源の基準電流を制御し絶えず一定の出力
電流振幅が得られる。
において、電源電圧が変動しても一定の出力電流振幅を
得る。 【構成】 ＧａＡｓＭＥＳＦＥＴドライバ回路におい
て、出力ＦＥＴ４のドレイン側に電位検出回路１３を設
けて出力電流振幅の平均値を求め、これと基準電流源１
２の出力を差動増幅器１４にて比較増幅しその出力を電
圧制御電流源１５に入力する。電圧制御電流源１５では
入力電圧に比例した出力電流Ｉ１を有する。これをカレ
ントミラー電流源の基準電流に用いこれを制御する事で
一定のＩ２即ち出力電流振幅を得る構成とした。 【効果】 電源電圧変動時にも安定した出力電流振幅が
得られるように、簡単なＤＣ回路を付加するのみでカレ
ントミラー電流源の基準電流を制御し絶えず一定の出力
電流振幅が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ＧａＡｓＭＥ
ＳＦＥＴを用いた半導体レーザ素子駆動回路において、
電源電圧が変化しても出力電流振幅が変動せず、安定し
た出力振幅の得られる半導体レーザ素子駆動回路に関す
るものである。
ＳＦＥＴを用いた半導体レーザ素子駆動回路において、
電源電圧が変化しても出力電流振幅が変動せず、安定し
た出力振幅の得られる半導体レーザ素子駆動回路に関す
るものである。
【０００２】
【従来の技術】従来例１．図６は例えば特開平３−２１
４９３５号公報に示された従来のＧａＡｓＭＥＳＦＥＴ
ドライバを一部変更したものであり、電流源をカレント
ミラー型の電流源にしている。図において、１は正相デ
ータ入力端子、２は逆相データ入力端子、３及び４は差
動対のＦＥＴ、５はレーザダイオードＬＤ、６は負荷抵
抗、７及び８はカレントミラー型電流源を構成するＦＥ
Ｔ、９及び１０はエミッタ抵抗、１１は温度補償用のダ
イオードである。図７は説明のためのＧａＡｓＭＥＳＦ
ＥＴの静特性を示した図である。
４９３５号公報に示された従来のＧａＡｓＭＥＳＦＥＴ
ドライバを一部変更したものであり、電流源をカレント
ミラー型の電流源にしている。図において、１は正相デ
ータ入力端子、２は逆相データ入力端子、３及び４は差
動対のＦＥＴ、５はレーザダイオードＬＤ、６は負荷抵
抗、７及び８はカレントミラー型電流源を構成するＦＥ
Ｔ、９及び１０はエミッタ抵抗、１１は温度補償用のダ
イオードである。図７は説明のためのＧａＡｓＭＥＳＦ
ＥＴの静特性を示した図である。
【０００３】従来のＧａＡｓＭＥＳＦＥＴドライバ回路
の動作について以下に説明する。正相データ入力端子１
に正相データ、及び逆相データ入力端子２に逆相データ
が入力されると、差動対構成のＦＥＴ３及び４はスイッ
チング動作をし、ＦＥＴ３は正相データ、ＦＥＴ４は逆
相データに対応した電流をＬＤ及び負荷抵抗６に長す。
ＦＥＴ７及び８はカレントミラー回路を構成しているＦ
ＥＴであり、エミッタ抵抗９及び１０を有している。仮
にエミッタ抵抗９と１０の抵抗値が等しいとすれば、Ｆ
ＥＴ７に流れるＩ１とほぼ等しい電流がＩ２としてＦＥ
Ｔ８に流れ、このＩ２によりＦＥＴ３及び４の出力電流
波形のＰ−Ｐ値が決定される。この原理を以下で説明す
る。
の動作について以下に説明する。正相データ入力端子１
に正相データ、及び逆相データ入力端子２に逆相データ
が入力されると、差動対構成のＦＥＴ３及び４はスイッ
チング動作をし、ＦＥＴ３は正相データ、ＦＥＴ４は逆
相データに対応した電流をＬＤ及び負荷抵抗６に長す。
ＦＥＴ７及び８はカレントミラー回路を構成しているＦ
ＥＴであり、エミッタ抵抗９及び１０を有している。仮
にエミッタ抵抗９と１０の抵抗値が等しいとすれば、Ｆ
ＥＴ７に流れるＩ１とほぼ等しい電流がＩ２としてＦＥ
Ｔ８に流れ、このＩ２によりＦＥＴ３及び４の出力電流
波形のＰ−Ｐ値が決定される。この原理を以下で説明す
る。
【０００４】まずＦＥＴ７及びそのエミッタ抵抗９及び
温度補償用ダイオード１１にて決定される電流Ｉ１は以
下の式にて表現される。 Ｉ１＝（ＶCC−ＶGS1 −ＶF ）／Ｒ ただし、ＶGS1 はＦＥＴ７のゲート−ソース間電圧、Ｖ
F は温度補償用ダイオード１１にて生じる電圧降下、Ｒ
は抵抗９の抵抗値である。一方、ＦＥＴ８のゲートはＦ
ＥＴ７のゲートと接続されているため同電位である。Ｆ
ＥＴ７及び８が図７に示す静特性を有しているとすれ
ば、ＦＥＴ８のＶDSに関係なく流れる電流Ｉ２はＩ１と
等しくなり、このＩ２をＰ−Ｐ値とする出力波形がＦＥ
Ｔ３及び４で得られることとなる。
温度補償用ダイオード１１にて決定される電流Ｉ１は以
下の式にて表現される。 Ｉ１＝（ＶCC−ＶGS1 −ＶF ）／Ｒ ただし、ＶGS1 はＦＥＴ７のゲート−ソース間電圧、Ｖ
F は温度補償用ダイオード１１にて生じる電圧降下、Ｒ
は抵抗９の抵抗値である。一方、ＦＥＴ８のゲートはＦ
ＥＴ７のゲートと接続されているため同電位である。Ｆ
ＥＴ７及び８が図７に示す静特性を有しているとすれ
ば、ＦＥＴ８のＶDSに関係なく流れる電流Ｉ２はＩ１と
等しくなり、このＩ２をＰ−Ｐ値とする出力波形がＦＥ
Ｔ３及び４で得られることとなる。
【０００５】従来例２．図８は例えば特開平４−２４５
６９１号公報に示された従来の半導体レーザ素子駆動回
路である。図において３１はレーザダイオード、３２は
フォトダイオード、３３はバッファ回路、３４，３５及
び３６は基準電流源、３７，３８及び３９は増幅器、４
０はピークホールド回路、４１はボトムホールド回路、
４２及び４３は差動増幅器である。
６９１号公報に示された従来の半導体レーザ素子駆動回
路である。図において３１はレーザダイオード、３２は
フォトダイオード、３３はバッファ回路、３４，３５及
び３６は基準電流源、３７，３８及び３９は増幅器、４
０はピークホールド回路、４１はボトムホールド回路、
４２及び４３は差動増幅器である。
【０００６】従来の半導体レーザ素子駆動回路の動作に
ついて以下で説明する。図８の半導体レーザ素子駆動回
路ではレーザダイオード３１の出力光をフォトダイオー
ド３２にてモニタし、レーザダイオード３１の発光出力
の最大値及び最小値が常に一定となるようレーザダイオ
ード３１に流す電流を変化させる構成となっている。即
ち入力信号ＤＡＴＡ及び反転入力信号ＤＡＴＡがそれぞ
れバッファ回路３３を介してトランジスタＱ１，Ｑ２の
ベースに印加される。レーザダイオード３１は電源Ｖｃ
ｃとトランジスタＱ１のコレクタとの間に挿入されてい
る。
ついて以下で説明する。図８の半導体レーザ素子駆動回
路ではレーザダイオード３１の出力光をフォトダイオー
ド３２にてモニタし、レーザダイオード３１の発光出力
の最大値及び最小値が常に一定となるようレーザダイオ
ード３１に流す電流を変化させる構成となっている。即
ち入力信号ＤＡＴＡ及び反転入力信号ＤＡＴＡがそれぞ
れバッファ回路３３を介してトランジスタＱ１，Ｑ２の
ベースに印加される。レーザダイオード３１は電源Ｖｃ
ｃとトランジスタＱ１のコレクタとの間に挿入されてい
る。
【０００７】トランジスタＱ１のコレクタはさらにソレ
ノイド４４を介してトランジスタＱ４のコレクタに接続
され、トランジスタＱ２のコレクタは電源Ｖｃｃに接続
されている。またトランジスタＱ１，Ｑ２はエミッタが
それぞれ共通にトランジスタＱ３のコレクタに接続さ
れ、トランジスタＱ３のエミッタは抵抗Ｒ１を介して接
地されている。
ノイド４４を介してトランジスタＱ４のコレクタに接続
され、トランジスタＱ２のコレクタは電源Ｖｃｃに接続
されている。またトランジスタＱ１，Ｑ２はエミッタが
それぞれ共通にトランジスタＱ３のコレクタに接続さ
れ、トランジスタＱ３のエミッタは抵抗Ｒ１を介して接
地されている。
【０００８】トランジスタＱ３のベースには差動増幅器
４２の出力が印加される。差動増幅器４２はピークホー
ルド回路４０の出力と基準電流Ｉ２を電圧変換する増幅
器３８の出力とを入力とする。増幅器３７はフォトダイ
オード３２の出力と基準電流Ｉ１を比較増幅し電圧変換
してピークホールド回路４０に出力する。一方トランジ
スタＱ４のベースには差動増幅器４３の出力が印加され
る。差動増幅器４３はボトムホールド回路４１の出力と
基準電流Ｉ３を電圧変換する増幅器３９の出力とを入力
とする。増幅器３７はフォトダイオード３２の出力と基
準電流Ｉ１を比較増幅し電圧変換してボトムホールド回
路４１に出力する。トランジスタＱ４のエミッタは抵抗
Ｒ２を介して接地されている。フォトダイオード３２の
一端は電源Ｖｃｃに接続されている。
４２の出力が印加される。差動増幅器４２はピークホー
ルド回路４０の出力と基準電流Ｉ２を電圧変換する増幅
器３８の出力とを入力とする。増幅器３７はフォトダイ
オード３２の出力と基準電流Ｉ１を比較増幅し電圧変換
してピークホールド回路４０に出力する。一方トランジ
スタＱ４のベースには差動増幅器４３の出力が印加され
る。差動増幅器４３はボトムホールド回路４１の出力と
基準電流Ｉ３を電圧変換する増幅器３９の出力とを入力
とする。増幅器３７はフォトダイオード３２の出力と基
準電流Ｉ１を比較増幅し電圧変換してボトムホールド回
路４１に出力する。トランジスタＱ４のエミッタは抵抗
Ｒ２を介して接地されている。フォトダイオード３２の
一端は電源Ｖｃｃに接続されている。
【０００９】前記半導体レーザ素子駆動回路では、フォ
トダイオード３２の出力電流の最大値と基準電流Ｉ１の
差電流と、基準電流Ｉ２とを入力する差動増幅器４２の
出力でレーザダイオード３１に流れる変調電流の値が決
定される。また、レーザダイオード３１に流すバイアス
電流の値は、フォトダイオード３２にの出力電流の最小
値と基準電流Ｉ１の差電流と基準電流Ｉ３とを入力する
差動増幅器４３の出力で決定される。従って、レーザダ
イオード３１の発光出力は、基準電流Ｉ１及びＩ２にて
最大光出力、基準電流Ｉ１及びＩ３にて最小光出力がそ
れぞれ決定され、基準電流Ｉ１〜Ｉ３により平均光出
力、消光比が決定される。
トダイオード３２の出力電流の最大値と基準電流Ｉ１の
差電流と、基準電流Ｉ２とを入力する差動増幅器４２の
出力でレーザダイオード３１に流れる変調電流の値が決
定される。また、レーザダイオード３１に流すバイアス
電流の値は、フォトダイオード３２にの出力電流の最小
値と基準電流Ｉ１の差電流と基準電流Ｉ３とを入力する
差動増幅器４３の出力で決定される。従って、レーザダ
イオード３１の発光出力は、基準電流Ｉ１及びＩ２にて
最大光出力、基準電流Ｉ１及びＩ３にて最小光出力がそ
れぞれ決定され、基準電流Ｉ１〜Ｉ３により平均光出
力、消光比が決定される。
【００１０】
【発明が解決しようとする課題】従来例１に示したよう
に、ＧａＡｓＭＥＳＦＥＴを用いたドライバ回路におい
てＧａＡｓＭＥＳＦＥＴの静特性が図９に示す特性、即
ちトランジスタの飽和領域においてもＶDSの変動により
ＩD が変動する特性を有する場合、もし電源変動により
ＶDSが変動すると、カレントミラー電流源のＩ１が一定
であるにもかかわらずＩ２が変動し、それにより差動対
ＦＥＴの出力波形のＰ−Ｐ値が変動するという問題点が
あった。
に、ＧａＡｓＭＥＳＦＥＴを用いたドライバ回路におい
てＧａＡｓＭＥＳＦＥＴの静特性が図９に示す特性、即
ちトランジスタの飽和領域においてもＶDSの変動により
ＩD が変動する特性を有する場合、もし電源変動により
ＶDSが変動すると、カレントミラー電流源のＩ１が一定
であるにもかかわらずＩ２が変動し、それにより差動対
ＦＥＴの出力波形のＰ−Ｐ値が変動するという問題点が
あった。
【００１１】また、従来例２に示した半導体レーザ素子
駆動回路においてピークホールド回路及びボトムホール
ド回路は高速動作を必要とする回路であり、伝送ビット
レートの高速化に伴いより高速なデバイスにて構成され
る必要が生じる。ＧａＡｓＭＥＳＦＥＴを用いて半導体
レーザ素子駆動回路を構成した場合伝送ビットレートは
２Ｇｂ／ｓ以上が想定されるが、このような高速光伝送
において前記ピークホールド回路及びボトムホールド回
路を歩留りよく製造することは困難になる。
駆動回路においてピークホールド回路及びボトムホール
ド回路は高速動作を必要とする回路であり、伝送ビット
レートの高速化に伴いより高速なデバイスにて構成され
る必要が生じる。ＧａＡｓＭＥＳＦＥＴを用いて半導体
レーザ素子駆動回路を構成した場合伝送ビットレートは
２Ｇｂ／ｓ以上が想定されるが、このような高速光伝送
において前記ピークホールド回路及びボトムホールド回
路を歩留りよく製造することは困難になる。
【００１２】ＧａＡｓＭＥＳＦＥＴを用いた半導体レー
ザ素子駆動回路を使用し高ビットレートの光送信器を構
成する場合、レーザ素子の特性を安定化するためＡＴＣ
（Automatic Temperature Control ）回路が使用され
る。これはレーザダイオードのジャンクション温度を一
定に保ちレーザダイオードのＰ−Ｉ特性を一定に保つ回
路である。レーザダイオードの温度特性が一定であれ
ば、半導体レーザ素子駆動回路の変調電流振幅が常時一
定であれば光出力の振幅及び消光比は一定に保つことが
可能となる。
ザ素子駆動回路を使用し高ビットレートの光送信器を構
成する場合、レーザ素子の特性を安定化するためＡＴＣ
（Automatic Temperature Control ）回路が使用され
る。これはレーザダイオードのジャンクション温度を一
定に保ちレーザダイオードのＰ−Ｉ特性を一定に保つ回
路である。レーザダイオードの温度特性が一定であれ
ば、半導体レーザ素子駆動回路の変調電流振幅が常時一
定であれば光出力の振幅及び消光比は一定に保つことが
可能となる。
【００１３】しかしＧａＡｓＭＥＳＦＥＴを用いた半導
体レーザ素子駆動回路は、電源電圧変動に対して非常に
敏感であり、電源電圧が変動すればその出力振幅も変動
する。以下図９、図１０を用いてこの原因について説明
する。
体レーザ素子駆動回路は、電源電圧変動に対して非常に
敏感であり、電源電圧が変動すればその出力振幅も変動
する。以下図９、図１０を用いてこの原因について説明
する。
【００１４】図１０にＧａＡｓＭＥＳＦＥＴを用いた半
導体レーザ素子駆動回路を簡略化して示した。図におい
て正相信号ＤＡＴＡと逆相信号ＤＡＴＡがＦＥＴＱ１及
びＱ２のゲートに入力され、Ｑ１及びＱ２のドレインと
Ｖｃｃ間にはレーザＬＤ及び負荷抵抗Ｒ１が設けられ正
相信号ＤＡＴＡ及び逆相信号ＤＡＴＡに準じた電流が流
れるよう構成されている。ＦＥＴＱ１及びＱ２のソース
はＦＥＴＱ３のドレインに共通に接続され、ＦＥＴＱ３
のソースは接地されている。ＦＥＴＱ３のゲートには基
準電流源Ｉ１が接続されカレントミラー型の電流源を構
成しておりＩ１とほぼ等しい電流Ｉ２をドレイン電流と
して流す構成となっている。この半導体レーザ素子駆動
回路においてＧａＡｓＭＥＳＦＥＴの静特性が図９に示
す特性、すなわちトランジスタの飽和領域においてもＶ
DSの変動によりＩD が変動する特性を有する場合を考え
る。正相信号ＤＡＴＡと逆相信号ＤＡＴＡは一般にＶｃ
ｃ側にレギュレートされており即ちＦＥＴＱ１及びＱ２
のゲートもＶｃｃからみて固定である。もし電源変動に
よりＶｃｃが初期値Ｖｃｃ１からＶｃｃ２へ変動幅をΔ
Ｖｃｃで変動したとする。この時ＦＥＴＱ３のＶDSは初
期値ＶDS（＠Ｖｃｃ１）からＶDS（＠Ｖｃｃ２）へΔＶ
ｃｃだけ変動する。この時ＦＥＴＱ３の出力電流Ｉ２は
ΔＩD だけ変動することになる。ＦＥＴＱ１及びＱ２の
出力電流振幅はＱ３の出力電流Ｉ２と等しいため、即ち
出力電流振幅もΔＩD だけ変動してしまうという問題が
あった。
導体レーザ素子駆動回路を簡略化して示した。図におい
て正相信号ＤＡＴＡと逆相信号ＤＡＴＡがＦＥＴＱ１及
びＱ２のゲートに入力され、Ｑ１及びＱ２のドレインと
Ｖｃｃ間にはレーザＬＤ及び負荷抵抗Ｒ１が設けられ正
相信号ＤＡＴＡ及び逆相信号ＤＡＴＡに準じた電流が流
れるよう構成されている。ＦＥＴＱ１及びＱ２のソース
はＦＥＴＱ３のドレインに共通に接続され、ＦＥＴＱ３
のソースは接地されている。ＦＥＴＱ３のゲートには基
準電流源Ｉ１が接続されカレントミラー型の電流源を構
成しておりＩ１とほぼ等しい電流Ｉ２をドレイン電流と
して流す構成となっている。この半導体レーザ素子駆動
回路においてＧａＡｓＭＥＳＦＥＴの静特性が図９に示
す特性、すなわちトランジスタの飽和領域においてもＶ
DSの変動によりＩD が変動する特性を有する場合を考え
る。正相信号ＤＡＴＡと逆相信号ＤＡＴＡは一般にＶｃ
ｃ側にレギュレートされており即ちＦＥＴＱ１及びＱ２
のゲートもＶｃｃからみて固定である。もし電源変動に
よりＶｃｃが初期値Ｖｃｃ１からＶｃｃ２へ変動幅をΔ
Ｖｃｃで変動したとする。この時ＦＥＴＱ３のＶDSは初
期値ＶDS（＠Ｖｃｃ１）からＶDS（＠Ｖｃｃ２）へΔＶ
ｃｃだけ変動する。この時ＦＥＴＱ３の出力電流Ｉ２は
ΔＩD だけ変動することになる。ＦＥＴＱ１及びＱ２の
出力電流振幅はＱ３の出力電流Ｉ２と等しいため、即ち
出力電流振幅もΔＩD だけ変動してしまうという問題が
あった。
【００１５】この発明は前記のような問題点を解消する
ためになされたものであり、ＧａＡｓＭＥＳＦＥＴ等の
素子を用いた半導体レーザ素子駆動回路において、Ｇａ
ＡｓＭＥＳＦＥＴ等の素子の静特性によらず電源電圧が
変動しても安定な出力電流振幅が得られる回路を簡単な
ＤＣ回路を付加する事で実現することを目的とする。
ためになされたものであり、ＧａＡｓＭＥＳＦＥＴ等の
素子を用いた半導体レーザ素子駆動回路において、Ｇａ
ＡｓＭＥＳＦＥＴ等の素子の静特性によらず電源電圧が
変動しても安定な出力電流振幅が得られる回路を簡単な
ＤＣ回路を付加する事で実現することを目的とする。
【００１６】
【課題を解決するための手段】請求項１記載の半導体レ
ーザ素子駆動回路は基準電圧源と電位検出回路と差動増
幅器と電圧制御電流源を設け、出力電流振幅を平均値と
して電位検出器にて検出し基準電圧源の出力と比較し差
動増幅回路にて増幅した後、その出力電圧により制御さ
れる電圧制御電流源にて出力する様構成し、電源電圧変
動時にもカレントミラー回路の基準電流Ｉ１を制御する
手段を備えたものである。
ーザ素子駆動回路は基準電圧源と電位検出回路と差動増
幅器と電圧制御電流源を設け、出力電流振幅を平均値と
して電位検出器にて検出し基準電圧源の出力と比較し差
動増幅回路にて増幅した後、その出力電圧により制御さ
れる電圧制御電流源にて出力する様構成し、電源電圧変
動時にもカレントミラー回路の基準電流Ｉ１を制御する
手段を備えたものである。
【００１７】請求項２記載の半導体レーザ素子駆動回路
はマーク率検出回路と電位検出回路と差動増幅器と電圧
制御電流源を設け、出力電流波形のＰ−Ｐ値を平均値と
して電位検出回路にて検出し基準電圧源の変わりにマー
ク率検出回路を基準とし両者の出力電圧を比較し差動増
幅回路にて増幅した後、その出力電圧により制御される
電圧制御電流源にて出力する様構成し、電源電圧変動に
加えマーク率が変動した際にもカレントミラー回路の基
準電流Ｉ１制御する手段を備えたものである。
はマーク率検出回路と電位検出回路と差動増幅器と電圧
制御電流源を設け、出力電流波形のＰ−Ｐ値を平均値と
して電位検出回路にて検出し基準電圧源の変わりにマー
ク率検出回路を基準とし両者の出力電圧を比較し差動増
幅回路にて増幅した後、その出力電圧により制御される
電圧制御電流源にて出力する様構成し、電源電圧変動に
加えマーク率が変動した際にもカレントミラー回路の基
準電流Ｉ１制御する手段を備えたものである。
【００１８】請求項３記載の半導体レーザ素子駆動回路
は基準電圧源と電源電圧検出回路と差動増幅器と電圧制
御電流源を設け、電源電圧検出回路と基準電圧源の両出
力を差動増幅器にて増幅した後、その出力電圧により制
御される電圧制御電流源にて出力する様構成し、電源電
圧変動が変動した際にもカレントミラー回路の基準電流
Ｉ１を制御する手段を備えたものである。
は基準電圧源と電源電圧検出回路と差動増幅器と電圧制
御電流源を設け、電源電圧検出回路と基準電圧源の両出
力を差動増幅器にて増幅した後、その出力電圧により制
御される電圧制御電流源にて出力する様構成し、電源電
圧変動が変動した際にもカレントミラー回路の基準電流
Ｉ１を制御する手段を備えたものである。
【００１９】
【作用】この発明における半導体レーザ素子駆動回路は
カレントミラー回路の基準電流Ｉ１を制御することによ
りＩ２及び出力電流振幅が絶えず一定となるよう構成し
たものである。
カレントミラー回路の基準電流Ｉ１を制御することによ
りＩ２及び出力電流振幅が絶えず一定となるよう構成し
たものである。
【００２０】この発明による出力電流振幅安定化の原理
を図１により説明する。図１はＧａＡｓＭＥＳＦＥＴの
静特性の一例を示したものである。初期にＧａＡｓＭＥ
ＳＦＥＴがＶGS1 ，ＶDS1 を有していたとすると、この
時生じるドレイン電流はＩD1となる。ここで電源電圧が
減少したことによりＶDS1 がＶDS2 になったとするとド
レイン電流も減少しＩD2となる（矢印Ａ）。この時ＶGS
を制御しＶGS2 とすればＩD2はもとのＩD1となる（矢印
Ｂ）。電源電圧が増加した場合はこれと逆の動作をすれ
ばやはりドレイン電流はＩD1のままになる（矢印Ｃ，
Ｄ）。これを本発明では電流制御することでＶGSを等価
的に制御しようとするものである。
を図１により説明する。図１はＧａＡｓＭＥＳＦＥＴの
静特性の一例を示したものである。初期にＧａＡｓＭＥ
ＳＦＥＴがＶGS1 ，ＶDS1 を有していたとすると、この
時生じるドレイン電流はＩD1となる。ここで電源電圧が
減少したことによりＶDS1 がＶDS2 になったとするとド
レイン電流も減少しＩD2となる（矢印Ａ）。この時ＶGS
を制御しＶGS2 とすればＩD2はもとのＩD1となる（矢印
Ｂ）。電源電圧が増加した場合はこれと逆の動作をすれ
ばやはりドレイン電流はＩD1のままになる（矢印Ｃ，
Ｄ）。これを本発明では電流制御することでＶGSを等価
的に制御しようとするものである。
【００２１】
【実施例】実施例１．図２は請求項１記載の発明に係る
半導体レーザ素子駆動回路の一実施例を示す図である。
図において、１は正相データ入力端子、２は逆相データ
入力端子、３及び４は差動対のＦＥＴ、５はＬＤ、６は
負荷抵抗、７及び８はカレントミラー型電流源を構成す
るＦＥＴ、９及び１０はソース抵抗、１２は基準電圧
源、１３は電位検出回路、１４は差動増幅器、１５は電
圧制御電流源である。電位検出回路１３はＦＥＴ４のド
レインに接続され負荷抵抗６により生じる電圧降下を検
出する。基準電圧源１２と電位検出回路１３の出力は差
動増幅器１４に入力され、差動増幅器１４の出力は電圧
制御電流源１５に接続される。電圧制御電流源１５の出
力はＦＥＴ７のドレインに接続される。
半導体レーザ素子駆動回路の一実施例を示す図である。
図において、１は正相データ入力端子、２は逆相データ
入力端子、３及び４は差動対のＦＥＴ、５はＬＤ、６は
負荷抵抗、７及び８はカレントミラー型電流源を構成す
るＦＥＴ、９及び１０はソース抵抗、１２は基準電圧
源、１３は電位検出回路、１４は差動増幅器、１５は電
圧制御電流源である。電位検出回路１３はＦＥＴ４のド
レインに接続され負荷抵抗６により生じる電圧降下を検
出する。基準電圧源１２と電位検出回路１３の出力は差
動増幅器１４に入力され、差動増幅器１４の出力は電圧
制御電流源１５に接続される。電圧制御電流源１５の出
力はＦＥＴ７のドレインに接続される。
【００２２】次に動作について説明する。正相データ入
力端子１及び逆相データ入力端子２にデータ信号が入力
されると差動対構成のＦＥＴ３及び４はスイッチング動
作をし、ＦＥＴ３は正相データ、ＦＥＴ４は逆相データ
に対応した電流をＬＤ５及び負荷抵抗６に出力する。Ｆ
ＥＴ７及び８はカレントミラー回路を構成しているＦＥ
Ｔでありソース抵抗９及び１０を有している。仮にソー
ス抵抗９及び１０の抵抗値が等しければＦＥＴ７に流れ
る電流Ｉ１とほぼ等しい電流がＩ２としてＦＥＴ８に流
れ、このＩ２によりＦＥＴ３及び４の出力電流振幅値が
決定される。ここで基準電圧源１２は電源電圧によらず
一定の出力電圧を有している。電位検出回路１３はＦＥ
Ｔ４のドレインに接続され負荷抵抗６による電圧降下を
検出する。この電位検出回路１３は伝送速度に比較して
低い帯域を有しＦＥＴ４の出力電流振幅値を平均化し
（出力電流波形のＰ−Ｐ値を平均値にし）、ＤＣ電圧に
て出力する。差動増幅器１４では前記の２出力電圧を比
較増幅しその出力を電圧制御電流源１５に入力する。電
圧制御電流源１５は入力電圧に比例した出力電流を有す
るよう構成されておりその出力はＦＥＴ７に入力されカ
レントミラー回路の基準電流Ｉ１となる。
力端子１及び逆相データ入力端子２にデータ信号が入力
されると差動対構成のＦＥＴ３及び４はスイッチング動
作をし、ＦＥＴ３は正相データ、ＦＥＴ４は逆相データ
に対応した電流をＬＤ５及び負荷抵抗６に出力する。Ｆ
ＥＴ７及び８はカレントミラー回路を構成しているＦＥ
Ｔでありソース抵抗９及び１０を有している。仮にソー
ス抵抗９及び１０の抵抗値が等しければＦＥＴ７に流れ
る電流Ｉ１とほぼ等しい電流がＩ２としてＦＥＴ８に流
れ、このＩ２によりＦＥＴ３及び４の出力電流振幅値が
決定される。ここで基準電圧源１２は電源電圧によらず
一定の出力電圧を有している。電位検出回路１３はＦＥ
Ｔ４のドレインに接続され負荷抵抗６による電圧降下を
検出する。この電位検出回路１３は伝送速度に比較して
低い帯域を有しＦＥＴ４の出力電流振幅値を平均化し
（出力電流波形のＰ−Ｐ値を平均値にし）、ＤＣ電圧に
て出力する。差動増幅器１４では前記の２出力電圧を比
較増幅しその出力を電圧制御電流源１５に入力する。電
圧制御電流源１５は入力電圧に比例した出力電流を有す
るよう構成されておりその出力はＦＥＴ７に入力されカ
レントミラー回路の基準電流Ｉ１となる。
【００２３】今、電源電圧の減少によりＦＥＴ８のＶDS
が減少し、差動対ＦＥＴ３・４の出力電流振幅値（出力
電流波形のＰ−Ｐ値）が減少したとする。この時電位検
出回路１３の入力は上昇し（Ｖｃｃに近づき）、これに
より出力も上昇する。一方基準電圧源１２の出力は固定
である。差動増幅器１４ではこれをうけ電位検出回路１
３の出力変動をＧ倍して出力する。電圧制御電流源１５
ではこれを受け出力電流Ｉ１が増加する。この結果Ｉ１
が増加すればＩ２も同時に増加し差動対ＦＥＴ３・４の
出力電流振幅値（出力電流波形のＰ−Ｐ値）は増加し元
の値となる。電源電圧が増加した際にはこれと逆の動作
がおきやはり出力電流振幅値（出力電流波形のＰ−Ｐ
値）は元の値となる。
が減少し、差動対ＦＥＴ３・４の出力電流振幅値（出力
電流波形のＰ−Ｐ値）が減少したとする。この時電位検
出回路１３の入力は上昇し（Ｖｃｃに近づき）、これに
より出力も上昇する。一方基準電圧源１２の出力は固定
である。差動増幅器１４ではこれをうけ電位検出回路１
３の出力変動をＧ倍して出力する。電圧制御電流源１５
ではこれを受け出力電流Ｉ１が増加する。この結果Ｉ１
が増加すればＩ２も同時に増加し差動対ＦＥＴ３・４の
出力電流振幅値（出力電流波形のＰ−Ｐ値）は増加し元
の値となる。電源電圧が増加した際にはこれと逆の動作
がおきやはり出力電流振幅値（出力電流波形のＰ−Ｐ
値）は元の値となる。
【００２４】図２においては、電位検出回路１３を差動
構成の一対のＦＥＴ３と４のうち逆相側ＦＥＴ４のドレ
イン端子に接続する場合を示したが、図３に示すよう
に、電位検出回路１３を差動構成の一対のＦＥＴ３と４
のうち正相側ＦＥＴ３のドレイン端子に接続するように
しても構わない。
構成の一対のＦＥＴ３と４のうち逆相側ＦＥＴ４のドレ
イン端子に接続する場合を示したが、図３に示すよう
に、電位検出回路１３を差動構成の一対のＦＥＴ３と４
のうち正相側ＦＥＴ３のドレイン端子に接続するように
しても構わない。
【００２５】以上のようにこの実施例は、正相データ入
力端子と逆相データ入力端子と、差動構成の一対のＧａ
ＡｓＭＥＳＦＥＴと、前記一対のＦＥＴのドレインに接
続された負荷と、前記一対のＦＥＴの共通ソースにドレ
インが接続される電流源としてのＦＥＴと、前記電流源
としてのＦＥＴとカレントミラー回路構成となる基準電
流源とを備えたＧａＡｓＭＥＳＦＥＴ半導体レーザ素子
駆動回路において、基準電圧源と、前記差動構成の一対
のＦＥＴの正相側又は逆相側のドレイン端子に接続する
電位検出回路と、前記基準電圧源と電位検出回路の両出
力を比較増幅する差動増幅器と、前記差動増幅器出力を
入力とし、その出力が前記カレントミラー構成の基準電
流源の入力と接続された電圧制御電流源とを備えたこと
を特徴とする。
力端子と逆相データ入力端子と、差動構成の一対のＧａ
ＡｓＭＥＳＦＥＴと、前記一対のＦＥＴのドレインに接
続された負荷と、前記一対のＦＥＴの共通ソースにドレ
インが接続される電流源としてのＦＥＴと、前記電流源
としてのＦＥＴとカレントミラー回路構成となる基準電
流源とを備えたＧａＡｓＭＥＳＦＥＴ半導体レーザ素子
駆動回路において、基準電圧源と、前記差動構成の一対
のＦＥＴの正相側又は逆相側のドレイン端子に接続する
電位検出回路と、前記基準電圧源と電位検出回路の両出
力を比較増幅する差動増幅器と、前記差動増幅器出力を
入力とし、その出力が前記カレントミラー構成の基準電
流源の入力と接続された電圧制御電流源とを備えたこと
を特徴とする。
【００２６】実施例２．図４は請求項２記載の発明の一
実施例を示す構成図である。図において１〜１０は実施
例１と同様である。１３は電位検出回路、１４は差動増
幅器、１５は電圧制御電流源、１６はマーク率検出回路
である。マーク率検出回路１６は正相データ入力端子１
（又は逆相データ入力端子３）に接続され、その出力は
差動増幅器１４に接続される。
実施例を示す構成図である。図において１〜１０は実施
例１と同様である。１３は電位検出回路、１４は差動増
幅器、１５は電圧制御電流源、１６はマーク率検出回路
である。マーク率検出回路１６は正相データ入力端子１
（又は逆相データ入力端子３）に接続され、その出力は
差動増幅器１４に接続される。
【００２７】次に動作について説明する。ＧａＡｓＭＥ
ＳＦＥＴ半導体レーザ素子駆動部１〜１０の動作は実施
例１と同様である。マーク率検出回路１６は正相又は逆
相のデータからマーク率を検出し出力しその出力は差動
増幅器１４に入力され基準電圧となる。電位検出回路１
３はＦＥＴ４のドレインに接続され負荷抵抗６による電
圧降下を検出する。この電位検出回路１３は伝送速度に
比較して低い帯域を有しＦＥＴ４の出力電流波形のＰ−
Ｐ値を平均値にしＤＣ電圧にて出力する。差動増幅器１
４では前記の２出力電圧を比較増幅しその出力を電圧制
御電流源１５に入力する。電圧制御電流源１５は入力電
圧に比例した出力電流を有するよう構成されておりその
出力はＦＥＴ７に入力されカレントミラー回路の基準電
流Ｉ１となる。今、電源電圧の減少によりＦＥＴ８のＶ
DSが減少し、差動対ＦＥＴ３・４の出力電流波形のＰ−
Ｐ値が減少したとする。この時電位検出回路１３の入力
は上昇し（Ｖｃｃに近づき）これにより出力も上昇す
る。一方マーク率検出回路１６の出力は各マーク率にお
いて固定である。１４ではこれをうけ電位検出回路１３
の出力変動をＧ倍して出力する。電圧制御電流源１５で
はこれを受け出力電流Ｉ１が増加する。この結果Ｉ１が
増加すればＩ２も同時に増加し差動対ＦＥＴ３・４の出
力電流波形のＰ−Ｐ値が増加し元の値となる。電源電圧
が増加した際にはこれと逆の動作がおきやはり出力電流
波形のＰ−Ｐ値は元の値となる。またマーク率が変化し
た場合には、マーク率検出回路１６及び電位検出回路１
３の出力もそれに比例して変化するため、マーク率が変
化する場合でも安定した出力電流振幅値（出力電流波形
のＰ−Ｐ値）が得られる。
ＳＦＥＴ半導体レーザ素子駆動部１〜１０の動作は実施
例１と同様である。マーク率検出回路１６は正相又は逆
相のデータからマーク率を検出し出力しその出力は差動
増幅器１４に入力され基準電圧となる。電位検出回路１
３はＦＥＴ４のドレインに接続され負荷抵抗６による電
圧降下を検出する。この電位検出回路１３は伝送速度に
比較して低い帯域を有しＦＥＴ４の出力電流波形のＰ−
Ｐ値を平均値にしＤＣ電圧にて出力する。差動増幅器１
４では前記の２出力電圧を比較増幅しその出力を電圧制
御電流源１５に入力する。電圧制御電流源１５は入力電
圧に比例した出力電流を有するよう構成されておりその
出力はＦＥＴ７に入力されカレントミラー回路の基準電
流Ｉ１となる。今、電源電圧の減少によりＦＥＴ８のＶ
DSが減少し、差動対ＦＥＴ３・４の出力電流波形のＰ−
Ｐ値が減少したとする。この時電位検出回路１３の入力
は上昇し（Ｖｃｃに近づき）これにより出力も上昇す
る。一方マーク率検出回路１６の出力は各マーク率にお
いて固定である。１４ではこれをうけ電位検出回路１３
の出力変動をＧ倍して出力する。電圧制御電流源１５で
はこれを受け出力電流Ｉ１が増加する。この結果Ｉ１が
増加すればＩ２も同時に増加し差動対ＦＥＴ３・４の出
力電流波形のＰ−Ｐ値が増加し元の値となる。電源電圧
が増加した際にはこれと逆の動作がおきやはり出力電流
波形のＰ−Ｐ値は元の値となる。またマーク率が変化し
た場合には、マーク率検出回路１６及び電位検出回路１
３の出力もそれに比例して変化するため、マーク率が変
化する場合でも安定した出力電流振幅値（出力電流波形
のＰ−Ｐ値）が得られる。
【００２８】以上のようにこの実施例は、正相データ入
力端子と逆相データ入力端子と、差動一対のＧａＡｓＭ
ＥＳＦＥＴと、前記一対のＦＥＴのドレインに接続され
た負荷と、前記一対のＦＥＴの共通ソースにドレインが
接続される電流源としてのＦＥＴと、前記電流源として
のＦＥＴとカレントミラー回路構成となる基準電流源と
を備えたＧａＡｓＭＥＳＦＥＴ半導体レーザ素子駆動回
路において、前記正相データ入力端子又は前記逆相デー
タ入力端子に接続され該マーク率を検出するマーク率検
出回路と、前記差動構成の一対のＦＥＴの正相側又は逆
相側のドレイン端子に接続する電位検出回路と、前記マ
ーク率検出回路と電位検出回路の両出力を比較増幅する
差動増幅器と、前記差動増幅器出力を入力とし、その出
力が前記カレントミラー構成の基準電流源の入力と接続
された電圧制御電流源とを備えたことを特徴とする。
力端子と逆相データ入力端子と、差動一対のＧａＡｓＭ
ＥＳＦＥＴと、前記一対のＦＥＴのドレインに接続され
た負荷と、前記一対のＦＥＴの共通ソースにドレインが
接続される電流源としてのＦＥＴと、前記電流源として
のＦＥＴとカレントミラー回路構成となる基準電流源と
を備えたＧａＡｓＭＥＳＦＥＴ半導体レーザ素子駆動回
路において、前記正相データ入力端子又は前記逆相デー
タ入力端子に接続され該マーク率を検出するマーク率検
出回路と、前記差動構成の一対のＦＥＴの正相側又は逆
相側のドレイン端子に接続する電位検出回路と、前記マ
ーク率検出回路と電位検出回路の両出力を比較増幅する
差動増幅器と、前記差動増幅器出力を入力とし、その出
力が前記カレントミラー構成の基準電流源の入力と接続
された電圧制御電流源とを備えたことを特徴とする。
【００２９】実施例３．図５は請求項３記載の発明の一
実施例を示す図である。図において１〜１０は実施例１
と同様である。１２は基準電圧源、１７は電源電圧検出
回路、１４は差動増幅回路、１５は電圧制御電流源であ
る。基準電圧源１２の出力及び電源電圧検出回路１７の
出力は差動増幅回路１４に入力され、差動増幅回路１４
の出力は電圧制御電流源１５に接続される。電圧制御電
流源１５の出力はＦＥＴ７のドレインに接続される。
実施例を示す図である。図において１〜１０は実施例１
と同様である。１２は基準電圧源、１７は電源電圧検出
回路、１４は差動増幅回路、１５は電圧制御電流源であ
る。基準電圧源１２の出力及び電源電圧検出回路１７の
出力は差動増幅回路１４に入力され、差動増幅回路１４
の出力は電圧制御電流源１５に接続される。電圧制御電
流源１５の出力はＦＥＴ７のドレインに接続される。
【００３０】次に動作について説明する。ＧａＡｓＭＥ
ＳＦＥＴ半導体レーザ素子駆動部１〜１０の動作は請求
項１の実施例と同様である。基準電圧源１２は電源電圧
によらず一定の出力電圧を有している。電源電圧検出回
路１７は電源電圧に比例した電圧を出力する。差動増幅
器１４では前記の２出力電圧を比較増幅しその出力を電
圧制御電流源１５に入力する。電圧制御電流源１５は入
力電圧に比例した出力電流を有するよう構成されており
その出力はＦＥＴ７に入力されカレントミラー回路の基
準電流Ｉ１となる。今、電源電圧が減少した場合、電源
電圧検出回路１７の出力は減少し（ＧＮＤに近づき）こ
れにより出力も減少する。一方基準電圧源１２の出力は
固定である。差動増幅器１４ではこれをうけ電源電圧検
出回路１７の出力変動をＧ倍して出力する。この時Ｇは
電源変動による出力電流振幅値（出力電流波形のＰ−Ｐ
値）が一定となる様設定しておく必要がある。１５では
これを受け出力電流Ｉ１が増加する。この結果Ｉ１が増
加すればＩ２も同時に増加し差動対ＦＥＴ３・４の出力
電流振幅値（出力電流波形のＰ−Ｐ値）が増加し元の値
となる。電源電圧が増加した際にはこれと逆の動作がお
きやはり出力電流振幅値（出力電流波形のＰ−Ｐ値）は
元の値となる。
ＳＦＥＴ半導体レーザ素子駆動部１〜１０の動作は請求
項１の実施例と同様である。基準電圧源１２は電源電圧
によらず一定の出力電圧を有している。電源電圧検出回
路１７は電源電圧に比例した電圧を出力する。差動増幅
器１４では前記の２出力電圧を比較増幅しその出力を電
圧制御電流源１５に入力する。電圧制御電流源１５は入
力電圧に比例した出力電流を有するよう構成されており
その出力はＦＥＴ７に入力されカレントミラー回路の基
準電流Ｉ１となる。今、電源電圧が減少した場合、電源
電圧検出回路１７の出力は減少し（ＧＮＤに近づき）こ
れにより出力も減少する。一方基準電圧源１２の出力は
固定である。差動増幅器１４ではこれをうけ電源電圧検
出回路１７の出力変動をＧ倍して出力する。この時Ｇは
電源変動による出力電流振幅値（出力電流波形のＰ−Ｐ
値）が一定となる様設定しておく必要がある。１５では
これを受け出力電流Ｉ１が増加する。この結果Ｉ１が増
加すればＩ２も同時に増加し差動対ＦＥＴ３・４の出力
電流振幅値（出力電流波形のＰ−Ｐ値）が増加し元の値
となる。電源電圧が増加した際にはこれと逆の動作がお
きやはり出力電流振幅値（出力電流波形のＰ−Ｐ値）は
元の値となる。
【００３１】以上のようにこの実施例は、正相データ入
力端子と逆相データ入力端子と、差動構成の一対のＧａ
ＡｓＭＥＳＦＥＴと、前記一対のＦＥＴのドレインに接
続された負荷と、前記一対のＦＥＴの共通ソースにドレ
インが接続される電流源としてのＦＥＴと、前記電流源
としてのＦＥＴとカレントミラー回路構成となる基準電
流源とを備えたＧａＡｓＭＥＳＦＥＴ半導体レーザ素子
駆動回路において、基準電圧源と、電源電圧源検出回路
と、前記基準電圧源と電源電圧検出回路の両出力を比較
増幅する差動増幅器と、前記差動増幅器出力を入力と
し、その出力が前記カレントミラー構成の基準電流源の
入力と接続された電圧制御電流源とを備えたことを特徴
とする。
力端子と逆相データ入力端子と、差動構成の一対のＧａ
ＡｓＭＥＳＦＥＴと、前記一対のＦＥＴのドレインに接
続された負荷と、前記一対のＦＥＴの共通ソースにドレ
インが接続される電流源としてのＦＥＴと、前記電流源
としてのＦＥＴとカレントミラー回路構成となる基準電
流源とを備えたＧａＡｓＭＥＳＦＥＴ半導体レーザ素子
駆動回路において、基準電圧源と、電源電圧源検出回路
と、前記基準電圧源と電源電圧検出回路の両出力を比較
増幅する差動増幅器と、前記差動増幅器出力を入力と
し、その出力が前記カレントミラー構成の基準電流源の
入力と接続された電圧制御電流源とを備えたことを特徴
とする。
【００３２】
【発明の効果】以上のように請求項１，３記載の発明に
よれば、半導体レーザ素子駆動回路において、簡単なＤ
Ｃ回路を付加するのみで、電源電圧変動時にも安定した
出力電流振幅を有する半導体レーザ素子駆動回路を得る
ことができる。また請求項２記載の発明によれば電源電
圧変動にプラスしてマーク率変動時にもやはり出力電流
振幅は一定の値を得ることができる。
よれば、半導体レーザ素子駆動回路において、簡単なＤ
Ｃ回路を付加するのみで、電源電圧変動時にも安定した
出力電流振幅を有する半導体レーザ素子駆動回路を得る
ことができる。また請求項２記載の発明によれば電源電
圧変動にプラスしてマーク率変動時にもやはり出力電流
振幅は一定の値を得ることができる。
【図１】本発明によるＧａＡｓＭＥＳＦＥＴ静特性の補
償方法原理図。
償方法原理図。
【図２】請求項１に係る発明の実施例を示す図。
【図３】請求項１に係る発明の実施例を示す図。
【図４】請求項２に係る発明の実施例を示す図。
【図５】請求項３に係る発明の実施例を示す図。
【図６】従来の半導体レーザ素子駆動回路を示す図。
【図７】ＧａＡｓＭＥＳＦＥＴ静特性図。
【図８】従来の半導体レーザ素子駆動回路を示す図。
【図９】ＧａＡｓＭＥＳＦＥＴ静特性図。
【図１０】ＧａＡｓＭＥＳＦＥＴ半導体レーザ素子駆動
回路の略図。
回路の略図。
１ 正相データ入力端子 ２ 逆相データ入力端子 ３ ＧａＡｓＭＥＳＦＥＴ ４ ＧａＡｓＭＥＳＦＥＴ ５ 光源としてのＬＤ ６ 負荷抵抗 ７ ＧａＡｓＭＥＳＦＥＴ ８ ＧａＡｓＭＥＳＦＥＴ ９ エミッタ抵抗 １０ エミッタ抵抗 １１ 温度補償用ダイオード １２ 基準電圧源 １３ 電位検出回路 １４ 差動増幅器 １５ 電圧制御電流源 １６ マーク率検出回路 １７ 電源電圧検出回路 ３１ レーザダイオード ３２ フォトダイオード ３３ バッファ回路 ３４ 基準電流源 ３５ 基準電流源 ３６ 基準電流源 ３７ 増幅器 ３８ 増幅器 ３９ 増幅器 ４０ ピークホールド回路 ４１ ボトムホールド回路 ４２ 差動増幅器 ４３ 差動増幅器
Claims (3)
- 【請求項１】 正相データ入力端子と逆相データ入力端
子と、差動構成の一対のＦＥＴと、前記一対のＦＥＴの
ドレインに接続された負荷と、前記一対のＦＥＴの共通
ソースにドレインが接続される電流源としてのＦＥＴ
と、前記電流源としてのＦＥＴとカレントミラー回路構
成となる基準電流源とを備えた半導体レーザ素子駆動回
路において、基準電圧源と、前記差動構成の一対のＦＥ
Ｔの正相側と逆相側のいずれかのドレイン端子に接続す
る電位検出回路と、前記基準電圧源と電位検出回路の両
出力を比較増幅する差動増幅器と、前記差動増幅器出力
を入力としその出力が前記カレントミラー回路構成の基
準電流源の入力と接続された電圧制御電流源とを備えた
ことを特徴とする半導体レーザ素子駆動回路。 - 【請求項２】 正相データ入力端子と逆相データ入力端
子と、差動構成の一対のＦＥＴと、前記一対のＦＥＴの
ドレインに接続された負荷と、前記一対のＦＥＴの共通
ソースにドレインが接続される電流源としてのＦＥＴ
と、前記電流源としてのＦＥＴとカレントミラー回路構
成となる基準電流源とを備えた半導体レーザ素子駆動回
路において、前記正相データ入力端子又は前記逆相デー
タ入力端子に接続され該マーク率を検出するマーク率検
出回路と、前記差動構成の一対のＦＥＴの正相側と逆相
側のいずれかのドレイン端子に接続する電位検出回路
と、前記マーク率検出回路と電位検出回路の両出力を比
較増幅する差動増幅器と、前記差動増幅器出力を入力と
しその出力が前記カレントミラー回路構成の基準電流源
の入力と接続された電圧制御電流源とを備えたことを特
徴とする半導体レーザ素子駆動回路。 - 【請求項３】 正相データ入力端子と逆相データ入力端
子と、差動構成の一対のＦＥＴと、前記一対のＦＥＴの
ドレインに接続された負荷と、前記負荷に接続された電
源と、前記一対のＦＥＴの共通ソースにドレインが接続
される電流源としてのＦＥＴと、前記電流源としてのＦ
ＥＴとカレントミラー回路構成となる基準電流源とを備
えた半導体レーザ素子駆動回路において、基準電圧源
と、電源電圧検出回路と、前記基準電圧源と電源電圧検
出回路の両出力を比較増幅する差動増幅器と、前記差動
増幅器出力を入力としその出力が前記カレントミラー回
路構成の基準電流源の入力と接続された電圧制御電流源
とを備えたことを特徴とする半導体レーザ素子駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14361293A JPH077204A (ja) | 1993-06-15 | 1993-06-15 | 半導体レーザ素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14361293A JPH077204A (ja) | 1993-06-15 | 1993-06-15 | 半導体レーザ素子駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077204A true JPH077204A (ja) | 1995-01-10 |
Family
ID=15342792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14361293A Pending JPH077204A (ja) | 1993-06-15 | 1993-06-15 | 半導体レーザ素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077204A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791876A2 (en) * | 1996-02-26 | 1997-08-27 | Mitsubishi Denki Kabushiki Kaisha | Current mirror circuit and signal processing circuit |
| EP0924823A1 (en) * | 1997-12-17 | 1999-06-23 | Hewlett-Packard Company | Driver circuit for a solid state optical emitter device |
| WO2009011019A1 (ja) * | 2007-07-13 | 2009-01-22 | Mitsubishi Electric Corporation | 光送信器 |
| JP2009231362A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
| TWI423542B (zh) * | 2011-05-31 | 2014-01-11 | Amtek Semiconductor Co Ltd | 雷射二極體控制電路及應用此電路之雷射二極體控制裝置 |
| CN117080860A (zh) * | 2023-10-16 | 2023-11-17 | 成都明夷电子科技有限公司 | 调制电流控制电路及数据传输电路 |
-
1993
- 1993-06-15 JP JP14361293A patent/JPH077204A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791876A2 (en) * | 1996-02-26 | 1997-08-27 | Mitsubishi Denki Kabushiki Kaisha | Current mirror circuit and signal processing circuit |
| US5781061A (en) * | 1996-02-26 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Current mirror circuit and signal processing circuit having improved resistance to current output terminal voltage variation |
| EP0791876A3 (en) * | 1996-02-26 | 1998-11-25 | Mitsubishi Denki Kabushiki Kaisha | Current mirror circuit and signal processing circuit |
| EP0924823A1 (en) * | 1997-12-17 | 1999-06-23 | Hewlett-Packard Company | Driver circuit for a solid state optical emitter device |
| EP2169789A1 (en) * | 2007-07-13 | 2010-03-31 | Mitsubishi Electric Corporation | Optical transmitter |
| WO2009011019A1 (ja) * | 2007-07-13 | 2009-01-22 | Mitsubishi Electric Corporation | 光送信器 |
| JPWO2009011019A1 (ja) * | 2007-07-13 | 2010-09-09 | 三菱電機株式会社 | 光送信器 |
| KR101073149B1 (ko) * | 2007-07-13 | 2011-10-12 | 미쓰비시덴키 가부시키가이샤 | 광 송신기 |
| EP2169789A4 (en) * | 2007-07-13 | 2012-01-04 | Mitsubishi Electric Corp | OPTICAL TRANSMITTER |
| US8242709B2 (en) | 2007-07-13 | 2012-08-14 | Mitsubishi Electric Corporation | Optical transmitter |
| JP2009231362A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
| TWI423542B (zh) * | 2011-05-31 | 2014-01-11 | Amtek Semiconductor Co Ltd | 雷射二極體控制電路及應用此電路之雷射二極體控制裝置 |
| CN117080860A (zh) * | 2023-10-16 | 2023-11-17 | 成都明夷电子科技有限公司 | 调制电流控制电路及数据传输电路 |
| CN117080860B (zh) * | 2023-10-16 | 2024-01-19 | 成都明夷电子科技有限公司 | 调制电流控制电路及数据传输电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0982880B1 (en) | Optical transmitter having temperature compensating function | |
| US5850409A (en) | Laser modulation control method and apparatus | |
| US5761230A (en) | Laser-diode driving circuit with temperature compensation | |
| US8009709B2 (en) | DC coupled driver with active termination | |
| KR20010089826A (ko) | 클래스 ａｂ 증폭기 | |
| US5212458A (en) | Current mirror compensation circuit | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| US6982590B2 (en) | Bias current generating circuit, laser diode driving circuit, and optical communication transmitter | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US4879524A (en) | Constant current drive circuit with reduced transient recovery time | |
| US5224112A (en) | Semiconductor laser device driving circuit | |
| JPH07321392A (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット | |
| JPH077204A (ja) | 半導体レーザ素子駆動回路 | |
| KR100712430B1 (ko) | 전계 효과 트랜지스터의 바이어스 회로 | |
| US5781061A (en) | Current mirror circuit and signal processing circuit having improved resistance to current output terminal voltage variation | |
| US7145928B1 (en) | Systems and methods for using cascoded output switch in low voltage high speed laser diode and EAM drivers | |
| US6683896B2 (en) | Method of controlling the turn off characteristics of a VCSEL diode | |
| US5512858A (en) | Amplifier stage with low thermal distortion | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPH09120317A (ja) | 高精度定電流源回路 | |
| JP3180712B2 (ja) | 出力波形安定化回路 | |
| US6469548B1 (en) | Output buffer crossing point compensation | |
| US6049253A (en) | Operational amplifier | |
| JPH0459794B2 (ja) | ||
| JP3947085B2 (ja) | パルス幅調整回路 |