JPH0766417A - 半導体装置およびその製造方法および加工方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ＩＴＯと電食反応を起こすことな
く、ポジ型レジストを用いてＡｌを主材とする金属配線
を形成することのできる半導体装置およびその製造方法
を提供することを目的とする。 【構成】 絶縁基板上に形成された薄膜トランジスタ液
晶表示用アレイにおいて、信号配線と表示用画素透明電
極が同一レイヤ−に形成され、前記信号配線材料として
標準単極電位がアルミニウムよりも貴である金属を含む
アルミニウムであることを特徴とする半導体装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置、特に液晶な
どと組み合わせて画像表示装置を構成するための薄膜ト
ランジスタ（以後ＴＦＴと呼ぶ）製造方法に関するもの
である。

【０００２】

【従来の技術】従来のＴＦＴの構造およびその製造方法
を図６を参照して説明する。まず、ガラスなどの透明絶
縁基板１上にＣｒを成膜して、フォトリソグラフィー技
術によりゲート電極２を形成する。次にＴＦＴの主材料
である窒化シリコン（ＳｉＮｘ）からなるゲート絶縁体
層３、アモルファスシリコン（ａ−Ｓｉ）半導体層４、
およびソース、ドレイン電極−半導体層間でオーミック
接触を得るためのｎ⁺−ａ−Ｓｉからなるオーミックコ
ンタクト層５をプラズマＣＶＤ法により連続成膜し、Ｔ
ＦＴを形成するところ以外のａ−Ｓｉ半導体層４および
オーミックコンタクト層５をフォトリソグラフィ技術に
よりエッチング除去する。次に酸化インジウムズズ（Ｉ
ＴＯ）を成膜して、フォトリソグラフィー技術により透
明画素電極６を形成する。

【０００３】次に、チタン（Ｔｉ）およびアルミニウム
（Ａｌ）の順に成膜して、フォトリソグラフィー技術に
より拡散防止層７、ソース、ドレイン電極８ａ、８ｂを
形成し、ＴＦＴのチャンネル部上のｎ⁺−ａ−Ｓｉ層５
を除去してＴＦＴが完成する。

【０００４】

【発明が解決しようとする課題】しかしながら上記の構
成を有するＴＦＴの製造方法では、ソース、ドレイン電
極７ａ、７ｂを形成する際のフォトリソグラフィにポジ
型レジストを用いた場合、現像液がアルカリ性であるこ
とから、図４に示すように、アルカリ水溶液中ではＩＴ
Ｏの還元電位よりもアルミニウムの酸化電位の方が卑で
あるために、レジストの現像工程中にアルミニウムとＩ
ＴＯ間で酸化還元反応を起こしてＩＴＯが還元され、腐
食するという課題が発生した。従って、上述のフォトリ
ソグラフィではネガ型レジストしか使用できないため、
フォトリソグラフィを加工精度が高く剥離の容易なポジ
型に統一することができず、製造工程上不合理であっ
た。

【０００５】本発明は、このような従来の問題を解決す
るものであり、ＩＴＯと電食反応を起こすことなく、ポ
ジ型レジストを用いてＡｌを主材とする金属配線を形成
することのできる半導体装置およびその製造方法を提供
することを目的とする。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、配線金属としてアルミニウムに標準単極電
位がアルミニウムよりも貴である金属を添加したものを
用いるようにしたものである。添加する金属は、好まし
くはパラジウム、バナジウム、タングステン、タンタ
ル、ニッケル、インジウム、チタン等があげられる。

【０００７】

【作用】本発明は上記構成により、ポジ型レジスト用現
像液中におけるアルミニウム主材とする配線金属の酸化
電位が純粋なＡｌの酸化電位よりも貴側にシフトしてＩ
ＴＯの還元電位よりも貴になるため、配線金属−ＩＴＯ
間でのの電池反応が成立せず、ＩＴＯの還元反応による
腐食を防止でき、従ってポジ型のフォトリソグラフィに
よりソース、ドレイン電極等の配線を形成でき、その結
果、ネガレジストを使用するときよりも微細加工が可能
となり、高精細のＴＦＴアレイを形成することができ
る。

【０００８】

【実施例】以下、本発明の実施例を図を用いて説明す
る。

【０００９】図１は、本実施例によるよるＴＦＴの構造
および製造方法を示す。図１（ａ）に示すように、第１
の工程として絶縁透明基板上１１に金属を成膜し、ポジ
形フォトリソグラフィにより所定の形状にパタ−ニング
してゲート電極１２とする。次に、図１（ｂ）に示すよ
うに、第２の工程として透明基板１１上にＰ−ＣＶＤ法
等でゲ−ト絶縁体層１３、非晶質シリコン半導体層１
４、チャネル保護絶縁体層１５を成膜する。次に図１
（ｃ）に示すように、第３の工程として透明絶縁基板１
１上のゲ−ト電極１２上のチャネル保護絶縁体層１５を
ＴＦＴが形成できるようにポジ形フォトリソグラフィに
よりパタ−ニングする。次に図１（ｄ）に示すように、
第４の工程としてＰ−ＣＶＤ法で透明絶縁基板１１上に
Ｐ（リン）を不純物とした不純物半導体であるｎ＋：非
晶質シリコン層１６を形成する。さらに図１（ｅ）に示
すように、第５の工程としてチャネル保護絶縁体層１５
を覆うようにｎ＋：非晶質シリコン層１６と非晶質シリ
コン半導体層１４とを将来ソ−ス・ドレイン電極になる
ようにポジ形フォトリソグラフィによりパタ−ニングす
る。次に図１（ｆ）に示すように、第６の工程として透
明絶縁基板１１上に表示用透明画素電極材料であるＩＴ
Ｏを成膜し、画素電極１７になるようにポジ形フォトリ
ソグラフィによりパタ−ニングする。そして図１（ｇ）
に示すように、第７の工程として透明絶縁基板１１上に
Ｔｉ等の拡散防止バリヤ金属１８、パラジウム（Ｐｄ）
を５ａｔ％添加したＡｌ１９を成膜し、表示用透明画素
電極１７であるＩＴＯとすでにパタ−ニングされている
ｎ＋：非晶質シリコン層１６と接続するようにポジ形フ
ォトリソグラフィによりパタ−ニングして、液晶表示装
置のためのＴＦＴアレイを形成する。通常は最終ＳｉＮ
ｘ膜等のパッシベ−ション膜２０を形成、パタ−ニング
する工程をへてＴＦＴアレイが完成する。

【００１０】本実施例によれば、ソース、ドレイン電極
１９材料であるＰｄを添加したＡｌは、ポジ現像液中で
ＩＴＯとの間の酸化還元反応が抑制され、ＩＴＯの腐食
を防止できる。これは、図４に示すように、Ｐｄを添加
したＡｌのアノード分極電位がＩＴＯのカソード分極電
位よりも貴であるために、ＩＴＯとの間で電池反応が成
立しないためである。従って、本実施例では基本的に全
てポジレジストを使用して、パタ−ニング形成できる。
また、Ｐｄの添加量も数ａｔ％であるため、比抵抗の増
加も小さい。

【００１１】また、Ａｌに添加する金属として、Ｐｄ以
外にバナジウム、タングステン、タンタル、ニッケル、
インジウム、チタンを使用しても同様の効果があること
を確認した。

【００１２】図５に、各種金属を添加したＡｌの比抵抗
および酸化電位のシフト量と添加濃度の関係を示す。図
に示すごとく、添加濃度が大きくなると比抵抗が増加
し、また、酸化電位のシフト量も大きくなる。酸化電位
のシフト量は添加する金属の種類により異なり、添加濃
度は比抵抗も考慮しながら適正に決定する。

【００１３】次に本発明の第２の実施例におけるＴＦＴ
の製造工程について図２を用いて説明する。まず図２
（ａ）に示すように、第１の工程として絶縁透明基板３
１上に光遮弊金属膜３２を成膜し、ポジ形フォトリソグ
ラフィにより所定の形状にパタ−ニングする。次に図２
（ｂ）に示すように、層間絶縁膜３３としてＳｉＯ2を
成膜し、続いてＩＴＯを成膜して画素電極３４およびソ
ース電極３５になるようにポジ形フォトリソグラフィに
よりパタ−ニングする。

【００１４】次に図２（ｃ）で示すように、Ｐ−ＣＶＤ
法により非晶質シリコン半導体層３６を成膜し、図のご
とくポジ形フォトリソグラフィにより島状にパターニン
グする。その後、図（ｄ）に示すように、Ｍｏ層３７、
Ｐｄを添加したＡｌ層３８を成膜し、ソース電極３５で
あるＩＴＯと接続するようにポジ形フォトリソグラフィ
によりパタ−ニングしてソース配線を形成し、Ｐ−ＣＶ
Ｄ法等でゲ−ト絶縁体層３９を成膜する。最後に図
（ｅ）で示すように、Ａｌを成膜してポジ形フォトリソ
グラフィによりパターニングしてゲート電極４０を形成
し、本実施例のＴＦＴアレイが完成する。本実施例にお
いても全てポジレジストを用いてパターニングできる。

【００１５】次に本発明の第３の実施例におけるＴＦＴ
の製造工程について図３を用いて説明する。まず透明絶
縁基板４１上に多結晶シリコン半導体４２を成膜し、図
のごとくパターニングする。次に、ＬＰＣＶＤ法により
ＳｉＯ2ゲート絶縁膜４３を成膜した後、ゲート電極４
４を形成し、ＳｉＯ2層間絶縁膜４５を成膜する。次
に、ソース領域４６およびドレイン領域４７となる位置
のゲート絶縁膜４３に開孔し、リンをイオン注入してソ
ース電極およびドレイン電極を形成する。次に、ＩＴＯ
からなる表示電極４８を形成し、最後に、Ｐｄを添加し
たＡｌ層４９を成膜し、パターニングしてソース配線を
形成し、本実施例のＴＦＴを完成する。本実施例におい
ても前述の実施例同様全てポジレジストを用いてパター
ニングできる。

【００１６】次に本発明の第４の実施例におけるＴＦＴ
の加工方法について説明する。上述してきた第１〜第３
の実施例のＴＦＴにおいて、ソース配線のパターニング
後、陽極酸化法によりソース配線の表面を酸化する。本
実施例によれば、ソース配線の表面が酸化膜で被覆され
るため、耐腐食性が増して信頼性が向上した。

【００１７】以上、実施例ではソース配線金属のみに本
発明を適応したが、ゲート金属においても本発明は適応
できる。たとえば、実装部にＩＴＯを用いてゲート金属
と接続する場合である。この場合でも同様の効果が得ら
れる。

【００１８】

【発明の効果】以上述べてきたように本発明によれば、
低抵抗金属であるＡｌを主材料とする配線と、表示用透
明画素電極であるＩＴＯが同一平面上に存在する構造を
有するＴＦＴの製造方法において、全てポジレジストを
使用してパタ−ニングすることができるるため、製造工
程が合理化でき、製造コストを低減できる効果を有す
る。さらに、ポジレジストを使用してパタ−ニングする
ため、微細加工が可能となり、高精細のＴＦＴアレイを
形成を容易にできる効果をも有する。以上、実施例とし
てＴＦＴアレイを代表例として述べたが、これに限るも
のではなく本発明はＩＴＯとアルミニウムを主材とする
配線を同一平面上への形成を必要とする薄膜装置すべて
に適用できることは言うまでもない。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるＴＦＴアレイの
製造工程を示す断面構造模式図

【図２】本発明の第２の実施例におけるＴＦＴアレイの
製造工程を示す断面構造模式図

【図３】本発明の第３の実施例におけるＴＦＴアレイの
製造工程を示す断面構造模式図

【図４】現像液中でのＩＴＯおよび各種金属のカソード
分極特性とアノード分極特性を示すグラフ

【図５】各種金属を添加したＡｌの比抵抗および酸化電
位のシフト量と添加濃度の関係を示すグラフ

【図６】従来におけるＴＦＴの断面構造模式図

【符号の説明】

１１ 透明絶縁基板 １２ ゲート電極 １３ ゲート絶縁体層 １４ 非晶質シリコン半導体層 １５ チャンネル保護絶縁体層 １６ ｎ＋：非晶質シリコン層 １７ 画素電極 １８ 拡散防止バリア層 １９ ソース・ドレイン電極 ２０ パシベーション膜

Claims (5)

【特許請求の範囲】
1. 【請求項１】基板の同一平面上に酸化インジウムまたは
   酸化錫または酸化インジウムスズ導電体と金属層とが形
   成されている半導体装置において、前記金属層がアルミ
   ニウムに標準単極電位がアルミニウムよりも貴である金
   属を含むことを特徴とする半導体装置。
2. 【請求項２】金属層の下側に拡散防止金属層を配置した
   ことを特徴とする請求項１記載の半導体装置。
3. 【請求項３】基板の一主面上に酸化インジウムまたは酸
   化錫または酸化インジウムスズ導電体を被着し、フォト
   リソグラフィにより加工する工程と、前記酸化インジウ
   ムまたは酸化錫または酸化インジウムスズ導電体上に標
   準単極電位がアルミニウムよりも貴である金属を含むア
   ルミニウムを被着し、前記標準単極電位がアルミニウム
   よりも貴である金属を含むアルミニウムをポジ型フォト
   リソグラフィにより加工する工程とを含む半導体装置の
   製造方法。
4. 【請求項４】標準単極電位がアルミニウムよりも貴であ
   る金属を含むアルミニウムの下側に拡散防止金属層を配
   置する工程を含むことを特徴とする請求項３記載の半導
   体装置の製造方法。
5. 【請求項５】標準単極電位がアルミニウムよりも貴であ
   る金属を含むアルミニウムをポジ型フォトリソグラフィ
   により加工した後、陽極酸化法により表面を酸化する半
   導体装置の加工方法。