JPH0746152A - Spread spectrum communication system - Google Patents
Spread spectrum communication systemInfo
- Publication number
- JPH0746152A JPH0746152A JP5187943A JP18794393A JPH0746152A JP H0746152 A JPH0746152 A JP H0746152A JP 5187943 A JP5187943 A JP 5187943A JP 18794393 A JP18794393 A JP 18794393A JP H0746152 A JPH0746152 A JP H0746152A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- code
- signal line
- spread spectrum
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、直接拡散変調において
マッチド・パルスを利用したスペクトラム拡散通信方式
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spread spectrum communication system using matched pulses in direct spread modulation.
【0002】[0002]
【従来の技術】従来、直接拡散変調によるスペクトラム
拡散通信において、受信側でPNコード(疑似雑音系
列)の同期装置を必要としない方式に遅延検波方式が用
いられていた。この方式は、送信側にて送信データを差
動変換した後、PNコードと乗積してスペクトラム拡散
信号を得、受信側にて受信スペクトラム拡散信号とその
受信スペクトラム拡散信号をデータ1ビット分(PNコ
ードの1周期に相当)遅延させた信号との乗積を行い、
乗積された信号の低域成分を利用して、データ信号を復
調するものである。2. Description of the Related Art Conventionally, in spread spectrum communication by direct sequence modulation, a differential detection system has been used as a system that does not require a PN code (pseudo noise sequence) synchronizer on the receiving side. In this method, the transmission side differentially converts the transmission data, and then multiplies it with the PN code to obtain a spread spectrum signal, and the reception side spreads the received spread spectrum signal and its received spread spectrum signal for one bit of data ( The product of the delayed signal (corresponding to one cycle of the PN code) is calculated,
The data signal is demodulated by using the low-frequency component of the multiplied signal.
【0003】従来の遅延検波方式における構成図を図4
に、各部の信号波形を図5に示す。図4(a)は送信側
のブロック図を示し、図において信号線500から入力
される源2値データは排他的論理和ゲート50に入力さ
れる。また、排他的論理和ゲート50のもう一方の入力
は信号線501から入力され、排他的論理和ゲート50
にて排他的論理和操作が施され、いわゆるプリコーディ
ングされた信号が信号線502に出力される。信号線5
02の信号は遅延回路51に入力され、源2値データ1
ビット分の遅延を受け信号線501に出力される。FIG. 4 is a block diagram of a conventional differential detection system.
5 shows the signal waveform of each part. FIG. 4A shows a block diagram on the transmission side. In the figure, source binary data input from the signal line 500 is input to the exclusive OR gate 50. The other input of the exclusive OR gate 50 is input from the signal line 501, and the exclusive OR gate 50
An exclusive OR operation is performed at, and a so-called precoded signal is output to the signal line 502. Signal line 5
The signal 02 is input to the delay circuit 51 and the source binary data 1
The signal is delayed by a bit and is output to the signal line 501.
【0004】クロック発生回路54では変調用PNコー
ド発生用のクロック信号を信号線504に出力する。P
Nコード発生器53は信号線504からのクロック信号
により、変調用PNコードを発生し信号線503に出力
する。乗算器52では、信号線502からの信号と信号
線503からの信号の乗積をとり、信号線505に出力
する。信号線505からの信号は搬送波信号発生器56
からの搬送波信号と乗算器55にて乗算され、信号線5
07に出力される。The clock generation circuit 54 outputs a clock signal for generating a modulation PN code to the signal line 504. P
The N code generator 53 generates a PN code for modulation by the clock signal from the signal line 504 and outputs it to the signal line 503. The multiplier 52 multiplies the signal from the signal line 502 and the signal from the signal line 503 and outputs the product to the signal line 505. The signal from the signal line 505 is the carrier signal generator 56.
The carrier wave signal from is multiplied by the multiplier 55, and the signal line 5
It is output to 07.
【0005】図4(b)は受信側のブロック図を示し、
図において信号線508からの受信スペクトラム拡散信
号は、SAW相関器57に入力される。SAW相関器5
7は送信PNコードの極性に応じ、正負の位相情報を持
った搬送波のマッチド・パルス信号を、データ1ビット
(PNコード1周期)ごとに信号線509に出力する。
信号線509からのマッチド・パルス信号は乗算器59
とデータ1ビット分の遅延時間を持つ遅延回路58に入
力される。乗算器59では信号線509からのマッチド
・パルス信号と510からの遅延されたマッチド・パル
ス信号を乗算し、信号線511に出力し、データ復調回
路60にて情報データを復調する。FIG. 4B shows a block diagram on the receiving side.
In the figure, the received spread spectrum signal from the signal line 508 is input to the SAW correlator 57. SAW correlator 5
7 outputs a matched pulse signal of a carrier having positive and negative phase information to the signal line 509 for each 1-bit data (1 PN code period) according to the polarity of the transmission PN code.
The matched pulse signal from the signal line 509 is multiplied by the multiplier 59.
And the data is input to the delay circuit 58 having a delay time of one bit. The multiplier 59 multiplies the matched pulse signal from the signal line 509 and the delayed matched pulse signal from 510, outputs the result to the signal line 511, and the data demodulation circuit 60 demodulates the information data.
【0006】各部の信号波形を図5に示す。図5(a)
は信号線500の源2値データの波形、図5(b)は信
号線502のプリコーディングされた信号波形を示し、
図5(c)は信号線509の搬送波を含むマッチド・パ
ルス信号、図5(d)は信号線510のPNコード1周
期分の遅延を受けたマッチド・パルス信号、図5(e)
は信号線511の波形、図5(f)は信号線512の復
調データ波形を示す。FIG. 5 shows the signal waveform of each part. Figure 5 (a)
Shows the waveform of the source binary data of the signal line 500, and FIG. 5B shows the precoded signal waveform of the signal line 502.
5C is a matched pulse signal including the carrier wave of the signal line 509, FIG. 5D is a matched pulse signal delayed by one PN code period of the signal line 510, and FIG.
Shows the waveform of the signal line 511, and FIG. 5 (f) shows the demodulated data waveform of the signal line 512.
【0007】[0007]
【発明が解決しようとする課題】上記従来の遅延検波方
式においては、受信側では、搬送周波数帯において、P
Nコード1周期分の遅延時間が必要となる。この遅延時
間を得るためにSAW遅延線を用いる上述の方式の他
に、搬送波周波数信号に同期をとってベースバンド信号
に変換して、該ベースバンド信号をクロック信号を用い
てディジタル的に行う方式もあるが、両方式共、回路構
成が複雑になり、高価になる。In the above-mentioned conventional differential detection system, the receiving side has P in the carrier frequency band.
A delay time of one N code cycle is required. In addition to the above-mentioned method of using a SAW delay line to obtain this delay time, a method of synchronizing with a carrier frequency signal to convert it into a baseband signal and digitally using the clock signal for the baseband signal However, both types require complicated circuit configurations and are expensive.
【0008】更にSAW遅延線を用いてPNコード1周
期分の遅延を得る場合、遅延時間のばらつきにより、マ
ッチド・パルス信号のS/N比が劣化する問題がある。Further, when a delay of one PN code period is obtained using the SAW delay line, there is a problem that the S / N ratio of the matched pulse signal deteriorates due to variations in delay time.
【0009】[0009]
【課題を解決するための手段】上記課題を解決するため
に、本発明のスペクトラム拡散通信方式は、直接拡散変
調によるスペクトラム拡散通信において、送信側に、源
2値データを差動変換する手段と、PNコードを発生す
る手段と、前記差動変換された2値データの極性に応じ
てPNコード発生からのPNコードを選択的に出力する
よう制御する手段と、その選択的に出力されたPNコー
ドに搬送周波数信号を乗積してスペクトラム拡散信号を
送出する手段の少なくとも4つの手段を備え、受信側
に、前記選択的に出力されたPNコードを、受信した前
記スペクトラム拡散信号中から検出して、そのPNコー
ドの1周期ごとにマッチド・パルスを発生させる手段
と、前記マッチド・パルスを自乗検波する手段と、自乗
検波されたマッチド・パルスをPNコードの1周期分遅
延させる遅延手段と、自乗検波された信号を第1の入力
信号とし、前記遅延手段により遅延された信号を第2の
入力信号とし、第1の入力信号は前記第2の入力信号の
入力に優先して、2値データの極性のうち第1の状態に
して出力し、第2の入力信号は第2の状態にして出力す
ることで差動変換されたデータを復調する手段と、その
復調された差動変換されたデータを遅延検波して源2値
データを復調する手段の少なくとも5つの手段を備えた
ことを特徴とするものである。In order to solve the above problems, the spread spectrum communication system of the present invention comprises means for differentially converting source binary data on the transmitting side in spread spectrum communication by direct spread modulation. , PN code generating means, means for controlling to selectively output the PN code from the PN code generation in accordance with the polarity of the differentially converted binary data, and the selectively output PN. At least four means for multiplying a code by a carrier frequency signal and transmitting a spread spectrum signal are provided, and the selectively output PN code is detected from the received spread spectrum signal on the receiving side. Means for generating a matched pulse for each cycle of the PN code, means for square-law detecting the matched pulse, and square-matched matched pulse The delay means for delaying the pulse by one cycle of the PN code, the square-law detected signal as a first input signal, the signal delayed by the delay means as a second input signal, and the first input signal is the above-mentioned Data that has been differentially converted by placing the second input signal in the first state and outputting it and outputting the second input signal in the second state in preference to the input of the second input signal. And at least five means for demodulating the source binary data by differentially detecting the demodulated differentially converted data.
【0010】[0010]
【作用】上記方式によれば、遅延検波方式により源2値
データを復調するスペクトラム拡散通信方式において、
マッチド・パルスを自乗検波することで、ベースバンド
において遅延検波を行うことができ、しかもマッチド・
パルス信号のS/Nの改善することもできる。According to the above system, in the spread spectrum communication system for demodulating the binary source data by the differential detection system,
By performing square-law detection of the matched pulse, it is possible to perform differential detection in the baseband, and moreover
It is also possible to improve the S / N of the pulse signal.
【0011】[0011]
【実施例】以下、具体例について詳細に説明する。図1
は本発明のスペクトラム拡散通信方式を実現する送信側
の一実施例を示すブロック図である。EXAMPLES Specific examples will be described in detail below. Figure 1
FIG. 3 is a block diagram showing an embodiment of a transmitting side that realizes the spread spectrum communication system of the present invention.
【0012】図1(a)において、信号線100から入
力される源2値データは、差動変換回路10においてプ
リコーディングされ、信号線101に出力され選択回路
11に入力される。選択回路11では、信号線102、
103からの信号を差動変換された2値データの極性に
応じて選択して、信号線105に出力する。PNコード
発生器12は、信号線102にはPNコードを、信号線
103にはある一定の電圧を出力する。クロック発生回
路13では変調用PNコード発生用のクロック信号を信
号線104に出力する。In FIG. 1A, source binary data input from the signal line 100 is precoded in the differential conversion circuit 10, output to the signal line 101, and input to the selection circuit 11. In the selection circuit 11, the signal line 102,
The signal from 103 is selected according to the polarity of the differentially converted binary data, and is output to the signal line 105. The PN code generator 12 outputs a PN code to the signal line 102 and a certain voltage to the signal line 103. The clock generation circuit 13 outputs a clock signal for generating the PN code for modulation to the signal line 104.
【0013】信号線105からのスペクトラム拡散信号
は、差動変換された2値情報データ信号の極性に応じて
選択されたPNコードであり、乗積回路14で搬送波周
波数信号発生回路15からの搬送周波数信号と乗積され
る。信号線107の乗積信号はバンドパスフィルター1
6において帯域制限され、信号線108に送信スペクト
ラム拡散信号を出力する。The spread spectrum signal from the signal line 105 is a PN code selected according to the polarity of the binary information data signal which has been differentially converted, and the multiplication circuit 14 carries the carrier frequency signal generation circuit 15 with the carrier signal. It is multiplied with the frequency signal. The product signal of the signal line 107 is a bandpass filter 1
The band is limited in 6 and the transmission spread spectrum signal is output to the signal line 108.
【0014】図1(b)は図1(a)の選択回路11の
回路例を示す。図1(b)において信号線101からの
2値データ信号がH(ハイ)レベルの時、信号線102
からの変調用PNコードを信号線109に出力し、2値
データ信号がL(ロウ)レベルの時、信号線103から
の信号を信号線109に出力する。信号線109からの
2値データ信号によって選択されたPNコードが信号線
104からのクロック信号によって、Dフリップ・フロ
ップ20でラッチされ信号線105にスペクトラム拡散
信号として出力される。FIG. 1B shows a circuit example of the selection circuit 11 shown in FIG. In FIG. 1B, when the binary data signal from the signal line 101 is at H (high) level, the signal line 102
The PN code for modulation from is output to the signal line 109, and when the binary data signal is at L (low) level, the signal from the signal line 103 is output to the signal line 109. The PN code selected by the binary data signal from the signal line 109 is latched by the D flip-flop 20 by the clock signal from the signal line 104 and output to the signal line 105 as a spread spectrum signal.
【0015】図2は本発明を実現する受信側の一実施例
を示すブロック図である。図2(a)において、信号線
200から入力される受信スペクトラム拡散信号が乗算
器20に入力される。また乗算器20のもう一方の入力
は信号線201から入力され、局部発振周波数信号発生
器21からの局部信号と、信号線200からの受信スペ
クトラム拡散信号が乗算され、信号線202に中間周波
スペクトラム拡散信号として出力される。FIG. 2 is a block diagram showing an embodiment of the receiving side for implementing the present invention. In FIG. 2A, the received spread spectrum signal input from the signal line 200 is input to the multiplier 20. The other input of the multiplier 20 is input from the signal line 201, the local signal from the local oscillation frequency signal generator 21 and the received spread spectrum signal from the signal line 200 are multiplied, and the signal line 202 is fed with the intermediate frequency spectrum. It is output as a spread signal.
【0016】信号線202からの中間周波スペクトラム
拡散信号はバンドパスフィルター22で帯域制限され、
信号線203に出力される。信号線203からの中間周
波スペクトラム拡散信号は、増幅回路23で次のSAW
相関器24の最適入力レベルまで増幅される。SAW相
関器24はビット・パターンが一致するPNコード1周
期毎にマッチド・パルス信号を信号線205に出力す
る。The intermediate frequency spread spectrum signal from the signal line 202 is band-limited by the band pass filter 22,
It is output to the signal line 203. The intermediate frequency spread spectrum signal from the signal line 203 is sent to the next SAW in the amplifier circuit 23.
It is amplified to the optimum input level of the correlator 24. The SAW correlator 24 outputs a matched pulse signal to the signal line 205 for each PN code cycle in which the bit patterns match.
【0017】このマッチド・パルス信号には、中間周波
数の搬送波成分が含まれるので、ダブル・バランスド・
モジュレータ25で自乗検波し、ロウパスフィルター2
6で低域成分を抽出して、信号線207に出力する。こ
の自乗検波操作とLPFの帯域制限により、マッチド・
パルス信号の信号対雑音比を向上する事ができる。ま
た、相関器としてアナログ相関器であるSAW相関器で
はなく、ディジタル相関器を用いる構成でも受信回路を
実現出来る。Since the matched pulse signal contains the carrier component of the intermediate frequency, the double balanced
Square-law detection by the modulator 25, low-pass filter 2
The low frequency component is extracted at 6 and output to the signal line 207. Due to this square detection operation and LPF band limitation,
The signal-to-noise ratio of the pulse signal can be improved. Further, the receiving circuit can be realized by using a digital correlator instead of the SAW correlator which is an analog correlator.
【0018】信号線207からのマッチド・パルス信号
はPDI(ポスト・ディテクション・インテグレータ)
部48に入力され、マルチパス・フェージング対策を行
って信号対雑音比が改善され、マッチド・パルス整形回
路30に入力される。PDI部48は、信号線207か
らのマッチド・パルス信号をデータ1ビット分即ちPN
コード1周期分遅延した遅延マッチド・パルスと直接マ
ッチド・パルス信号を乗算器28で乗算し、積分器29
で積分する。マルチ・パス・フェージングの影響が重要
でない場合はPDI部48を省略して信号線207から
の信号をマッチド・パルス整形回路30に直接入力す
る。The matched pulse signal from the signal line 207 is a PDI (post-detection integrator).
The signal is input to the unit 48, the signal-to-noise ratio is improved by taking measures against multipath fading, and the signal is input to the matched pulse shaping circuit 30. The PDI unit 48 outputs the matched pulse signal from the signal line 207 for one data bit, that is, PN.
The delayed matched pulse delayed by one cycle of the code and the directly matched pulse signal are multiplied by the multiplier 28, and the integrator 29
Integrate with. When the influence of multi-path fading is not important, the PDI unit 48 is omitted and the signal from the signal line 207 is directly input to the matched pulse shaping circuit 30.
【0019】マッチド・パルス整形回路30でパルス整
形されたマッチド・パルス信号は信号線211に出力さ
れ、フリップ・フロップ回路32のセット信号として出
力される。また信号線211のパルス信号は遅延回路3
1にも入力され、遅延回路31でPNコード1周期分の
遅延を受け、フリップ・フロップ回路32のリセット信
号として信号線212に出力される。The matched pulse signal pulse-shaped by the matched pulse shaping circuit 30 is output to the signal line 211 and is output as a set signal of the flip-flop circuit 32. The pulse signal on the signal line 211 is output to the delay circuit 3
1 is also input to the delay circuit 31, and the delay circuit 31 receives a delay of one cycle of the PN code and is output to the signal line 212 as a reset signal of the flip-flop circuit 32.
【0020】フリップ・フロップ回路32はセット優先
のセット・リセット・フリップ・フロップ回路であり、
信号線211からのセット信号、信号線212からのリ
セット信号により、差動変換された2値データを復調し
て信号線213に出力する。The flip-flop circuit 32 is a set-reset flip-flop circuit with set priority.
The binary signal differentially converted by the set signal from the signal line 211 and the reset signal from the signal line 212 is demodulated and output to the signal line 213.
【0021】信号線213からの信号はデータ1ビット
分即ちPNコード1周期分の遅延回路33と排他的論理
和素子34より成る遅延検波回路に入力され、源2値デ
ータを復調する。The signal from the signal line 213 is input to a delay detection circuit including a delay circuit 33 for one bit of data, that is, one cycle of the PN code and an exclusive OR element 34, and demodulates the source binary data.
【0022】図2(b)はセット優先フリップ・フロッ
プ回路32の回路例を示す。信号線211からはセット
信号、信号線212からはリセット信号が入力される
が、リセット信号が有効となるのはセット信号がLレベ
ルの時であり、その時に限りリセット・パルスが入力さ
れると、負パルスとして信号線252に有効リセット・
パルスとして出力される。セット・パルス信号はリセッ
ト・パルス信号がHレベルでもLレベルの時でも有効で
あり、セット・パルス信号が入力されると信号線251
に負パルスとして出力される。FIG. 2B shows a circuit example of the set priority flip-flop circuit 32. Although a set signal is input from the signal line 211 and a reset signal is input from the signal line 212, the reset signal becomes valid when the set signal is at the L level, and only at that time a reset pulse is input. , Effective reset to the signal line 252 as a negative pulse.
It is output as a pulse. The set pulse signal is effective when the reset pulse signal is at H level or L level, and when the set pulse signal is input, the signal line 251 is input.
Output as a negative pulse.
【0023】信号線251のセット・パルス信号、信号
線252のリセット・パルス信号はDフリップ・フロッ
プ43、44に入力され、クロック信号発生器35から
のクロック信号216に同期がとられる。信号線253
からのセット・パルス信号、信号線254からのリセッ
ト・パルス信号は論理ゲート素子45、46で構成され
るセット・リセット・フリップ・フロップ回路に入力さ
れ信号線255に復調データ信号が出力され、Dフリッ
プ・フロップ47を通して信号線213に出力される。The set pulse signal on the signal line 251 and the reset pulse signal on the signal line 252 are input to the D flip-flops 43 and 44 and synchronized with the clock signal 216 from the clock signal generator 35. Signal line 253
From the signal line 254 and the reset pulse signal from the signal line 254 are input to the set / reset flip-flop circuit composed of the logic gate elements 45 and 46, and the demodulated data signal is output to the signal line 255. It is output to the signal line 213 through the flip-flop 47.
【0024】図3に各部の信号波形を示す。図3(a)
は図1の送信側のブロック図における信号線100の源
2値データを示す。図3(b)はプリコーディングされ
た信号線101の情報データの極性に応じた選択回路1
1の出力波形を示している。図3(c)は図2の受信側
のブロック図における信号線205の搬送波を含むマッ
チド・パルス信号を、図3(d)は信号線211のパル
ス整形されたマッチド・パルス信号を、図3(e)は信
号線212の遅延マッチド・パルス信号を、図3(f)
は信号線213の源2値データの差動変換データ信号
を、図3(g)は信号線214の遅延された差動変換デ
ータ信号を、図3(h)は信号線215の復調された源
2値情報データ信号を示す。FIG. 3 shows the signal waveform of each part. Figure 3 (a)
Shows source binary data of the signal line 100 in the block diagram on the transmission side of FIG. FIG. 3B shows a selection circuit 1 according to the polarity of the information data of the precoded signal line 101.
1 shows an output waveform of 1. 3C shows a matched pulse signal including the carrier wave of the signal line 205 in the block diagram on the receiving side of FIG. 2, and FIG. 3D shows a pulse-shaped matched pulse signal of the signal line 211. (E) shows the delayed matched pulse signal on the signal line 212, as shown in FIG.
Is a differential conversion data signal of the source binary data of the signal line 213, FIG. 3 (g) is the delayed differential conversion data signal of the signal line 214, and FIG. 3 (h) is the demodulation of the signal line 215. 3 shows a source binary information data signal.
【0025】なお、上記実施例においては、信号線10
3は固定電位としたが、PNコード発生器12より、信
号線102と異なるPNコードを発生するように構成す
ることもできる。In the above embodiment, the signal line 10
Although 3 is a fixed potential, the PN code generator 12 may be configured to generate a PN code different from that of the signal line 102.
【0026】[0026]
【発明の効果】以上のように、本発明のスペクトラム拡
散通信方式によれば、従来のようにIF段でSAW遅延
線を用いて遅延検波するのではなく、ベースバンドにお
いてマッチド・パルスをPNコード1周期分遅延させて
遅延検波を行うので、回路構成が簡略化出来、コスト低
減効果が絶大である。また従来のように搬送波の位相情
報を用いてデータを復調するのではなく、自乗検波やP
DI等の方式を用いることによって、マッチド・パルス
のS/Nの向上、即ちBERの改善が出来る。As described above, according to the spread spectrum communication system of the present invention, instead of performing the differential detection using the SAW delay line in the IF stage as in the conventional case, the matched pulse is PN coded in the base band. Since the delay detection is performed with a delay of one cycle, the circuit configuration can be simplified and the cost reduction effect is great. Further, instead of demodulating the data by using the phase information of the carrier wave as in the conventional case, square detection or P
By using a method such as DI, the S / N of the matched pulse can be improved, that is, the BER can be improved.
【図1】本発明のスペクトラム拡散通信方式の一実施例
における送信側のブロック図FIG. 1 is a block diagram of a transmitting side in an embodiment of a spread spectrum communication system of the present invention.
【図2】同実施例における受信側のブロック図FIG. 2 is a block diagram of a receiving side in the embodiment.
【図3】同実施例における送受信側の各部の信号波形図FIG. 3 is a signal waveform diagram of each part on the transmission / reception side in the embodiment.
【図4】従来のスペクトラム拡散通信方式におけるブロ
ック図FIG. 4 is a block diagram of a conventional spread spectrum communication system.
【図5】同方法の各部の信号波形図FIG. 5 is a signal waveform diagram of each part of the same method.
10 差動変換回路 11 選択回路 12、53 PNコード発生器 13、35、54 クロック信号発生器 14、20、28、52、55、59 乗算器 15、56 無線搬送波信号発生器 16、22 バンドパスフィルター 17、18、39、40、42、45、46 アンド操
作ゲート素子 19、41 オア操作ゲート素子 20、43、44、47 Dタイプ・フリップ・フロッ
プ 21 局部発振周波数信号発生器 23 増幅回路 24、57 SAW相関器 25 ダブル・バランスド・モジュレータ 26 ローパスフィルタ 27、31、58 マッチド・パルス遅延回路 29 積分器 30 マッチド・パルス整形回路 32 セット優先フリップ・フロップ回路 33、51 遅延回路 34、50 排他的論理和操作ゲート素子 60 データ復調回路10 differential conversion circuit 11 selection circuit 12, 53 PN code generator 13, 35, 54 clock signal generator 14, 20, 28, 52, 55, 59 multiplier 15, 56 wireless carrier signal generator 16, 22 bandpass Filter 17, 18, 39, 40, 42, 45, 46 AND operation gate element 19, 41 OR operation gate element 20, 43, 44, 47 D type flip-flop 21 Local oscillation frequency signal generator 23 Amplifier circuit 24, 57 SAW correlator 25 Double balanced modulator 26 Low pass filter 27, 31, 58 Matched pulse delay circuit 29 Integrator 30 Matched pulse shaping circuit 32 Set priority flip-flop circuit 33, 51 Delay circuit 34, 50 Exclusive OR gate device 60 Data demodulation circuit
Claims (2)
において、送信側に、源2値データを差動変換する手段
と、PNコードを発生する手段と、前記差動変換された
2値データの極性に応じてPNコード発生からのPNコ
ードを選択的に出力するよう制御する手段と、その選択
的に出力されたPNコードに搬送周波数信号を乗積して
スペクトラム拡散信号を送出する手段の少なくとも4つ
の手段を備え、 受信側に、前記選択的に出力されたPNコードを、受信
した前記スペクトラム拡散信号中から検出して、そのP
Nコードの1周期ごとにマッチド・パルスを発生させる
手段と、前記マッチド・パルスを自乗検波する手段と、
自乗検波されたマッチド・パルスをPNコードの1周期
分遅延させる遅延手段と、自乗検波された信号を第1の
入力信号とし、前記遅延手段により遅延された信号を第
2の入力信号とし、第1の入力信号は前記第2の入力信
号の入力に優先して、2値データの極性のうち第1の状
態にして出力し、第2の入力信号は第2の状態にして出
力することで差動変換されたデータを復調する手段と、
その復調された差動変換されたデータを遅延検波して源
2値データを復調する手段の少なくとも5つの手段を備
えたことを特徴とするスペクトラム拡散通信方式。1. In spread spectrum communication by direct sequence modulation, means for differentially converting source binary data, means for generating a PN code, and polarity of the differentially converted binary data are provided on the transmitting side. In response, at least four means for controlling to selectively output the PN code from the PN code generation and means for multiplying the selectively output PN code by the carrier frequency signal and transmitting the spread spectrum signal. Means for detecting, on the receiving side, the selectively output PN code from the received spread spectrum signal, and detecting the P
Means for generating a matched pulse for each cycle of the N code, means for square-law detecting the matched pulse,
Delay means for delaying the square-law detected matched pulse by one cycle of the PN code; a square-law detected signal as a first input signal; and a signal delayed by the delay means as a second input signal, By inputting the first input signal in the first state among the polarities of the binary data and outputting the second input signal in priority to the input of the second input signal, the second input signal is output in the second state. Means for demodulating the differentially converted data,
A spread spectrum communication system comprising at least five means for delay-detecting the demodulated differentially converted data to demodulate source binary data.
・パルスと、自乗検波されたマッチド・パルスをPNコ
ードの1周期分遅延させたパルスとを乗算し、その乗算
結果を積分する手段を備えたことを特徴とする請求項1
記載のスペクトラム拡散通信方式。2. The receiving side comprises means for multiplying a square-detected matched pulse by a square-detected matched pulse delayed by one cycle of a PN code, and integrating the multiplication result. Claim 1 characterized by the above.
Spread spectrum communication method described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5187943A JPH0746152A (en) | 1993-07-29 | 1993-07-29 | Spread spectrum communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5187943A JPH0746152A (en) | 1993-07-29 | 1993-07-29 | Spread spectrum communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0746152A true JPH0746152A (en) | 1995-02-14 |
Family
ID=16214894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5187943A Pending JPH0746152A (en) | 1993-07-29 | 1993-07-29 | Spread spectrum communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0746152A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6745533B2 (en) | 2001-07-31 | 2004-06-08 | Tokyo Electric Power Company, Inc. | Building and construction method therefor |
KR100464586B1 (en) * | 1997-08-12 | 2004-12-31 | 링크에어 통신 주식회사 | Spread Spectrum Multiple Access Coding |
-
1993
- 1993-07-29 JP JP5187943A patent/JPH0746152A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464586B1 (en) * | 1997-08-12 | 2004-12-31 | 링크에어 통신 주식회사 | Spread Spectrum Multiple Access Coding |
US6745533B2 (en) | 2001-07-31 | 2004-06-08 | Tokyo Electric Power Company, Inc. | Building and construction method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5712869A (en) | Data transmitter and receiver of a spread spectrum communication system using a pilot channel | |
US6236690B1 (en) | Direct-conversion receiver for digital-modulation signal | |
JPH06296171A (en) | Broad-band transmission system | |
JPH0646032A (en) | Spread spectrum communication system | |
US9015220B2 (en) | Correlation device | |
US5923701A (en) | Spread spectrum pulse position modulation system | |
US6041074A (en) | Spread spectrum pulse position modulation system | |
US7061998B1 (en) | Methods and apparatus for downconverting signals from intermediate frequency to baseband | |
US8451888B2 (en) | Communication apparatus | |
JPH0746152A (en) | Spread spectrum communication system | |
JP4417173B2 (en) | Demodulator | |
US5745529A (en) | Post detection intergration (PDI) receiver | |
JP3136834B2 (en) | Spread spectrum communication method | |
JP3136868B2 (en) | Asynchronous spread spectrum communication system | |
JPH07177054A (en) | Digital radio communication terminal | |
JP3179554B2 (en) | Spread spectrum communication system | |
JP3033374B2 (en) | Data transceiver | |
KR0155510B1 (en) | Direct sequence spread spectrum oqpsk chip modulator | |
JP3457099B2 (en) | Parallel combination spread spectrum transmission and reception system. | |
JP2627320B2 (en) | Spread spectrum signal demodulation circuit | |
JP2571122B2 (en) | Manchester M-sequence code modulator | |
JPH08125579A (en) | Spread spectrum communication system | |
JP2667895B2 (en) | Spread spectrum communication equipment | |
JPH0746222A (en) | Spread spectrum communication system | |
JP2584294B2 (en) | Spread spectrum signal demodulation circuit |