JPH0738560B2 - 自動等化器 - Google Patents
自動等化器Info
- Publication number
- JPH0738560B2 JPH0738560B2 JP5033634A JP3363493A JPH0738560B2 JP H0738560 B2 JPH0738560 B2 JP H0738560B2 JP 5033634 A JP5033634 A JP 5033634A JP 3363493 A JP3363493 A JP 3363493A JP H0738560 B2 JPH0738560 B2 JP H0738560B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- matched filter
- decision feedback
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03025—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception using a two-tap delay line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、無線回線のフェージン
グによる符号間干渉の除去に利用する。本発明は、ディ
ジタル無線通信システムで使用される適応整合フィルタ
と判定帰還形等化器とを組み合わせて構成された自動等
化器に関する。
グによる符号間干渉の除去に利用する。本発明は、ディ
ジタル無線通信システムで使用される適応整合フィルタ
と判定帰還形等化器とを組み合わせて構成された自動等
化器に関する。
【０００２】
【従来の技術】従来、ディジタル無線通信システムで
は、伝搬路で発生する周波数選択性フェージングによる
回線品質の劣化を克服するために、受信側において、適
応整合フィルタと判定帰還形等化器を組み合わせる方式
が提案されている（１９８９年電子情報通信学会春季全
国大会Ｂ−９２９参照）。
は、伝搬路で発生する周波数選択性フェージングによる
回線品質の劣化を克服するために、受信側において、適
応整合フィルタと判定帰還形等化器を組み合わせる方式
が提案されている（１９８９年電子情報通信学会春季全
国大会Ｂ−９２９参照）。
【０００３】判定帰還形等化器の２波干渉フェージング
等化特性は、反射波（遅延波）と直接波（先行波）との
振幅比をρとしたときに、ρ＜１の場合には、符号間干
渉は完全に等化することができるが、ρ＞１の場合に
は、ρ＜１の場合に比して劣っている。つまり、直接波
に対して反射波が先に到着するような場合には、等化能
力は低い〔室谷・山本著「ディジタル無線通信」（産業
図書）第６章参照〕。
等化特性は、反射波（遅延波）と直接波（先行波）との
振幅比をρとしたときに、ρ＜１の場合には、符号間干
渉は完全に等化することができるが、ρ＞１の場合に
は、ρ＜１の場合に比して劣っている。つまり、直接波
に対して反射波が先に到着するような場合には、等化能
力は低い〔室谷・山本著「ディジタル無線通信」（産業
図書）第６章参照〕。
【０００４】このため、判定帰還形等化器の前段に適応
整合フィルタを置くことにより、ρ＞１の場合の等化特
性を改善することが考えられている。
整合フィルタを置くことにより、ρ＞１の場合の等化特
性を改善することが考えられている。
【０００５】図４は適応整合フィルタの動作原理を説明
するための基本回路を示している。
するための基本回路を示している。
【０００６】通常、ディジタル無線通信に用いられる、
帯域制限のある伝送路で符号間干渉を与えずにパルスを
伝送するためには、全伝送系のインパルス応答は、図５
（Ａ）に示すように、中央のピークを除いて、Ｔごとに
零とならなければならない。しかし、伝送路に直接波と
反射波の二つの通路があると、これらが干渉してマルチ
パス・フェージングが発生する。このとき、反射波の方
が直接波より振幅が大きくなる（すなわち、ρ＞１）
と、反射波が主波となり、反射波より先に到達する直接
波が干渉波となって、伝送路のインパルス応答は、図５
（Ｂ）に示すように、ｔ＝−Ｔに大きな符号間干渉が発
生する。いま、図６（Ａ）に示すように、主波ｒ0 〔＝
ａ（ｍ）〕およびｔ＝−Ｔの符号間干渉ｒ-1〔＝ａ（ｍ
＋１）〕を矢印で表すと、これをＴだけ遅延したもの
は、図６（Ｂ）のようになる。いま、説明を簡単にする
ために、図４に示す２タップのトランスバーサル・フィ
ルタ１０２を考え、遅延回路６、乗算器７、８、および
加算器９で構成すると、信号Ｓ0 は図６（Ａ）のように
表され、信号Ｓ1 は図５（Ｂ）のように表される。この
場合に、加算器９の出力信号Ｓ2 は次のようになる。
帯域制限のある伝送路で符号間干渉を与えずにパルスを
伝送するためには、全伝送系のインパルス応答は、図５
（Ａ）に示すように、中央のピークを除いて、Ｔごとに
零とならなければならない。しかし、伝送路に直接波と
反射波の二つの通路があると、これらが干渉してマルチ
パス・フェージングが発生する。このとき、反射波の方
が直接波より振幅が大きくなる（すなわち、ρ＞１）
と、反射波が主波となり、反射波より先に到達する直接
波が干渉波となって、伝送路のインパルス応答は、図５
（Ｂ）に示すように、ｔ＝−Ｔに大きな符号間干渉が発
生する。いま、図６（Ａ）に示すように、主波ｒ0 〔＝
ａ（ｍ）〕およびｔ＝−Ｔの符号間干渉ｒ-1〔＝ａ（ｍ
＋１）〕を矢印で表すと、これをＴだけ遅延したもの
は、図６（Ｂ）のようになる。いま、説明を簡単にする
ために、図４に示す２タップのトランスバーサル・フィ
ルタ１０２を考え、遅延回路６、乗算器７、８、および
加算器９で構成すると、信号Ｓ0 は図６（Ａ）のように
表され、信号Ｓ1 は図５（Ｂ）のように表される。この
場合に、加算器９の出力信号Ｓ2 は次のようになる。
【０００７】Ｓ2 ＝α×Ｓ0 ＋β×Ｓ1 いま、α＝０．９／１．９、β＝−１／１．９とする
と、出力信号Ｓ2 は次のようになる。
と、出力信号Ｓ2 は次のようになる。
【０００８】 Ｓ2 ＝（０．９／１．９）×Ｓ0 ＋（−１／１．９）×Ｓ1 すなわち、出力信号Ｓ2 は図６（Ｃ）のように表され、
トランスバーサル・フィルタ１０２にタップ係数α、β
を与えることにより、図６（Ａ）のように進み波による
大きな符号間干渉ｒ-1のあった入力信号Ｓ0 は、トラン
スバーサル・フィルタ１０２を通すことにより、インパ
ルス応答は、符号間干渉が主信号ｒ0 （ｔ＝０）に対
し、前後に対称化されたｒ-1、ｒ1 に分散化される。こ
こで、注目すべきことは、分散化に伴い符号間干渉
ｒ-1、ｒ1 の大きさは、分散化前の符号間干渉ｒ-1のほ
ぼ１／２まで低減されることである。
トランスバーサル・フィルタ１０２にタップ係数α、β
を与えることにより、図６（Ａ）のように進み波による
大きな符号間干渉ｒ-1のあった入力信号Ｓ0 は、トラン
スバーサル・フィルタ１０２を通すことにより、インパ
ルス応答は、符号間干渉が主信号ｒ0 （ｔ＝０）に対
し、前後に対称化されたｒ-1、ｒ1 に分散化される。こ
こで、注目すべきことは、分散化に伴い符号間干渉
ｒ-1、ｒ1 の大きさは、分散化前の符号間干渉ｒ-1のほ
ぼ１／２まで低減されることである。
【０００９】すなわち、判定帰還形等化器２０１のみで
は、信号Ｓ0 の符号間干渉ｒ-1＝０．９は等化できない
が、トランスバーサル・フィルタ１０２を従来の判定帰
還形等化器２０１の前に設けることにより、ｒ-1＝０．
９／１．９、すなわち約０．４７およびｒ1 ＝１／１．
９＝０．５３になりこの程度の大きさの符号間干渉は完
全に等化される。このような機能を持つトランスバーサ
ル・フィルタは整合フィルタとも呼ばれる。
は、信号Ｓ0 の符号間干渉ｒ-1＝０．９は等化できない
が、トランスバーサル・フィルタ１０２を従来の判定帰
還形等化器２０１の前に設けることにより、ｒ-1＝０．
９／１．９、すなわち約０．４７およびｒ1 ＝１／１．
９＝０．５３になりこの程度の大きさの符号間干渉は完
全に等化される。このような機能を持つトランスバーサ
ル・フィルタは整合フィルタとも呼ばれる。
【００１０】このように、適応整合フィルタと判定帰還
形等化器とを組み合わせることにより、ρ＞１の場合の
等化特性を改善することができる。
形等化器とを組み合わせることにより、ρ＞１の場合の
等化特性を改善することができる。
【００１１】上述したような構成の自動等化器において
制御ループが発散した場合には、再び制御ループを引き
込ませるために間欠的に自動等化器のリセットを行って
いる。
制御ループが発散した場合には、再び制御ループを引き
込ませるために間欠的に自動等化器のリセットを行って
いる。
【００１２】図７は従来における自動等化器の構成を示
すブロック図であり、図８は従来例におけるリセット信
号を示す図である。
すブロック図であり、図８は従来例におけるリセット信
号を示す図である。
【００１３】図７において復調器（図示せず）より供さ
れるアナログベースバンド信号は、端子１より入力さ
れ、Ａ／Ｄ変換器４により標本量子化されて第一のディ
ジタル信号列が出力される。第一のディジタル信号列
は、適応整合フィルタ１０１に入力され、インパルス応
答が対称化された第二のディジタル信号列が出力され
る。第二のディジタル信号列は判定帰還形等化器２０１
に入力され、符号間干渉を除去された第三のディジタル
信号列が出力端子３より出力される。
れるアナログベースバンド信号は、端子１より入力さ
れ、Ａ／Ｄ変換器４により標本量子化されて第一のディ
ジタル信号列が出力される。第一のディジタル信号列
は、適応整合フィルタ１０１に入力され、インパルス応
答が対称化された第二のディジタル信号列が出力され
る。第二のディジタル信号列は判定帰還形等化器２０１
に入力され、符号間干渉を除去された第三のディジタル
信号列が出力端子３より出力される。
【００１４】復調器より供される非同期検出信号は入力
端子２より入力され、リセット制御回路３０２よりリセ
ット信号Ｃが出力される。リセット信号Ｃは制御ループ
が引き込んでいる同期時には適応整合フィルタ１０１お
よび判定帰還形等等化器２０１の制御を自動等化（オー
ト）状態にし、制御ループが発散した非同期時には図８
に示すような間欠的なリセットを行う。
端子２より入力され、リセット制御回路３０２よりリセ
ット信号Ｃが出力される。リセット信号Ｃは制御ループ
が引き込んでいる同期時には適応整合フィルタ１０１お
よび判定帰還形等等化器２０１の制御を自動等化（オー
ト）状態にし、制御ループが発散した非同期時には図８
に示すような間欠的なリセットを行う。
【００１５】これにより、非同期時に一定時間適応整合
フィルタ１０１および判定帰還形等化器２０１をオート
状態にして引き込むことができない場合には、一旦リセ
ットして再びオート状態に戻すという動作を同期状態に
なるまで繰り返す（特開昭５８−１９６７１３号公
報）。
フィルタ１０１および判定帰還形等化器２０１をオート
状態にして引き込むことができない場合には、一旦リセ
ットして再びオート状態に戻すという動作を同期状態に
なるまで繰り返す（特開昭５８−１９６７１３号公
報）。
【００１６】
【発明が解決しようとする課題】このような従来の自動
等化器においては、制御ループが発散しているときに適
応整合フィルタと判定帰還形等化器に同時に間欠リセッ
トをかけていたため、ρ＞１の場合には判定帰還形等化
器のみでは等化できず、適応整合フィルタを組み合わせ
ることにより等化可能となるようなフェージングの状態
で制御ループが発散しているときには判定帰還形等化器
にとって歪が大きすぎるために正しい制御ができない問
題がある。また、先に適応整合フィルタを収束させるた
めに判定帰還形等化器の制御の速度を落とすと、判定帰
還形等化器自体の引き込み特性が劣化してしまい、いず
れもフェージングの状態のときに制御ループを引き込ま
せることが困難であった。
等化器においては、制御ループが発散しているときに適
応整合フィルタと判定帰還形等化器に同時に間欠リセッ
トをかけていたため、ρ＞１の場合には判定帰還形等化
器のみでは等化できず、適応整合フィルタを組み合わせ
ることにより等化可能となるようなフェージングの状態
で制御ループが発散しているときには判定帰還形等化器
にとって歪が大きすぎるために正しい制御ができない問
題がある。また、先に適応整合フィルタを収束させるた
めに判定帰還形等化器の制御の速度を落とすと、判定帰
還形等化器自体の引き込み特性が劣化してしまい、いず
れもフェージングの状態のときに制御ループを引き込ま
せることが困難であった。
【００１７】本発明はこのような問題を解決するもの
で、フェージングの状態のときに制御ループを引き込ま
せることができ、引き込み特性を向上させることができ
る自動等化器を提供することを目的とする。
で、フェージングの状態のときに制御ループを引き込ま
せることができ、引き込み特性を向上させることができ
る自動等化器を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は、第一のディジ
タル信号列を入力し、非対称なインパルス応答を対称化
して第二のディジタル信号列を出力する適応整合フィル
タと、前記第二のディジタル信号列を入力し、符号間干
渉を除去して第三のディジタル信号列を出力する判定帰
還形等化器と、非同期検出信号を入力し、前記適応整合
フィルタのリセット動作を制御する第一のリセット信号
および前記判定帰還形等化器のリセット動作を制御する
第二のリセット信号を出力するリセット制御回路とを備
えた自動等化器において、前記リセット制御回路は、前
記第一のリセット信号が消滅してから遅れて第二のリセ
ット信号が消滅するようなリセット信号を送出する回路
を含むことを特徴とする。
タル信号列を入力し、非対称なインパルス応答を対称化
して第二のディジタル信号列を出力する適応整合フィル
タと、前記第二のディジタル信号列を入力し、符号間干
渉を除去して第三のディジタル信号列を出力する判定帰
還形等化器と、非同期検出信号を入力し、前記適応整合
フィルタのリセット動作を制御する第一のリセット信号
および前記判定帰還形等化器のリセット動作を制御する
第二のリセット信号を出力するリセット制御回路とを備
えた自動等化器において、前記リセット制御回路は、前
記第一のリセット信号が消滅してから遅れて第二のリセ
ット信号が消滅するようなリセット信号を送出する回路
を含むことを特徴とする。
【００１９】アナログベースバンド信号を出力する復調
器と、この復調器からの出力アナログベースバンド信号
を入力し標本量子化を行い前記第一のディジタル信号列
を出力するアナログ・ディジタル変換器とを備え、前記
非同期検出信号は、前記復調器の同期回路から発生され
ることが望ましい。
器と、この復調器からの出力アナログベースバンド信号
を入力し標本量子化を行い前記第一のディジタル信号列
を出力するアナログ・ディジタル変換器とを備え、前記
非同期検出信号は、前記復調器の同期回路から発生され
ることが望ましい。
【００２０】
【作用】制御ループが発散したときに、復調器が同期は
ずれを起こし、非同期検出信号が送出される。第一のリ
セット信号および第二のリセット信号により適応整合フ
ィルタおよび判定帰還形等化器をリセットしてから第一
リセット信号の消滅により適応整合フィルタのみを自動
等化状態にし、インパルスレスポンスを対称化させる。
その後第二のリセット信号の消滅により判定帰還形等化
器を自動等化状態にする。
ずれを起こし、非同期検出信号が送出される。第一のリ
セット信号および第二のリセット信号により適応整合フ
ィルタおよび判定帰還形等化器をリセットしてから第一
リセット信号の消滅により適応整合フィルタのみを自動
等化状態にし、インパルスレスポンスを対称化させる。
その後第二のリセット信号の消滅により判定帰還形等化
器を自動等化状態にする。
【００２１】これにより、反対波（遅延波）と直接波
（先行波）との振幅比ρ＞１のときの引き込み特性を改
善することができる。
（先行波）との振幅比ρ＞１のときの引き込み特性を改
善することができる。
【００２２】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図、図２
は本発明実施例におけるリセット制御回路の構成を示す
ブロック図である。
る。図１は本発明実施例の構成を示すブロック図、図２
は本発明実施例におけるリセット制御回路の構成を示す
ブロック図である。
【００２３】本発明実施例は、第一のディジタル信号列
を入力し、非対称なインパルス応答を対称化して第二の
ディジタル信号列を出力する適応整合フィルタ１０１
と、前記第二のディジタル信号列を入力し、符号間干渉
を除去して第三のディジタル信号列を出力する判定帰還
形等化器２０１と、非同期検出信号を入力し、適応整合
フィルタ１０１のリセット動作を制御する第一のリセッ
ト信号Ａおよび判定帰還形等化器２０１のリセット動作
を制御する第二のリセット信号Ｂを出力するリセット制
御回路３０１とを備え、さらに、本発明の特徴として、
リセット制御回路３０１は、第一のリセット信号Ａが消
滅してから遅れて第二のリセット信号Ｂが消滅するよう
なリセット信号を送出する回路を含み、アナログベース
バンド信号を出力する復調器４０１と、この復調器４０
１からのアナログベースバンド信号を入力し標本量子化
を行い第一のディジタル信号列を出力するアナログ・デ
ィジタル変換器（以下、Ａ／Ｄ変換器という）４とを備
え、前記非同期検出信号は、復調器４０１の同期回路か
ら発生される。
を入力し、非対称なインパルス応答を対称化して第二の
ディジタル信号列を出力する適応整合フィルタ１０１
と、前記第二のディジタル信号列を入力し、符号間干渉
を除去して第三のディジタル信号列を出力する判定帰還
形等化器２０１と、非同期検出信号を入力し、適応整合
フィルタ１０１のリセット動作を制御する第一のリセッ
ト信号Ａおよび判定帰還形等化器２０１のリセット動作
を制御する第二のリセット信号Ｂを出力するリセット制
御回路３０１とを備え、さらに、本発明の特徴として、
リセット制御回路３０１は、第一のリセット信号Ａが消
滅してから遅れて第二のリセット信号Ｂが消滅するよう
なリセット信号を送出する回路を含み、アナログベース
バンド信号を出力する復調器４０１と、この復調器４０
１からのアナログベースバンド信号を入力し標本量子化
を行い第一のディジタル信号列を出力するアナログ・デ
ィジタル変換器（以下、Ａ／Ｄ変換器という）４とを備
え、前記非同期検出信号は、復調器４０１の同期回路か
ら発生される。
【００２４】リセット制御回路３０１は、図２に示すよ
うに、入力端子２と、クロックを発生するクロック発生
器１０と、この入力端子２およびクロック発生器１０か
らの出力の論理積をとるアンドゲート１１と、このアン
ドゲート１１の出力に接続されリセット動作を行うフリ
ップフロップ１２および１３と、このフリップフロップ
１２および１３に接続される遅延回路１４および１５と
を備える。
うに、入力端子２と、クロックを発生するクロック発生
器１０と、この入力端子２およびクロック発生器１０か
らの出力の論理積をとるアンドゲート１１と、このアン
ドゲート１１の出力に接続されリセット動作を行うフリ
ップフロップ１２および１３と、このフリップフロップ
１２および１３に接続される遅延回路１４および１５と
を備える。
【００２５】次に、このように構成された本発明実施例
の動作について説明する。
の動作について説明する。
【００２６】従来の自動等化器では、制御ループが発散
しているときには、適応整合フィルタ１０１および判定
帰還形等化器２０１を同時に間欠リセットを行っていた
が、本発明では、リセット制御回路３０１より出力され
る第一のリセット信号Ａおよび第二のリセット信号Ｂに
より適応整合フィルタ１０１および判定帰還形等化器２
０１を別々にリセットする。
しているときには、適応整合フィルタ１０１および判定
帰還形等化器２０１を同時に間欠リセットを行っていた
が、本発明では、リセット制御回路３０１より出力され
る第一のリセット信号Ａおよび第二のリセット信号Ｂに
より適応整合フィルタ１０１および判定帰還形等化器２
０１を別々にリセットする。
【００２７】すなわち、第一のリセット信号Ａおよび第
二リセット信号Ｂは制御ループが発散しているときには
図３に示すような間欠リセットを行い、この第二のリセ
ット信号Ａおよび第二のリセット信号Ｂにより適応整合
フィルタ１０１および判定帰還形等化器２０１を同時に
リセットする。続いて第一のリセット信号Ａにより適応
整合フィルタ１０１を自動等化状態にしてインパルスレ
スポンスを対称化させる。その後第二のリセット信号Ｂ
により判定帰還形等化器２０１を自動等化状態にする。
このような一連のリセットおよび自動等化状態の動作を
制御ループが引き込むまで繰り返し行い、一旦引き込ん
だときはオートの状態を保持する。同図中ｔ1 およびｔ
2 は有効リセットタイミングを示す。
二リセット信号Ｂは制御ループが発散しているときには
図３に示すような間欠リセットを行い、この第二のリセ
ット信号Ａおよび第二のリセット信号Ｂにより適応整合
フィルタ１０１および判定帰還形等化器２０１を同時に
リセットする。続いて第一のリセット信号Ａにより適応
整合フィルタ１０１を自動等化状態にしてインパルスレ
スポンスを対称化させる。その後第二のリセット信号Ｂ
により判定帰還形等化器２０１を自動等化状態にする。
このような一連のリセットおよび自動等化状態の動作を
制御ループが引き込むまで繰り返し行い、一旦引き込ん
だときはオートの状態を保持する。同図中ｔ1 およびｔ
2 は有効リセットタイミングを示す。
【００２８】リセット制御回路３０１は、図２に示すよ
うに、非同期検出時に“Ｈ”、同時期に“Ｌ”の信号が
入力端子２より入力されると、アンドゲート１１の出力
は同時期には“Ｌ”が固定となり、非同時期にはクロッ
ク発生器１０より出力されるクロック信号がそのまま出
力される。リセット機能付きのフリップフロップ１２お
よび１３はＲ端子に“Ｈ”信号が入力されると出力Ｑに
“Ｌ”信号を出力する。フリップフロップ１２および１
３のデータ入力Ｄは“Ｈ”が固定になっているので、非
同期時にはフリップフロップ１２および１３に入力され
るクロック信号の立ち上がりで出力Ｑに“Ｈ”が出力さ
れるが、遅延回路１４および１５によりτ1 およびτ2
経過後にリセットされフリップフロップ１２および１３
の出力は“Ｌ”となる。このようにして図３に示した第
一のリセット信号Ａおよび第二のリセット信号Ｂが得ら
れる。
うに、非同期検出時に“Ｈ”、同時期に“Ｌ”の信号が
入力端子２より入力されると、アンドゲート１１の出力
は同時期には“Ｌ”が固定となり、非同時期にはクロッ
ク発生器１０より出力されるクロック信号がそのまま出
力される。リセット機能付きのフリップフロップ１２お
よび１３はＲ端子に“Ｈ”信号が入力されると出力Ｑに
“Ｌ”信号を出力する。フリップフロップ１２および１
３のデータ入力Ｄは“Ｈ”が固定になっているので、非
同期時にはフリップフロップ１２および１３に入力され
るクロック信号の立ち上がりで出力Ｑに“Ｈ”が出力さ
れるが、遅延回路１４および１５によりτ1 およびτ2
経過後にリセットされフリップフロップ１２および１３
の出力は“Ｌ”となる。このようにして図３に示した第
一のリセット信号Ａおよび第二のリセット信号Ｂが得ら
れる。
【００２９】
【発明の効果】以上説明したように本発明によれば、制
御ループが発散したときに、適応整合フィルタと判定帰
還形等化器とを同時にリセットした後、適応整合フィル
タのみを自動等化状態にし、インパルスレスポンスを対
称化してから判定帰還形等化器を自動等化状態にするこ
とができるので、反射波と直接波との振幅比ρが１より
も大きく、判定帰還形等化器のみでは等化できず適応整
合フィルタと組み合わせることにより等化可能となるよ
うなフェージングの状態で制御ループが発散していると
きでも引き込むことができ、引き込み特性を向上させる
ことができる効果がある。
御ループが発散したときに、適応整合フィルタと判定帰
還形等化器とを同時にリセットした後、適応整合フィル
タのみを自動等化状態にし、インパルスレスポンスを対
称化してから判定帰還形等化器を自動等化状態にするこ
とができるので、反射波と直接波との振幅比ρが１より
も大きく、判定帰還形等化器のみでは等化できず適応整
合フィルタと組み合わせることにより等化可能となるよ
うなフェージングの状態で制御ループが発散していると
きでも引き込むことができ、引き込み特性を向上させる
ことができる効果がある。
【図１】本発明実施例の構成を示すブロック図。
【図２】本発明実施例におけるリセット制御回路の構成
を示すブロック図。
を示すブロック図。
【図３】本発明実施例におけるリセット信号を示す図。
【図４】適応整合フィルタの動作原理を説明するための
基本回路を示す図。
基本回路を示す図。
【図５】適応整合フィルタの動作原理を説明する図。
【図６】適応整合フィルタの動作原理を説明する図。
【図７】従来例の構成を示すブロック図。
【図８】従来例におけるリセット信号を示す図。
１、２、５ 入力端子 ３ 出力端子 ４ Ａ／Ｄ変換器 ６ 遅延回路 ７、８ 乗算器 ９ 加算器 １０ クロック発生器 １１ アンドゲート １２、１３ フリップフロップ １４、１５ 遅延回路 １０１ 適応整合フィルタ １０２ トランスバーサルフィルタ ２０１ 判定帰還形等化器 ３０１、３０２ リセット制御回路 ４０１ 復調器
Claims (2)
- 【請求項１】 第一のディジタル信号列を入力し、非対
称なインパルス応答を対称化して第二のディジタル信号
列を出力する適応整合フィルタと、 前記第二のディジタル信号列を入力し、符号間干渉を除
去して第三のディジタル信号列を出力する判定帰還形等
化器と、 非同期検出信号を入力し、前記適応整合フィルタのリセ
ット動作を制御する第一のリセット信号および前記判定
帰還形等化器のリセット動作を制御する第二のリセット
信号を出力するリセット制御回路とを備えた自動等化器
において、 前記リセット制御回路は、前記第一のリセット信号が消
滅してから遅れて第二のリセット信号が消滅するような
リセット信号を送出する回路を含むことを特徴とする自
動等化器。 - 【請求項２】 アナログベースバンド信号を出力する復
調器と、 この復調器からの出力アナログベースバンド信号を入力
し標本量子化を行い前記第一のディジタル信号列を出力
するアナログ・ディジタル変換器とを備え、 前記非同期検出信号は、前記復調器の同期回路から発生
される請求項１記載の自動等化器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5033634A JPH0738560B2 (ja) | 1993-02-23 | 1993-02-23 | 自動等化器 |
| DE4405817A DE4405817C2 (de) | 1993-02-23 | 1994-02-23 | Automatischer Entzerrer |
| US08/200,663 US5418816A (en) | 1993-02-23 | 1994-02-23 | Automatic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5033634A JPH0738560B2 (ja) | 1993-02-23 | 1993-02-23 | 自動等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252700A JPH06252700A (ja) | 1994-09-09 |
| JPH0738560B2 true JPH0738560B2 (ja) | 1995-04-26 |
Family
ID=12391889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5033634A Expired - Fee Related JPH0738560B2 (ja) | 1993-02-23 | 1993-02-23 | 自動等化器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5418816A (ja) |
| JP (1) | JPH0738560B2 (ja) |
| DE (1) | DE4405817C2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675608B1 (en) * | 1994-03-28 | 2004-12-01 | Nec Corporation | Method and apparatus for controlling tap coefficients of an adaptive matched filter in an automatic equaliser |
| KR0157711B1 (ko) * | 1995-07-12 | 1998-11-16 | 김광호 | 데이타 통신단말장치에서 등화방법 |
| JP3395071B2 (ja) * | 1996-04-25 | 2003-04-07 | ミネベア株式会社 | モータ構造 |
| KR100241890B1 (ko) | 1997-01-10 | 2000-03-02 | 윤종용 | 디지털 통신 시스템에서 간섭 제거 회로 |
| JP3493111B2 (ja) * | 1997-02-25 | 2004-02-03 | 株式会社東芝 | 半導体集積回路装置 |
| US6167415A (en) * | 1998-02-10 | 2000-12-26 | Lucent Technologies, Inc. | Recursive digital filter with reset |
| DE10241583B4 (de) | 2002-09-05 | 2005-09-01 | Schleifring Und Apparatebau Gmbh | Empfangseinrichtung für digitale Signale |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196713A (ja) * | 1982-05-11 | 1983-11-16 | Nec Corp | 自動等化器のリセツト装置 |
| JPH0750863B2 (ja) * | 1987-09-25 | 1995-05-31 | 日本電気株式会社 | 受信器 |
| JP2616152B2 (ja) * | 1990-06-15 | 1997-06-04 | 日本電気株式会社 | 自動等化器 |
| DE69228649T2 (de) * | 1991-11-18 | 1999-08-12 | Nec Corp., Tokio/Tokyo | Automatischer Entzerrer zur wirkungsvollen Kompensation der Nachbarsymbolinterferenz und der Kreuzpolarisationsinterferenz bei einer doppelten Gleichkanalpolarisation |
| JP2770839B2 (ja) * | 1992-02-26 | 1998-07-02 | 日本電気株式会社 | 適応受信機 |
-
1993
- 1993-02-23 JP JP5033634A patent/JPH0738560B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-23 DE DE4405817A patent/DE4405817C2/de not_active Expired - Fee Related
- 1994-02-23 US US08/200,663 patent/US5418816A/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 西独国特許出願公開４４０５８１７（ＤＥＡ） |
| 電子通信学会技術研究報告ＣＳ７８−２０３１９７９／２「マルチパス伝送路における適応受信方式」 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5418816A (en) | 1995-05-23 |
| DE4405817A1 (de) | 1994-08-25 |
| JPH06252700A (ja) | 1994-09-09 |
| DE4405817C2 (de) | 1999-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369668A (en) | Fast response matched filter receiver with decision feedback equalizer | |
| Qureshi | Adaptive equalization | |
| JP4780904B2 (ja) | ネットワーク通信装置に用いられるデコード装置及びその方法 | |
| EP0755141B1 (en) | Adaptive decision feedback equalization for communication systems | |
| US5335251A (en) | Diversity receiver | |
| WO1991002407A1 (en) | Wideband digital equalizers for subscriber loops | |
| JPH03214819A (ja) | ダイバーシティ受信方式 | |
| US5063573A (en) | Method for the equalization of dispersive, linear or approximately linear channels for the transmission of digital signals and arrangement for carrying out the method | |
| KR20040012162A (ko) | 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기 | |
| EP0486049B1 (en) | Decision feedback equalizer | |
| KR100859946B1 (ko) | 판정 피드백 등화기 및 판정 피드백 등화 방법 | |
| JP2833609B2 (ja) | 判定帰還形自動等化器 | |
| JPH04271508A (ja) | 自動等化器 | |
| JP2616152B2 (ja) | 自動等化器 | |
| JPH0738560B2 (ja) | 自動等化器 | |
| JP3844951B2 (ja) | 受信機および適応等化処理方法 | |
| JP2503715B2 (ja) | 適応受信機 | |
| KR20030022360A (ko) | Ｎ-개의 안테나 시스템을 위한 결합 타이밍 회복 및 등화 | |
| US6101219A (en) | Adaptive equaliser | |
| JPH0738479A (ja) | 適応受信機 | |
| JP3371256B2 (ja) | 自動等化器 | |
| JP6063041B2 (ja) | 適応等化処理回路および適応等化処理方法 | |
| KR100736602B1 (ko) | Ｖｓｂ／ｑａｍ 겸용 채널 등화기 | |
| JP2888174B2 (ja) | 干渉補償器 | |
| JP2591263B2 (ja) | 適応型受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |