[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH07244105A - 実装基板の基板検査装置によるブリッジ半田検出方法 - Google Patents

実装基板の基板検査装置によるブリッジ半田検出方法

Info

Publication number
JPH07244105A
JPH07244105A JP6060046A JP6004694A JPH07244105A JP H07244105 A JPH07244105 A JP H07244105A JP 6060046 A JP6060046 A JP 6060046A JP 6004694 A JP6004694 A JP 6004694A JP H07244105 A JPH07244105 A JP H07244105A
Authority
JP
Japan
Prior art keywords
probes
resistance value
measurement
pattern
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6060046A
Other languages
English (en)
Inventor
Hideaki Minami
秀明 南
Takao Miyasaka
隆夫 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP6060046A priority Critical patent/JPH07244105A/ja
Publication of JPH07244105A publication Critical patent/JPH07244105A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【目的】 基板検査装置を用いて、実装基板に設けたパ
ターン間のブリッジ半田を正確に検出する 【構成】 第1、第2プローブ32、34を一方のパタ
ーン26に接触するようにし、第3、第4プローブ3
6、38を他方のパターン28に接触するようにした
後、第1、第2プローブ32、34間の抵抗値を測定
し、その抵抗値としきい値とを比べて第1、第2プロー
ブ32、34のパターン26に対する接触状態の良否を
判定し、その接触状態が良好の場合に第3、第4プロー
ブ36、38間の抵抗値を測定し、その抵抗値としきい
値とを比べて第3、第4プローブ36、38のパターン
28に対する接触状態の良否を判定し、その接触状態が
良好の場合に第1又は第2プローブ32、34と第3又
は第4プローブ36、38間の抵抗値を測定し、その抵
抗値としきい値とを比べてブリッジ半田の有無を判定す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はインサーキットテスタ等
の基板検査装置を用いて行う実装基板に設けたパターン
間のブリッジ半田の検出方法に関する。
【0002】
【従来の技術】従来、実装基板即ち多数の電子部品を半
田付けしたプリント基板はインサーキットテスタを用い
て、その基板の必要な測定点に適宜測定プローブを接触
させ、それ等の各部品の電気的測定によって基板の良否
の判定を行っている。この種のインサーキットテスタに
は被検査基板を検査治具たるフィクスチュアー(ピンボ
ード)上に載せて固定するピンボード方式のものと、被
検査基板を載せる測定台上にX−Yユニットを設置する
X−Y方式のものとがある。そして、ピンボード方式で
はボード上に被検査基板の測定点の数に等しい数の測定
プローブを測定点の位置に対応させて立設し、被検査基
板をフィクスチュアー上に載せることにより、各測定プ
ローブを各測定点にそれぞれ接触する。一方、X−Y方
式ではX軸方向に可動するアームの上に、Y軸方向に可
動するZ軸ユニットを備え、そのZ軸ユニットで測定プ
ローブをZ軸方向に可動可能に支持し、X−Yユニット
を制御することにより、測定プローブを基板の上方から
X軸、Y軸、Z軸方向にそれぞれ適宜移動して、予め設
定した各測定点に順次接触する。なお、X−Y方式では
1部品毎に複数個の測定点を同時に測定しなければなら
ないので、インサーキットテスタに通常複数個のX−Y
ユニットを備え付ける。
【0003】このようなX−Y方式インサーキットテス
タを用いて、被検査基板に設けたパターン間のブリッジ
半田を検出する場合、通常図8に示すように測定部の抵
抗測定回路10に接続する一方の測定プローブ12を実
装基板14に設けた多数のパターン中の検査の対象とな
る一方のパターン16に接触するように操作し、他方の
測定プローブ18を他方のパターン20と接触するよう
に操作した後、両プローブ12、18の間に定電圧を印
加し、電流を測定して抵抗値を算出する。そして、その
抵抗値をしきい値と比べ、抵抗値がしきい値を超えてい
れば、パターン16、20の間がオープン状態で正常で
あり、しきい値以下であれば、パターン16、20の間
が半田22で接続されたブリッジ半田の状態で不良であ
ると判定している。なお、基板に設けた多数のパターン
のパターン間のブリッジ半田の有無を検査する箇所は予
めデータとして記憶させておき、設定順に従って繰り返
して同様に検査をする。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな測定プローブを接触するパターンの幅は狭いもので
は0.2〜0.3mm程であり、最近ますます狭くなる
傾向にある。それ故、測定プローブをパターンに接触さ
せ難い。このため、接触ミスにより測定プローブがパタ
ーンから外れることがあるが、一方の測定プローブがパ
ターンから外れても抵抗値は無限大となるため、ブリッ
ジ半田の有無を検査していないのにもかかわらず、正常
であると判定してしまう。又、接触してもパターン上に
存在する半田付け用フラックス(やに)に接触させてし
まうと、フラックスは絶縁物であるため、やはり抵抗値
は無限大となり、ブリッジ半田の有無を検査していない
のにもかかわらず、正常であると判定してしまう。
【0005】本発明はこのような従来の問題点に着目し
てなされたものであり、基板検査装置を用いて、実装基
板に設けたパターン間のブリッジ半田を正確に検出する
方法を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明による実装基板の基板検査装置によるブリッ
ジ半田検出方法では抵抗測定回路30に接続する複数本
の測定プローブ32、34、36、38を備えた基板検
査装置を用いて、実装基板24に設けたパターン26、
28の間のブリッジ半田の検出を行なう。その際、上記
測定プローブ32、34、36、38の内、2本の第
1、第2測定プローブ32、34を互いの先端が僅か離
れるように配置して一方のパターン26に接触するよう
にし、更に2本の第3、第4測定プローブ36、38を
互いの先端が僅か離れるように配置して他方のパターン
28に接触するようにした後、第1、第2測定プローブ
32、34の間の抵抗値を測定し、その抵抗値としきい
値とを比べて第1、第2測定プローブ32、34のパタ
ーン26に対する接触状態の良否を判定し、その接触状
態が良好の場合に第3、第4測定プローブ36、38の
間の抵抗値を測定し、その抵抗値としきい値とを比べて
第3、第4測定プローブ36、38のパターン28に対
する接触状態の良否を判定し、その接触状態が良好の場
合に第1又は第2測定プローブ32、34と第3又は第
4測定プローブ36、38の間の抵抗値を測定し、その
抵抗値としきい値とを比べてブリッジ半田の有無を判定
する。
【0007】又、同様の手順を踏んで第1、第2測定プ
ローブ32、34の一方のパターン26に対する接触状
態が良好であると判定し、更に第3、第4測定プローブ
36、38の他方のパターン28に対する接触状態が良
好であると判定した後、4端子法により第1、第2測定
プローブ32、34と第3、第4測定プローブ36、3
8の間の抵抗値を測定し、その抵抗値としきい値とを比
べてブリッジ半田の有無を判定する。
【0008】そして、同一パターン64に接触する2本
の測定プローブ70、72を一体型にしたプローブユニ
ット62にして用いると好ましくなる。
【0009】
【作用】上記のように構成し、抵抗測定回路30により
第1、第2測定プローブ32、34の間に直流の定電圧
を印加し、電流を測定して抵抗値を算出し、その抵抗値
としきい値とを比べる。そして、抵抗値がしきい値を超
えている場合には第1、第2測定プローブ32、34の
少なくとも一方がパターン26に接触不良であると判定
し、抵抗値がしきい値以下の場合には第1、第2測定プ
ローブ32、34が共にパターン26と良好に接触して
いると判定する。この結果、第1、第2測定プローブ3
2、34のパターン26に対する接触状態の良否が明ら
かになる。そこで、第1、第2測定プローブ32、34
が共にパターン26に良好に接触していることを確認し
た後、同様にして第3、第4測定プローブ36、38の
間の抵抗値を算出し、その抵抗値としきい値とを比べ
る。すると、やはり第3、第4測定プローブ36、38
のパターン28に対する接触状態の良否が明らかにな
る。そこで、更に第3、第4測定プローブ36、38も
共にパターン28に良好に接触していることを確認した
後、同様にして第1又は第2測定プローブ32、34と
第3又は第4測定プローブ36、38との間の抵抗値を
算出し、その抵抗値としきい値とを比べる。すると、ブ
リッジ半田の有無を判定できる。
【0010】又、同様にして、第1、第2測定プローブ
32、34が共にパターン26に良好に接触し、第3、
第4測定プローブ36、38が共にパターン28に良好
に接触していることを確認した後、今度は4端子法によ
り両パターン26、28の間の抵抗値を算出する。その
際、例えば第1、第2測定プローブ32、34の一方を
抵抗測定回路30の+ソース端子に接続し、他方を+セ
ンス端子に接続し、第3、第4測定プローブ36、38
の一方を−ソース端子に接続し、他方を−センス端子に
接続する。すると、±センス端子に接続する各測定プロ
ーブ32又は34、36又は38の接触抵抗値が極めて
小さくなって無視できる。
【0011】又、同一パターン64に接触する2本の測
定プローブ70、72を一体型にしたプローブユニット
62を用いると、2本の測定プローブ70、72を同時
に取り扱い、或いは操作できる。しかも、一体化する2
本の測定プローブ70、72の先端を至近距離に接近さ
せて固定できる。
【0012】
【実施例】以下、添付図面に基づいて、本発明の実施例
を説明する。図1は本発明による実装基板の基板検査装
置によるブリッジ半田検出方法の実施時における抵抗測
定回路に接続する4本の測定プローブと被検査基板のパ
ターンとの接触状態を示す図である。図中、24は被検
査基板、26はその基板24に設けた検査の対象となっ
ている一方のパターン、28は他方のパターンである。
なお、基板24に存在するその他のパターンは省略し
た。又、30は直流定電圧源、電流測定回路等を備えた
抵抗測定回路、32、34は互いの先端を僅か離すよう
に配置して一方のパターン26に接触させた第1、第2
測定プローブ、36、38は互いの先端を僅か離すよう
に配置して他方のパターン28に接触させた第3、第4
測定プローブ、40はそれ等の抵抗測定回路30と4測
定プローブ32、34、36、38との間に介在する信
号切換回路を備えたスキャナである。
【0013】図2は図1に示した抵抗測定回路を有する
X−Y方式インサーキットテスタの構成を示すブロック
図である。図中、42はX−Y方式インサーキットテス
タ、44はその操作部、46はX−Y−Z制御部、48
は測定部、50はコントローラである。この操作部44
にはキーボード、表示装置、プリンタ、フロッピーディ
スクドライバ等の入出力機器を備える。そして、X−Y
−Z制御部46により4組のX−Yユニット(図示な
し)にそれぞれ備えたサーボモータ等を駆動し、それ等
のX−Yユニットを制御して、各X−Yユニットに備え
たプローブ32、34、36、38を測定台上でX軸、
Y軸、Z軸方向にそれぞれ適宜移動する。又、測定部4
8は抵抗測定回路30を有し、適宜の直流定電圧、信号
等をスキャナ40を介して各X−Yユニットに備えたプ
ローブ32、34、36、38に与え、それ等のプロー
ブ32、34、36、38が接触するパターン26、2
6等に流れる電流等を検出し、抵抗等の測定を行なう。
【0014】これ等の操作部44、X−Y−Z制御部4
6、測定部48はCPUを備えたコントローラ50によ
ってそれぞれ制御する。コントローラ50は例えば図3
に示すようなマイクロコンピュータであり、CPU(中
央処理装置)52、ROM(読み出し専用メモリ)5
4、RAM(読み出し書き込み可能メモリ)56、入出
力ポート58、バスライン60等から構成されている。
CPU50はマイクロコンピュータの中心となる頭脳部
に相当し、プログラムの命令に従って全体に対する制御
を実行すると共に、算術、論理演算を行ない、その結果
も一時的に記憶する。又、周辺装置に対しても適宜制御
を行なっている。ROM54にはX−Y方式インサーキ
ットテスタ42の全体を制御するための制御プログラム
等が格納されている。又、RAM56は外部から入力し
たデータ、ブリッジ半田検出処理プログラム、各プロー
ブ32、34、36、38を用いて検出したデータ、そ
れ等のデータからCPU52で演算したデータ等の各種
データを記憶する。入出力ポート58には操作部44、
X−Y−Z制御部46、測定部48等が接続する。バス
ライン60はそれ等を接続するためのアドレスバスライ
ン、データバスライン、制御バスライン等を含み、周辺
装置とも適宜結合する。
【0015】図4、図5はP1 〜P3 のステップからな
る実装基板のブリッジ半田検出処理プログラムによる動
作を示すフローチャートである。実装基板に設けた多数
のパターンのパターン間のブリッジ半田を検査する場
合、先ずP1 で設定順に従って、図1に示すように検査
対象となる1箇所の両パターン26、28の必要箇所
に、第1〜第4測定プローブ32、34、36、38の
各先端がそれぞれ接触するようにプロービングする。そ
の際、第1、第2測定プローブ32、34は一方のパタ
ーン26に互いの先端が僅か離れるように配置してプロ
ービングし、第3、第4測定プローブ36、38は他方
のパターン28にやはり互いの先端が僅か離れるように
配置してプロービングする。
【0016】そして、その1箇所のブリッジ半田の有無
の検査を開始する。先ず、P21で抵抗測定回路30によ
りスキャナ40を介し、第1、第2測定プローブ32、
34の間に直流の定電圧を印加し、電流を測定して抵抗
値を算出した後、その抵抗値としきい値とを比べ、抵抗
値がしきい値を超えているか判定する。YESの場合は
第1、第2測定プローブ32、34のパターン26に対
する接触状態が不良である。即ち、プロービング時の位
置ずれによる接触ミスにより第1、第2測定プローブ3
2、34の少なくとも一方がパターン26に接触してい
ない、或いは接触していてもフラックス上に接触してい
る。そこで、P22へ行き、検査結果を接触不良と表示し
或いは記録して、その基板24に対する以後のブリッジ
半田の有無の検査を中止し、その基板24を再検査品と
する。
【0017】P21でNOの場合、第1、第2測定プロー
ブ32、34のパターン26に対する接触状態が良好で
ある。そこで、P23へ行く。P23でも同様にして第3、
第4測定プローブ36、38の間の抵抗値を算出した
後、その抵抗値としきい値とを比べ、抵抗値がしきい値
を超えているか判定する。YESの場合はやはり第3、
第4測定プローブ36、38のパターン28に対する接
触状態が不良である。そこで、P22へ行き、検査結果を
接触不良と表示する等して検査を中止し、基板24を再
検査品にする。P23でNOの場合も、第3、第4測定プ
ローブ36、38のパターン28に対する接触状態が良
好である。そこで、P24へ行く。
【0018】P24では同様にして第1、第3測定プロー
ブ32、36の間の抵抗値を算出した後、その抵抗値と
しきい値とを比べ、抵抗値がしきい値を超えているか判
定する。NOの場合、ブリッジ半田である。そこで、P
25へ行き、検査結果をブリッジ半田で不良と表示する等
して検査を中止し、基板24を不良品とする。YESの
場合ブリッジ半田でない。そこでP26へ行き、検査結果
を良と表示する。なお、上記しきい値は数Ω〜数MΩの
範囲から選ぶ。
【0019】このようにして、P26で検査結果を良、即
ちブリッジ半田でないと表示等したときのみ、P3 へ行
く。P3 では基板24のブリッジ半田を検査すべき全箇
所を検査したのか判定する。NOの場合はP1 へ戻り、
次の検査の対象となる箇所の両パターンに第1〜第4測
定プローブ32、34、36、38をそれぞれプロービ
ングする。そして、P2 へ行き、その箇所につき同様の
手順を経て、第1〜第4測定プローブ32、34、3
6、38の両パターンに対する接触の良、不良、ブリッ
ジ半田の有無を検査する。このようにして、先の箇所の
検査結果が良の場合のみ次の箇所の検査に移り、各箇所
につき同様の検査を繰り返し、全箇所を検査する。この
結果、全ての箇所の検査結果が良の場合に基板を良品と
する。なお、P24のステップでは第1、第3測定プロー
ブ32、36の間の抵抗値を算出したが、第1、第4測
定プローブ32、38の間の抵抗値を算出し、又は第
2、第3測定プローブ34、36の間の抵抗値を算出
し、或いは第2、第4測定プローブ34、38の間の抵
抗値を算出してしきい値と比べてもよい。
【0020】上記実施例では両パターン26、28の間
の抵抗値の測定を2端子法によって行なったが、4端子
法によって行なうこともできる。その際には、例えば第
1、第2測定プローブ32、34の一方を抵抗測定回路
の+側のソース端子に接続し、他方を+側のセンス端子
に接続し、更に第3、第4測定プローブ36、38の一
方を−側のソース端子に接続し、他方を−側のセンス端
子に接続する。そして、抵抗測定回路より±ソース端子
の間に定電流を流し、±センス端子の間に発生する電圧
を検出し、両パターン26、28の間の抵抗値を算出し
て測定する。このような4端子法によると、±センス端
子に接続する各測定プローブ32又は34、36又は3
8の接触抵抗値は極めて小さく無視できるようになる。
【0021】上記実施例では第1〜第4測定プローブ3
2、34、36、38として、それぞれ独立の測定プロ
ーブを使用したが、図6に示すような同軸型プローブユ
ニット62をパターン64に接触されて使用し、或いは
図7に示すようなバラレル型プローブユニット66をパ
ターン68に接触させて使用することもできる。この同
軸型プローブユニット62は筒状の測定プローブ70と
その内部に挿入した棒状の測定プローブ72とを互いに
絶縁して一体型にした同軸型のプローブユニットであ
り、その先端側は両測定プローブ70、72の先端を揃
えて突出状態を等しくするが、後端側は測定プローブ7
2の後端部を測定プローブ70の後端より少し突出す
る。又、パラレル型プローブユニット66は2本の測定
プローブ74、76を並行に並べ絶縁して一体型にした
パラレル型のプローブユニットであり、2本の測定プロ
ーブ74、76は先端、後端共に揃えて突出状態を等し
くする。
【0022】このようなプローブユニット62又は64
を用いると、2本の測定プローブ70、72又は74、
76を同時に操作できる。それ故、検査時に2組のX−
Yユニットを操作すればよく、4組のX−Yユニットを
操作するのもより、操作時間を短縮して、基板のブリッ
ジ半田の有無の判定を高速化できる。しかも、測定プロ
ーブ70、72或いは74、76の先端を至近距離に接
近させて固定し、プローブユニット62又は66をコン
パクト化することができるので、パターン幅の狭いもの
でも一層対応可能になる。
【0023】因みに、ピンボード方式の場合には基板の
例えば最も離れた2隅部にある2パターンに2本ずつ測
定プローブを立て、両測定プローブ間の抵抗値をそれぞ
れ測定すると、両パターンに対する測定プローブの接触
の良、不良を判定することにより、検査治具と基板との
位置ずれの有無を検査することもできる。
【0024】
【発明の効果】以上説明した本発明によれば、請求項1
ではブリッジ半田の検査の対象となる両パターンに対す
る各測定プローブの接触状態がいずれも良好であり、測
定プローブの位置ずれによる接触ミスやパターン上に存
在するフラックスとの接触等のないことを確認した上
で、ブリッジ半田の有無の判定を行なうため、実装基板
に設けたパターン間のブリッジ半田を正確に検出でき
る。
【0025】請求項2ではブリッジ半田の検査の対象と
なる両パターンに対する各測定プローブの接触状態がい
ずれも良好であり、測定プローブの位置ずれによる接触
ミスやパターン上に存在するフラックスとの接触等のな
いことを確認した上で、4端子法により±センス端子に
接続する各測定プローブの接触抵抗値を極めて小さくし
て、パターン間の抵抗値を測定し、ブリッジ半田の有無
の判定を行なうため、実装基板に設けたパターン間のブ
リッジ半田を一層正確に検出できる。
【0026】請求項3では同一パターンに接触する2本
の測定プローブを一体型にしたプローブユニットを用い
て、同一パターンに対して2本の測定プローブを同時に
取り扱い或いは操作できるため、各測定プローブをそれ
ぞれ個々的に取り扱い或いは操作するものより、取り扱
い或いは操作時間を短縮して、ブリッジ半田の有無の判
定を高速化できる。しかも、一体化する2測定プローブ
の先端を至近距離に接近させて固定し、プローブユニッ
トをコンパクト化することができるため、パターン幅の
小さなものにも対応でき、検出に好適となる。
【図面の簡単な説明】
【図1】本発明による実装基板の基板検査装置によるブ
リッジ半田検出方法の実施時における抵抗測定回路に接
続する4本の測定プローブと被検査基板の2パターンと
の接触状態を示す図である。
【図2】同抵抗測定回路を有するX−Y方式インサーキ
ットテスタの構成を示すブロック図である。
【図3】同X−Y方式インサーキットテスタのコントロ
ーラの構成を示すブロック図である。
【図4】同コントローラのメモリに格納する実装基板の
ブリッジ半田検出処理プログラムによる動作を示すフロ
ーチャートである。
【図5】同ブリッジ半田検出処理プログラムのサブルー
チンによる動作を示すフローチャートである。
【図6】同抵抗測定回路に接続する2本の測定プローブ
を一体化した同軸型プローブユニットの被検査基板に設
けたパターンに対する接触状態を示す図である。
【図7】同抵抗測定回路に接続する2本の測定プローブ
を一体化したパラレル型プローブユニットの被検査基板
に設けたパターンに対する接触状態を示す図である。
【図8】従来の実装基板の基板検査装置によるブリッジ
半田検出方法の実施時における抵抗測定回路に接続する
2本の測定プローブと被検査基板の2パターンとの接触
状態を示す図である。
【符号の説明】
24…実装基板 26、28、64、68…パターン
30…抵抗測定回路 32、34、36、38、70、72、74、76…測
定プローブ 40…スキャナ 42…X−Y方式インサ
ーキットテスタ 44…操作部 46…X−Y−Z制御
部 48…測定部 50…コントローラ 62…同軸型
プローブユニット 66…パラレル型プローブユニット

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 抵抗測定回路に接続する複数本の測定プ
    ローブを備えた基板検査装置を用いて、実装基板に設け
    たパターン間のブリッジ半田を検出する方法において、
    上記測定プローブの内、2本の第1、第2測定プローブ
    を互いの先端が僅か離れるように配置して一方のパター
    ンに接触するようにし、更に2本の第3、第4測定プロ
    ーブを互いの先端が僅か離れるように配置して他方のパ
    ターンに接触するようにした後、第1、第2測定プロー
    ブ間の抵抗値を測定し、その抵抗値としきい値とを比べ
    て第1、第2測定プローブのパターンに対する接触状態
    の良否を判定し、その接触状態が良好の場合に第3、第
    4測定プローブ間の抵抗値を測定し、その抵抗値としき
    い値とを比べて第3、第4測定プローブのパターンに対
    する接触状態の良否を判定し、その接触状態が良好の場
    合に第1又は第2測定プローブと第3又は第4測定プロ
    ーブ間の抵抗値を測定し、その抵抗値としきい値とを比
    べてブリッジ半田の有無を判定することを特徴とする実
    装基板の基板検査装置によるブリッジ半田検出方法。
  2. 【請求項2】 抵抗測定回路に接続する複数本の測定プ
    ローブを備えた基板検査装置を用いて、実装基板に設け
    たパターン間のブリッジ半田を検出する方法において、
    上記測定プローブの内、2本の第1、第2測定プローブ
    を互いの先端が僅か離れるように配置して一方のパター
    ンに接触するようにし、更に2本の第3、第4測定プロ
    ーブを互いの先端が僅か離れるように配置して他方のパ
    ターンに接触するようにした後、第1、第2測定プロー
    ブ間の抵抗値を測定し、その抵抗値としきい値とを比べ
    て第1、第2測定プローブのパターンに対する接触状態
    の良否を判定し、その接触状態が良好の場合に第3、第
    4測定プローブ間の抵抗値を測定し、その抵抗値としき
    い値とを比べて第3、第4測定プローブのパターンに対
    する接触状態の良否を判定し、その接触状態が良好の場
    合に4端子法により第1、第2測定プローブと第3、第
    4測定プローブ間の抵抗値を測定し、その抵抗値としき
    い値とを比べてブリッジ半田の有無を判定することを特
    徴とする実装基板の基板検査装置によるブリッジ半田検
    出方法。
  3. 【請求項3】 同一パターンに接触する2本の測定プロ
    ーブを一体型にしたプローブユニットを用いることを特
    徴とする請求項1又は2記載の実装基板の基板検査装置
    によるブリッジ半田検出方法。
JP6060046A 1994-03-04 1994-03-04 実装基板の基板検査装置によるブリッジ半田検出方法 Pending JPH07244105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6060046A JPH07244105A (ja) 1994-03-04 1994-03-04 実装基板の基板検査装置によるブリッジ半田検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6060046A JPH07244105A (ja) 1994-03-04 1994-03-04 実装基板の基板検査装置によるブリッジ半田検出方法

Publications (1)

Publication Number Publication Date
JPH07244105A true JPH07244105A (ja) 1995-09-19

Family

ID=13130755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6060046A Pending JPH07244105A (ja) 1994-03-04 1994-03-04 実装基板の基板検査装置によるブリッジ半田検出方法

Country Status (1)

Country Link
JP (1) JPH07244105A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363294B1 (ko) * 1999-08-06 2002-12-05 가부시키가이샤 도쿄 웰드 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치
KR100532396B1 (ko) * 1998-11-04 2006-01-27 삼성전자주식회사 칩의 핀 접촉저항 판정방법 및 이를 이용한 웨이퍼 테스트방법
JP2013238435A (ja) * 2012-05-14 2013-11-28 Hioki Ee Corp 基板検査装置および基板検査方法
CN117665544A (zh) * 2024-02-01 2024-03-08 合肥晶合集成电路股份有限公司 晶圆接受测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107467U (ja) * 1984-12-19 1986-07-08
JPS6379075A (ja) * 1986-09-22 1988-04-09 Nippon Seiko Kk 導通検査装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107467U (ja) * 1984-12-19 1986-07-08
JPS6379075A (ja) * 1986-09-22 1988-04-09 Nippon Seiko Kk 導通検査装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532396B1 (ko) * 1998-11-04 2006-01-27 삼성전자주식회사 칩의 핀 접촉저항 판정방법 및 이를 이용한 웨이퍼 테스트방법
KR100363294B1 (ko) * 1999-08-06 2002-12-05 가부시키가이샤 도쿄 웰드 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치
JP2013238435A (ja) * 2012-05-14 2013-11-28 Hioki Ee Corp 基板検査装置および基板検査方法
CN117665544A (zh) * 2024-02-01 2024-03-08 合肥晶合集成电路股份有限公司 晶圆接受测试方法
CN117665544B (zh) * 2024-02-01 2024-06-11 合肥晶合集成电路股份有限公司 晶圆接受测试方法

Similar Documents

Publication Publication Date Title
KR102462033B1 (ko) 기판 검사 방법 및 기판 검사 장치
JPH07183350A (ja) テスタ
JP4219489B2 (ja) 回路基板検査装置
JPH07244105A (ja) 実装基板の基板検査装置によるブリッジ半田検出方法
JP2002048833A (ja) 回路基板検査装置
JPS6379075A (ja) 導通検査装置
JP3784479B2 (ja) 回路基板検査方法
JPH09203765A (ja) ビジュアル併用型基板検査装置
JPH09230005A (ja) 回路基板検査装置
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JPH07104026A (ja) 実装部品の半田付け不良検出方法
JPH06347502A (ja) プリント基板試験方法
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
JPH0511022A (ja) 回路基板検査装置
JPS62282277A (ja) 導通検査装置
JP2014020815A (ja) 基板検査装置および基板検査方法
JP2548703Y2 (ja) 回路基板検査装置
JPH0269683A (ja) 回路基板検査方法
JPH0581867B2 (ja)
JP2575640Y2 (ja) 半導体素子の検査装置
JP2591453B2 (ja) バーンインボード検査装置およびバーンインボード検査方法
JPH04355378A (ja) コンタクトプローブ接触確認法
JP2008008716A (ja) 接触試験装置および接触試験方法
JPH0567188B2 (ja)
JPH03101146A (ja) Ic検査装置