[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0722362A - 半導体基板を研磨する方法 - Google Patents

半導体基板を研磨する方法

Info

Publication number
JPH0722362A
JPH0722362A JP14875794A JP14875794A JPH0722362A JP H0722362 A JPH0722362 A JP H0722362A JP 14875794 A JP14875794 A JP 14875794A JP 14875794 A JP14875794 A JP 14875794A JP H0722362 A JPH0722362 A JP H0722362A
Authority
JP
Japan
Prior art keywords
polishing
polishing pad
semiconductor substrate
microns
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14875794A
Other languages
English (en)
Other versions
JP3616407B2 (ja
Inventor
Chris C Yu
クリス・チャン・ユー
Tat-Kwan Yu
タット・クワン・ユー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0722362A publication Critical patent/JPH0722362A/ja
Application granted granted Critical
Publication of JP3616407B2 publication Critical patent/JP3616407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/26Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Abstract

(57)【要約】 【目的】 改良研磨パッド62およびこの研磨パッド6
2を形成し利用する方法。 【構成】 一実施例では、改良研磨パッド62は、改良
圧力が研磨パッド62の一部を機械的に変形するために
十分大きいことを除いて、研磨基板14と同様に形成さ
れる。一般に、改良圧力は少なくとも10ポンド/平方
インチである。パッドを改良するために用いられる材料
は、硬質で、滑らかな表面を有する。これらの材料の例
として、金属,誘電体および半導体がある。研磨パッド
62を改良した後、半導体基板14を研磨するために利
用できる。フレッシュ・パッドと比較して、改良研磨パ
ッド62はプレーナ処理効率が高く、開口部39に隣接
するパターニング層33のコーナ丸めを発生する可能性
が低い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の分野に関
し、さらに詳しくは、半導体基板を化学・機械的研磨す
る際に用いられる研磨パッドに関する。
【0002】
【従来の技術】半導体装置を形成するために用いられる
層数が増えるにつれて、半導体基板のプレーナ化(plana
rization) はますます重要になっている。非プレーナ半
導体基板は多くの問題があり、ホトレジスト層のパター
ニングしにくいことや、膜被着時に膜内に空洞が形成さ
れたり、エッチ工程中に層の除去が不完全で、「ストリ
ンガ(stringer)」と呼ばれる層の残留部分を残すなどの
問題がある。多くのプレーナ方法が開発されており、そ
の中に化学・機械的研磨方法がある。
【0003】図1および図2は、半導体基板を研磨する
ために用いられる化学・機械的研磨機の一部の図であ
る。図1は、化学・機械的研磨機10の断面図である。
研磨機10は、プラテン11と、接着剤(図示せず)で
このプラテン11に接着された研磨パッド12とを有す
る。研磨パッド12の上に基板ホールダ13があり、各
基板ホールダ13は半導体基板14を収容する。また、
研磨機10は、研磨スラリ(polishing slurry)およびス
ラリ供給部とを含み、こられはともに図示されていな
い。研磨パッド12は、多孔ポリウレタン材料からなっ
てもよい。図2は、半導体基板14および研磨パッド1
2の相対的な運動を示す。一般に、研磨パッド12およ
び半導体基板14は同一方向に回転する。図2は、研磨
パッドおよび半導体基板が反時計方向に回転しているこ
とを示しているが、これらは時計方向に回転してもよ
い。回転が生じると、基板14は研磨パッド12の一部
の上で前後に振動する。研磨中の基板14と研磨パッド
12との間の圧力である研磨圧力は、約8ポンド/平方
インチ(約55キロパスカル)未満であることが一般的
である。これ以上高い研磨圧力では、基板14が研磨中
に破損して、基板14は破棄される。
【0004】研磨パッド12は、研磨パッドの表面に複
数の隆起(asperity)を有する。隆起とは、研磨パッドか
ら突出する突起(peak)のことであり、各隆起は隆起径お
よび隆起高を有する。隆起径とは、隆起の端部における
近似的な曲率半径であり、隆起高とは研磨パッドからの
隆起の高さのことである。隆起は半径,高さおよび形状
もさまざまであることが当業者に理解される。一般に複
数の隆起は、研磨パッドの研磨面を定める。研磨パッド
の表面上の形状変化は、研磨パッドの表面あらさ(surfa
ce roughness) を決定する。研磨パッドは、平均隆起径
と、隆起高の標準偏差と、自乗平均表面あらさとによっ
て特徴づけられる。前処理されていない従来の研磨パッ
ドは、以降「フレッシュ・パッド(fresh pad) 」とい
う。一般的なフレッシュ・パッドの平均隆起径は約35
ミクロンで、隆起高の標準偏差は約35ミクロンで、自
乗平均表面あらさは約35ミクロンである。
【0005】図3は、半導体基板14の一部と、研磨パ
ッド12の一部の図を含む。基板14は、パターニング
層33を有する領域34と、領域34の一部を露出する
開口部39とを有する。領域34は、半導体材料でも、
図示されていない半導体材料に隣接する材料の層でもよ
い。研磨パッド12は、一般に放物線状の形をした隆起
35を有する。隆起35は、隆起径36を有する。パタ
ーニング層33は、領域34をあまり研磨せずに、ある
いは開口部39の形状をあまり変えずに研磨されるのが
一般的である。隆起35が開口部39と同一線上になる
と、隆起35は領域34の露出面まで延在する。プレー
ナ処理効率(planarization efficiency)は、プレーナ処
理される層または領域の研磨率を、プレーナ処理されな
い別の層または領域の研磨率で除した値として定義され
る。図3において、プレーナ処理効率は、パターニング
層33の研磨率を領域34の露出部の研磨率で除した値
である。隆起35と領域34とが接触することにより、
領域34は機械的に研磨され、これは望ましくない。プ
レーナ処理効率は、隆起35が領域34の露出部と接触
するため低下する。また、パターニング層33のコーナ
は、隆起35が開口部39を出入りすると、隆起35に
よって丸められる。開口部と開口部との間の距離は、コ
ーナの丸めを考慮するため増加する必要がある。一般
に、その結果、基板面積が無駄になり、望ましくない。
【0006】また、フレッシュ・パッドはわん状変形(d
ishing) を発生することが考えられる。わん状変形と
は、局所的な過剰研磨にすぎない。基板14がパターニ
ング層33と開口部39内とに第2層を有すると想定す
る。パターニング層33にあるこの第2層(図示せず)
の部分は除去され、一方開口部39内の第2層の部分は
そのまま残る。開口部39内にある第2層の部分は、隆
起35が第2層の部分を掘り出すことがあるので、研磨
中に除去されるのが一般的である。研磨後の開口部39
内の第2層の表面は、わん(dish)状となり、そのため
「わん状変形」という。フレッシュ・パッドは、隆起3
5と同様な隆起のため、わん状変形の問題がある。
【0007】
【発明が解決しようとする課題】半導体基板を研磨する
ため、フレッシュ・パッドを用いる前に前処理する複数
の前処理方法が利用できる。1つの方法では、比較的鋭
い突起形状を有する荒い面の研削ツール(abrading too
l) を利用して、研磨パッドを前処理できる。このよう
な形状を有する荒い面は、研磨パッド材料の一部を摩滅
して、実際に平均隆起径を低減し、隆起高の標準偏差を
増加し、自乗平均表面あらさを増加する。別の前処理方
法では、フレッシュ・パッドはプレス機に入れられ、過
熱される。一般に、加圧はパッドをしめる(densify) す
るために行われるが、パッドをしめることは研磨パッド
全体におけるスラリの移動を抑制し、一般に望ましくな
い。
【0008】
【課題を解決するための手段】本発明は、従来の研磨パ
ッドに比べて、平均隆起径が大きく、隆起高の標準偏差
が低く、自乗平均表面あらさが小さい研磨パッドを含
む。また、本発明は、改良された研磨パッドで半導体基
板を研磨する方法を含む。この改良された研磨パッド
は、プレーナ処理効率が高く、コーナ丸めやわん状変形
を発生する可能性が少ない。
【0009】本発明の他の特徴および利点は、添付の図
面と以下の詳細な説明から明らかになろう。
【0010】
【実施例】本発明について図面で一例として説明し、こ
れは制限するものではなく、図中の同様な参照番号は同
様な要素を表す。
【0011】本発明は、プレーナ処理効率を向上させ、
開口部に隣接するパターニング層のコーナ丸めを低減
し、あるいはわん状変形を低減する研磨パッドを含む。
研磨パッドは、一度に1枚またはそれ以上の基板を研磨
できる研磨機で利用できる。多くの市販の研磨機は、同
一研磨工程で1枚,2枚,5枚または6枚のウェハを研
磨できる。明らかに、本発明はこれらの研磨機の1つに
限定されない。半導体処理の改善の他に、本発明の1つ
の利点は、以下で詳細に説明するように、研磨パッドを
容易に改良できることである。
【0012】図4は、研磨機10,プラテン11,研磨
パッド12および基板ホールダ13の図を含む。物体4
4は、基板ホールダ13内に装着される。各物体44
は、基板14と同様な形状を有する。物体44は、比較
的硬く、また研磨パッド12と接触する際に滑らかな面
を有する任意の材料である。本明細書では、滑らかな面
とは、表面の自乗平均表面あらさが約30ミクロン以下
のことである。例えば、物体44は、タングステン,チ
タン,ステンレス鋼などの金属と、二酸化シリコン,窒
化シリコンなどの誘電体と、シリコン,ゲルマニウムな
どの半導体とを含む。また、物体44は、半導体基板に
限定されない基板上に、前述の任意の材料の層を含んで
もよい。例えば、基板は、1つまたはそれ以上の前述の
材料で被覆されたアルミニウム合金でもよい。アルミニ
ウム合金は、この合金の展性(malleability)を小さくす
るマグネシウムまたはマンガンを含んでもよい。基板ま
たは物体44がシリコン,二酸化シリコンなどの脆い材
料からなる場合、この基板または物体の厚さは、機械的
支持を改善し、かつ研磨パッドの改良中に物体44が破
損する可能性を低減するため、一般的な半導体基板より
も厚くされる。
【0013】研磨パッド12は、図5に示すように物体
44によって改良される。この改良は、研磨と類似して
いる。多くの改良パラメータは、研磨パラメータと同じ
である。研磨圧力とは異なり、改良圧力は少なくとも約
10ポンド/平方インチ(約69キロパスカル)であ
る。本明細書では、改良圧力とは改良中の物体44と研
磨パッドとの間の圧力のことである。物体44は十分な
機械的支持があるので、破損する大きな危険を冒さずに
改良圧力に耐えられる。
【0014】改良中に、研磨パッド12の隆起は機械的
に変形され(化学的に変形されない)、図6に示すよう
な改良研磨パッド62を形成する。本明細書では、「変
形(deformed)」とは、永久的に変形されることを意味す
る。領域621は、研磨パッド62の表面にあり、改良
によって機械的に変形された隆起を有する。一般に、領
域621は、研磨パッド61の研磨領域に相当する。研
磨領域とは、研磨中に半導体基板が露出される研磨パッ
ドの部分のことである。この変形により、隆起は「より
平坦」になり、自乗平均表面あらさを低くする。「より
平坦」とは、隆起径が大きく、隆起高が短くなることを
意味する。領域622は、改良によって実質的に影響を
受けない研磨パッド62の部分である。領域622は、
改良前の研磨パッド12とほぼ同じ密度を有する。従っ
て、領域622の密度は、改良の前後で実質的に同じで
ある。領域622におけるスラリの移動は、この領域の
密度は改良によってあまり影響を受けないので、研磨パ
ッド12におけるスラリの移動とほぼ同じである。
【0015】改良研磨パッド62の各領域621は、複
数の隆起を有する。各領域621の平均隆起径は少なく
とも40ミクロンであり、隆起高の標準偏差は30ミク
ロン以下であり、自乗平均表面あらさは30ミクロン以
下である。一実施例では、改良パッドの平均隆起径は約
60ミクロンであり、隆起高の標準偏差は約25ミクロ
ンであり、自乗平均表面あらさは約35ミクロンであ
る。明らかに、これらの具体的なパラメータの数値は本
発明を限定するものではなく、1つのパラメータのセッ
トを表しているにすぎない。平均隆起径の上限や、隆起
高の標準偏差および自乗平均表面あらさに対する下限は
未知である。
【0016】改良研磨パッド62は、半導体基板を研磨
するために用いられる。研磨機およびパラメータは、図
1および図2で説明した研磨機およびパラメータと同様
であるが、改良研磨パッド62が研磨パッド12の代わ
りに用いられることが異なる。研磨パッド62を用いる
研磨中に、研磨圧力は約8ポンド/平方インチ(約55
キロパスカル)よりも高くないのが一般的である。図7
は、半導体基板14の一部および改良研磨パッド62の
一部の図を含む。半導体基板14は、領域34に隣接し
た開口部39のあるパターニング層33を有する。領域
34は、半導体材料、または図示されていない半導体材
料に隣接する材料の層でもよい。パターニング層33お
よび領域34用の可能な材料はほとんど無限である。
【0017】改良研磨パッド62は、領域621内にあ
る中心点からの隆起径76を有する隆起75を有する領
域621を含む。中心点は、領域621内になくてもよ
い。中心点は、隆起75内,領域622内、または隆起
75の反対側の改良研磨パッド62の面外にあってもよ
い。図3と図7とを比較すると、改良研磨パッドでは隆
起高は低く、隆起径76は大きい。隆起形状の変化は、
前述の改良工程における隆起の機械的変形による。
【0018】図7からわかるように、改良パッドのプレ
ーナ処理効率は、隆起75が領域34の露出部分と接触
する可能性が低くなることにより、フレッシュ・パッド
に比べて高い。領域34を機械的に研磨することはな
い。また、改良研磨により、フレッシュ・パッドに比べ
て、開口部39に隣接するパターニング層33のコーナ
丸めは小さくなる。図7には1つの隆起しか示されてい
ないが、改良研磨パッド62の表面は隆起75と同様な
複数の隆起を有する。
【0019】別の実施例では、改良研磨パッド62は、
コンタクトまたは穴プラグ(via plug)を形成する際にも
利用できる。図8に示すように、基板14は領域34と
パターニング層33とを含む。この実施例では、領域3
4は導電性であり、パターニング層33は絶縁材料を含
む。層82は、領域34と同じまたは異なる材料でもよ
い導電性材料である。層82は、パターニング層33
と、パターニング層の開口部内とにある。基板14は、
図9に示すような研磨パッド62によって研磨される。
研磨パッド62は、パターニング層33の表面にある層
82の部分を除去し、開口部内にある層82の部分を残
す。改良研磨パッド62によって生じるわん状変形量
は、フレッシュ・パッドに比べて小さいと考えられる。
さらに別の実施例では、2つの導電部材の間の開口部を
埋めるために絶縁材料を利用してもよい。図8および図
9において、領域34および層82は絶縁材料を含み、
層33は導電材料を含んでもよい。研磨後、絶縁層82
は層33の導電部材の間の開口部を埋める。
【0020】本発明は多くの利点を提供する。パッドの
改良は比較的簡単であり、容易に入手可能な材料を利用
して実施できる。例えば、200ミリメートル径のウェ
ハを研磨する場合、約5ミリメートル厚で200ミリメ
ートル径の融解石英(fuzed quartz)板を利用して改良を
行うことができる。これは一例にすぎず、制限するもの
ではない。改良パラメータは、改良圧力が隆起を機械的
に変形させるほど十分高いことを除けば、研磨パラメー
タと実質的に同じである。一般に、改良圧力は、少なく
とも約10ポンド/平方インチ(約69キロパスカル)
である。前述のように、改良研磨パッドは、パターニン
グ層の開口部内に露出される材料を研磨したり、開口部
の形状を大幅に変化させる可能性が少ない。また、この
改良により、研磨パッドの自乗平均表面あらさは低減さ
れる。自乗平均表面あらさが小さくなることは、フレッ
シュ・パッドに比べてわん状変形を低減するのを助け
る。本発明は、本明細書で説明した実施例や材料によっ
て制限されない。本発明は、同一研磨工程中に任意の数
の半導体基板を研磨できる研磨機で利用できる。さら
に、研磨パッドの改良は研磨機に対して行う必要はな
い。研磨パッドは、滑らかで硬い表面を有するか、装着
できる任意の装置を利用して改良できる。
【0021】以上、本発明について特定の実施例を参照
して説明した。しかし、さまざまな修正や変更は、特許
請求の範囲で説明する発明の広い精神や範囲から逸脱せ
ずに可能なことが明らかである。従って、明細書および
図面は、制限的な意味ではなく一例としてみなすべきで
ある。
【図面の簡単な説明】
【図1】研磨中の研磨パッドおよび半導体基板の断面図
(従来技術)である。
【図2】研磨中の研磨パッドおよび半導体基板の上面図
(従来技術)である。
【図3】研磨パッドの一部および半導体基板の一部の断
面図(従来技術)であり、研磨中のパターニング層の開
口部内の隆起を示す。
【図4】本発明による研磨パッドおよび研磨パッドを改
良するための物体の断面図である。
【図5】本発明による研磨パッドおよび研磨パッドを改
良するための物体の上面図である。
【図6】本発明により形成された改良研磨パッドの断面
図である。
【図7】改良研磨パッドの一部および半導体基板の一部
の断面図であり、本発明による研磨中にパターニング層
の開口部に隣接する隆起を示す。
【図8】開口部のあるパターニング層を有し、パターニ
ング層と開口部内にある別の層を有する半導体基板の一
部の断面図である。
【図9】本発明による研磨段階の最終段階付近における
図8の改良研磨パッドおよび半導体基板の一部の断面図
である。
【符号の説明】
10 研磨機 11 プラテン 12 研磨パッド 13 基板ホールダ 33 パターニング層 34 領域 39 開口部 44 物体 62 改良研磨パッド 75 隆起 76 隆起径 82 (絶縁)層 621,622 領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板(14)を研磨する方法であ
    って:研磨パッド(62)を有する研磨機(10)に半
    導体基板(14)を配置する段階であって:前記研磨パ
    ッド(62)は、平均隆起径(76)と隆起高の標準偏
    差とを有する複数の隆起を含み、 前記平均隆起径(76)が少なくとも40ミクロン;前
    記隆起高の標準偏差が30ミクロン以下;または自乗平
    均表面あらさが30ミクロン以下;という特性を含む研
    磨パッドを有する研磨機(10)に半導体基板(14)
    を配置する段階と;前記研磨パッドを利用して半導体基
    板(14)を研磨する段階と;によって構成されること
    を特徴とする方法。
  2. 【請求項2】 半導体基板(14)を研磨する方法であ
    って:研磨パッド(12)に隣接して物体(44)を配
    置する段階であって:前記研磨パッド(12)は、第1
    領域(621)および第2領域(622)を含み;前記
    第1領域(621)は、平均隆起径(76)および隆起
    高の標準偏差を有する複数の隆起(75)を有し;前記
    第1領域(621)は、第1面およびこの第1面とは反
    対の第2面を有し;前記第1面は表面に隣接し;前記第
    2面は、前記第2領域(622)に隣接し;前記第2領
    域(622)は、前記第1領域(622)に比べて物体
    (44)から離れている、研磨パッド(62)を有する
    研磨機(10)に半導体基板(14)を配置する段階
    と;前記物体(44)を前記研磨パッド(12)に加圧
    し、改良研磨パッド(62)を形成する段階であって、
    前記第1領域(621)の特性が:平均隆起径(76)
    が少なくとも40ミクロン;隆起高の標準偏差が30ミ
    クロン以下;自乗平均表面あらさが30ミクロン以下;
    となるまで、前記加圧を続ける段階と:前記改良研磨パ
    ッド(62)を利用して半導体基板(14)を研磨する
    段階と;によって構成されることを特徴とする方法。
  3. 【請求項3】 半導体基板を研磨する研磨パッド(6
    2)であって、前記研磨パッドは、平均隆起径(76)
    および隆起高の標準偏差を有する複数の隆起からなり、
    前記研磨パッド(62)は:前記隆起径(76)が少な
    くとも40ミクロン;前記隆起高の標準偏差が30ミク
    ロン以下;および自乗平均表面あらさが30ミクロン以
    下;である特性を有することを特徴とする研磨パッド
    (62)。
JP14875794A 1993-06-17 1994-06-08 半導体基板を研磨する方法 Expired - Fee Related JP3616407B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7726593A 1993-06-17 1993-06-17
US077265 1993-06-17

Publications (2)

Publication Number Publication Date
JPH0722362A true JPH0722362A (ja) 1995-01-24
JP3616407B2 JP3616407B2 (ja) 2005-02-02

Family

ID=22137062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14875794A Expired - Fee Related JP3616407B2 (ja) 1993-06-17 1994-06-08 半導体基板を研磨する方法

Country Status (5)

Country Link
US (1) US5674352A (ja)
EP (1) EP0638391A1 (ja)
JP (1) JP3616407B2 (ja)
KR (1) KR100307276B1 (ja)
TW (1) TW367551B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006064720A1 (en) 2004-12-14 2006-06-22 Toyota Jidosha Kabushiki Kaisha Webbing guide mechanism

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914166B2 (ja) * 1994-03-16 1999-06-28 日本電気株式会社 研磨布の表面処理方法および研磨装置
TW344695B (en) * 1995-08-24 1998-11-11 Matsushita Electric Ind Co Ltd Method for polishing semiconductor substrate
US6051495A (en) * 1997-10-31 2000-04-18 Advanced Micro Devices, Inc. Seasoning of a semiconductor wafer polishing pad to polish tungsten
US6135863A (en) * 1999-04-20 2000-10-24 Memc Electronic Materials, Inc. Method of conditioning wafer polishing pads
DE10162597C1 (de) * 2001-12-19 2003-03-20 Wacker Siltronic Halbleitermat Verfahren zur Herstellung beidseitig polierter Halbleiterscheiben
JP2009194134A (ja) * 2008-02-14 2009-08-27 Ebara Corp 研磨方法及び研磨装置
US9925637B2 (en) * 2016-08-04 2018-03-27 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Tapered poromeric polishing pad

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283857A (ja) * 1987-05-15 1988-11-21 Asahi Chem Ind Co Ltd 研磨布
JP2707264B2 (ja) * 1987-12-28 1998-01-28 ハイ・コントロール・リミテッド 研磨シートおよびその製造方法
JPH01193166A (ja) * 1988-01-28 1989-08-03 Showa Denko Kk 半導体ウェハ鏡面研磨用パッド
CA1298980C (en) * 1988-02-26 1992-04-21 Clyde D. Calhoun Abrasive sheeting having individually positioned abrasive granules
EP0348757B1 (en) * 1988-06-28 1995-01-04 Mitsubishi Materials Silicon Corporation Method for polishing a silicon wafer
US4962562A (en) * 1989-01-18 1990-10-16 Minnesota Mining And Manufacturing Company Compounding, glazing or polishing pad
JP2994404B2 (ja) * 1989-07-06 1999-12-27 ハイ・コントロール・リミテッド バインダーをフォーム状にして塗布する研磨シートの製造方法
US5219462A (en) * 1992-01-13 1993-06-15 Minnesota Mining And Manufacturing Company Abrasive article having abrasive composite members positioned in recesses
US5534106A (en) * 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
US5611943A (en) * 1995-09-29 1997-03-18 Intel Corporation Method and apparatus for conditioning of chemical-mechanical polishing pads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006064720A1 (en) 2004-12-14 2006-06-22 Toyota Jidosha Kabushiki Kaisha Webbing guide mechanism
US7712785B2 (en) 2004-12-14 2010-05-11 Toyota Jidosha Kabushiki Kaisha Webbing guide mechanism

Also Published As

Publication number Publication date
US5674352A (en) 1997-10-07
EP0638391A1 (en) 1995-02-15
KR100307276B1 (ko) 2001-11-30
TW367551B (en) 1999-08-21
KR950001933A (ko) 1995-01-04
JP3616407B2 (ja) 2005-02-02

Similar Documents

Publication Publication Date Title
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
US6344409B1 (en) Dummy patterns for aluminum chemical polishing (CMP)
US5965941A (en) Use of dummy underlayers for improvement in removal rate consistency during chemical mechanical polishing
JP3075510B2 (ja) 基板の研磨方法および装置
US5957757A (en) Conditioning CMP polishing pad using a high pressure fluid
JP3145010B2 (ja) 半導体ウェハ処理装置及び半導体ウェハ処理方法
JP4575539B2 (ja) 化学的機械研磨プロセス及びその構成要素
EP0874390B1 (en) Polishing method
JP2000301454A5 (ja)
JPH10199839A (ja) 半導体素子基板研磨方法
KR100552435B1 (ko) 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법
JPH10180618A (ja) Cmp装置の研磨パッドの調整方法
JPH11111656A (ja) 半導体装置の製造方法
JP2870537B1 (ja) 研磨装置及び該装置を用いる半導体装置の製造方法
JPH0722362A (ja) 半導体基板を研磨する方法
US6267643B1 (en) Slotted retaining ring for polishing head and method of using
JPH05277908A (ja) マイクロスクラッチのない平滑面を形成するための半導体ウェハの化学機械的平坦化方法
US6478977B1 (en) Polishing method and apparatus
US6171514B1 (en) Polishing method for planarizing a substrate
KR20050107760A (ko) 웨이퍼 연마 및 패드 컨디셔닝 방법
JPS61120424A (ja) 誘電体分離基板の研磨方法
US5968843A (en) Method of planarizing a semiconductor topography using multiple polish pads
KR100414741B1 (ko) 반도체소자의제조방법
JPH10256201A (ja) 半導体の製造方法
JPH09167745A (ja) 化学的・機械的な研磨方法及びその装置並びに半導体基板の製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040420

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050412

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees