JPH07121456A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH07121456A JPH07121456A JP5263433A JP26343393A JPH07121456A JP H07121456 A JPH07121456 A JP H07121456A JP 5263433 A JP5263433 A JP 5263433A JP 26343393 A JP26343393 A JP 26343393A JP H07121456 A JPH07121456 A JP H07121456A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing board
- processing
- circuit
- abnormal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明はコイルや抵抗、コンデンサを使用す
ることなく各処理ボード間で授受される信号のレベル異
常に起因する誤動作を防止し、これによってシステム設
計時の手間を大幅に軽減させる。 【構成】 信号送信側に設けられた信号送信回路３とな
っている処理ボード１から接地電位と、電源電圧と、制
御信号などとを送信させ、信号受信側の処理ボード１の
信号受信回路９によって信号送信側となっている処理ボ
ード１の電源電圧異常の有無を検出し、この電源電圧が
異常になっているとき、電源電圧異常となっている処理
ボード１から出力される制御信号などの取込みを中止す
る。
ることなく各処理ボード間で授受される信号のレベル異
常に起因する誤動作を防止し、これによってシステム設
計時の手間を大幅に軽減させる。 【構成】 信号送信側に設けられた信号送信回路３とな
っている処理ボード１から接地電位と、電源電圧と、制
御信号などとを送信させ、信号受信側の処理ボード１の
信号受信回路９によって信号送信側となっている処理ボ
ード１の電源電圧異常の有無を検出し、この電源電圧が
異常になっているとき、電源電圧異常となっている処理
ボード１から出力される制御信号などの取込みを中止す
る。
Description
【０００１】
【産業上の利用分野】本発明は複数の処理ボード間で信
号の授受を行なう情報処理システムに係わり、特に各処
理ボードの電源電圧異常に起因する誤動作を防止する情
報処理システムに関する。
号の授受を行なう情報処理システムに係わり、特に各処
理ボードの電源電圧異常に起因する誤動作を防止する情
報処理システムに関する。
【０００２】
【従来の技術】複数の処理ボード間で信号の授受を行な
う情報処理システムでは、図４に示す如く各処理ボード
１０１を信号線（または、バスなど）１０２によって接
続し、これらの各処理ボード１０１間で信号の授受を行
なって指定された処理を行なうようにしている。
う情報処理システムでは、図４に示す如く各処理ボード
１０１を信号線（または、バスなど）１０２によって接
続し、これらの各処理ボード１０１間で信号の授受を行
なって指定された処理を行なうようにしている。
【０００３】この場合、各処理ボード１０１が互いに異
なる電源によって動作しているとき、各処理ボード１０
１上に搭載されている各デジタルＩＣの出力特性に起因
する信号のレベル変動によって誤動作が生じないよう
に、各処理ボード１０１間の信号線１０２に図５に示す
如くコイル１０３を挿入し、このコイル１０３の反作用
によってレベル変動を打ち消したり、図６に示す如く抵
抗１０４を挿入して電圧を下げ、これによってレベル変
動率を小さくしたり、図７に示す如く一端が接地された
コンデンサ１０５によって信号を一時的に蓄えたりする
処理またはこれらを組み合わせて各処理ボード１０１間
で授受される信号のレベル変動を小さくすることが多
い。
なる電源によって動作しているとき、各処理ボード１０
１上に搭載されている各デジタルＩＣの出力特性に起因
する信号のレベル変動によって誤動作が生じないよう
に、各処理ボード１０１間の信号線１０２に図５に示す
如くコイル１０３を挿入し、このコイル１０３の反作用
によってレベル変動を打ち消したり、図６に示す如く抵
抗１０４を挿入して電圧を下げ、これによってレベル変
動率を小さくしたり、図７に示す如く一端が接地された
コンデンサ１０５によって信号を一時的に蓄えたりする
処理またはこれらを組み合わせて各処理ボード１０１間
で授受される信号のレベル変動を小さくすることが多
い。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の情報処理システムでは、図５に示すコイル１０３や
図６に示す抵抗１０４、図７に示すコンデンサ１０５な
どを使用して各処理ボード１０１間で授受される信号の
レベルを安定化させるようにしているので、各処理ボー
ド１０１の入力特性や出力特性に基づいて各コイル１０
３や各抵抗１０４、各コンデンサ１０５の値を個々に計
算しなければならず、設計時の手間がかかり過ぎるとい
う問題があった。
来の情報処理システムでは、図５に示すコイル１０３や
図６に示す抵抗１０４、図７に示すコンデンサ１０５な
どを使用して各処理ボード１０１間で授受される信号の
レベルを安定化させるようにしているので、各処理ボー
ド１０１の入力特性や出力特性に基づいて各コイル１０
３や各抵抗１０４、各コンデンサ１０５の値を個々に計
算しなければならず、設計時の手間がかかり過ぎるとい
う問題があった。
【０００５】本発明は上記の事情に鑑み、コイルや抵
抗、コンデンサを使用することなく各処理ボード間で授
受される信号のレベル異常に起因する誤動作を防止する
ことができ、これによってシステム設計時の手間を大幅
に軽減させることができる情報処理システムを提供する
ことを目的としている。
抗、コンデンサを使用することなく各処理ボード間で授
受される信号のレベル異常に起因する誤動作を防止する
ことができ、これによってシステム設計時の手間を大幅
に軽減させることができる情報処理システムを提供する
ことを目的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、互いに異なる電源によって動作する各処
理ボード間で信号の授受を行なって各種の処理を行なう
情報処理システムにおいて、信号送信側となる処理ボー
ドまたは信号受信側となる処理ボードのいずれかに異常
検出回路を設け、この異常検出回路によって信号の送信
側となる処理ボードが電源異常となっているとき、これ
を検出して信号の授受を禁止させることを特徴としてい
る。
めに本発明は、互いに異なる電源によって動作する各処
理ボード間で信号の授受を行なって各種の処理を行なう
情報処理システムにおいて、信号送信側となる処理ボー
ドまたは信号受信側となる処理ボードのいずれかに異常
検出回路を設け、この異常検出回路によって信号の送信
側となる処理ボードが電源異常となっているとき、これ
を検出して信号の授受を禁止させることを特徴としてい
る。
【０００７】
【作用】上記の構成において、信号送信側となる処理ボ
ードまたは信号受信側となる処理ボードのいずれかに設
けられた異常検出回路によって信号の送信側となる処理
ボードが電源異常となっているとき、これを検出して信
号の授受を禁止させることにより、コイルや抵抗、コン
デンサを使用することなく各処理ボード間で授受される
信号のレベル異常に起因する誤動作を防止し、これによ
ってシステム設計時の手間を大幅に軽減させる。
ードまたは信号受信側となる処理ボードのいずれかに設
けられた異常検出回路によって信号の送信側となる処理
ボードが電源異常となっているとき、これを検出して信
号の授受を禁止させることにより、コイルや抵抗、コン
デンサを使用することなく各処理ボード間で授受される
信号のレベル異常に起因する誤動作を防止し、これによ
ってシステム設計時の手間を大幅に軽減させる。
【０００８】
【実施例】図１は本発明による情報処理システムの一実
施例を示すブロック図である。
施例を示すブロック図である。
【０００９】この図に示す情報処理システムは互いに異
なる電源によって各種の処理を行なう複数の処理ボード
１と、これらの各処理ボード１を接続する電線線（また
は、バスなど）２とを備えており、信号線２によって各
処理ボード１を電気的に接続して各処理ボード１に処理
を行なわせる。
なる電源によって各種の処理を行なう複数の処理ボード
１と、これらの各処理ボード１を接続する電線線（また
は、バスなど）２とを備えており、信号線２によって各
処理ボード１を電気的に接続して各処理ボード１に処理
を行なわせる。
【００１０】各処理ボード１のうち、信号を送信する側
には、図２に示す如く信号送信回路３が設けられ、この
信号送信回路３によって自処理ボード１の制御信号（例
えば、クリア信号）と、電源電圧と、接地電位とを出力
し、これらを各信号線２を介して信号を受ける側の処理
ボード１に供給する。
には、図２に示す如く信号送信回路３が設けられ、この
信号送信回路３によって自処理ボード１の制御信号（例
えば、クリア信号）と、電源電圧と、接地電位とを出力
し、これらを各信号線２を介して信号を受ける側の処理
ボード１に供給する。
【００１１】信号を受ける側の処理ボード１は前記信号
線２を介して供給される信号出力側となる処理ボード１
の接地電位を基準電位として前記信号線２を介して供給
される前記処理ボード１の電源電圧が予め設定されてい
る電圧より低下したとき、これを検知して“０”信号を
生成する電圧検出用ＩＣ５と、前記信号線２を介して供
給される前記処理ボード１の制御信号を増幅するバッフ
ァ回路６と、電圧検出用ＩＣ５から“１”信号が出力さ
れているときにのみ、前記バッファ回路６から出力され
る制御信号を取り込んで自処理ボード１のＣＰＵ８に供
給するアンドゲート回路７とを有する信号受信回路９を
備えている。
線２を介して供給される信号出力側となる処理ボード１
の接地電位を基準電位として前記信号線２を介して供給
される前記処理ボード１の電源電圧が予め設定されてい
る電圧より低下したとき、これを検知して“０”信号を
生成する電圧検出用ＩＣ５と、前記信号線２を介して供
給される前記処理ボード１の制御信号を増幅するバッフ
ァ回路６と、電圧検出用ＩＣ５から“１”信号が出力さ
れているときにのみ、前記バッファ回路６から出力され
る制御信号を取り込んで自処理ボード１のＣＰＵ８に供
給するアンドゲート回路７とを有する信号受信回路９を
備えている。
【００１２】そして、信号送信側の処理ボード１から出
力される電源電圧が予め設定されている値より低下した
とき、信号受信側の処理ボード１に設けられた電圧検出
用ＩＣ５によってこれを検出してアンドゲート回路７を
非導通状態にし、信号送信側の処理ボード１から出力さ
れる制御信号などが信号受信側の処理ボード１に設けら
れたＣＰＵ８に供給されるのを防止する。
力される電源電圧が予め設定されている値より低下した
とき、信号受信側の処理ボード１に設けられた電圧検出
用ＩＣ５によってこれを検出してアンドゲート回路７を
非導通状態にし、信号送信側の処理ボード１から出力さ
れる制御信号などが信号受信側の処理ボード１に設けら
れたＣＰＵ８に供給されるのを防止する。
【００１３】これによって、信号送信側となっている処
理ボード１の電源電圧の異常に起因し、この処理ボード
１から出力される制御信号などが異常になっても、受信
側となっている処理ボード１によってこれを検出して異
常となっている可能性がある制御信号などの取込みを禁
止し、処理ボード１間で授受される信号のレベル異常に
起因する誤動作を防止することができる。
理ボード１の電源電圧の異常に起因し、この処理ボード
１から出力される制御信号などが異常になっても、受信
側となっている処理ボード１によってこれを検出して異
常となっている可能性がある制御信号などの取込みを禁
止し、処理ボード１間で授受される信号のレベル異常に
起因する誤動作を防止することができる。
【００１４】このようにこの実施例においては、信号送
信側となっている処理ボード１から接地電位と、電源電
圧と、制御信号などとを送信させ、信号受信側の処理ボ
ード１によって信号送信側となっている処理ボード１の
電源電圧異常の有無を検出し、この電源電圧が異常にな
っているとき、電源電圧異常となっている処理ボード１
から出力される制御信号などの取込みを中止するように
しているので、コイルや抵抗、コンデンサを使用するこ
となく各処理ボード１間で授受される信号のレベル異常
に起因する誤動作を防止することができ、これによって
システム設計時の手間を大幅に軽減させることができ
る。
信側となっている処理ボード１から接地電位と、電源電
圧と、制御信号などとを送信させ、信号受信側の処理ボ
ード１によって信号送信側となっている処理ボード１の
電源電圧異常の有無を検出し、この電源電圧が異常にな
っているとき、電源電圧異常となっている処理ボード１
から出力される制御信号などの取込みを中止するように
しているので、コイルや抵抗、コンデンサを使用するこ
となく各処理ボード１間で授受される信号のレベル異常
に起因する誤動作を防止することができ、これによって
システム設計時の手間を大幅に軽減させることができ
る。
【００１５】また、上述した実施例においては、信号受
信側の処理ボード１によって信号送信側の処理ボード１
が異常になっているかどうかを判定させ、この判定結果
に基づいて信号の受信処理を中止させるようにしている
が、図３に示す如く信号送信側の処理ボード１に設けた
信号送信回路３ｂによって自処理ボード１の電源電圧が
異常になっているかどうかを判定させ、自処理ボード１
の電源電圧が異常になっているとき、自処理ボード１か
ら制御信号などが出力されないようにしても良い。
信側の処理ボード１によって信号送信側の処理ボード１
が異常になっているかどうかを判定させ、この判定結果
に基づいて信号の受信処理を中止させるようにしている
が、図３に示す如く信号送信側の処理ボード１に設けた
信号送信回路３ｂによって自処理ボード１の電源電圧が
異常になっているかどうかを判定させ、自処理ボード１
の電源電圧が異常になっているとき、自処理ボード１か
ら制御信号などが出力されないようにしても良い。
【００１６】この場合、この処理ボード１の信号送信回
路３ｂは自処理ボード１の接地電位を基準電位として自
処理ボード１の電源電圧の値が予め設定されている値よ
り低下したとき、“０”信号を生成する電圧検出用ＩＣ
１０と、自処理ボード１のＣＰＵなどから出力される制
御信号などを増幅するバッファ回路１１と、このバッフ
ァ回路１１から“１”信号が出力されているときにの
み、前記バッファ回路１１から出力される制御信号など
を取り込んで出力し、信号線２を介して信号受信側の処
理ボード１に供給するアンドゲート回路１２とを備えて
おり、自処理ボード１の電源電圧が異常になっていると
き、自処理ボード１のＣＰＵなどから出力される制御信
号などの出力を停止する。
路３ｂは自処理ボード１の接地電位を基準電位として自
処理ボード１の電源電圧の値が予め設定されている値よ
り低下したとき、“０”信号を生成する電圧検出用ＩＣ
１０と、自処理ボード１のＣＰＵなどから出力される制
御信号などを増幅するバッファ回路１１と、このバッフ
ァ回路１１から“１”信号が出力されているときにの
み、前記バッファ回路１１から出力される制御信号など
を取り込んで出力し、信号線２を介して信号受信側の処
理ボード１に供給するアンドゲート回路１２とを備えて
おり、自処理ボード１の電源電圧が異常になっていると
き、自処理ボード１のＣＰＵなどから出力される制御信
号などの出力を停止する。
【００１７】このようにすることにより、受信側となる
処理ボードに対して、送信側となる処理ボード１を複
数、接続することができるとともに、システムから送信
側となる処理ボード１の１つを外しても、受信側となる
処理ボード１が誤動作しないようにすることができるこ
とから、処理ボード１の活線挿抜を行なうことができ
る。
処理ボードに対して、送信側となる処理ボード１を複
数、接続することができるとともに、システムから送信
側となる処理ボード１の１つを外しても、受信側となる
処理ボード１が誤動作しないようにすることができるこ
とから、処理ボード１の活線挿抜を行なうことができ
る。
【００１８】
【発明の効果】以上説明したように本発明によれば、コ
イルや抵抗、コンデンサを使用することなく各処理ボー
ド間で授受される信号のレベル異常に起因する誤動作を
防止することができ、これによってシステム設計時の手
間を大幅に軽減させることができる。
イルや抵抗、コンデンサを使用することなく各処理ボー
ド間で授受される信号のレベル異常に起因する誤動作を
防止することができ、これによってシステム設計時の手
間を大幅に軽減させることができる。
【図１】本発明による情報処理システムの一実施例を示
すブロック図である。
すブロック図である。
【図２】図１に示す各処理ボードのうち、信号送信側の
処理ボードと信号受信側の処理ボードとの一例を示す回
路図である。
処理ボードと信号受信側の処理ボードとの一例を示す回
路図である。
【図３】本発明による情報処理システムの他の実施例で
使用される信号送信側の処理ボードと信号受信側の処理
ボードとの一例を示す回路図である。
使用される信号送信側の処理ボードと信号受信側の処理
ボードとの一例を示す回路図である。
【図４】従来から知られている情報処理システムの一例
を示すブロック図である。
を示すブロック図である。
【図５】図４に示す信号線の詳細な回路構成の一例を示
す回路図である。
す回路図である。
【図６】図４に示す信号線の詳細な回路構成の他の一例
を示す回路図である。
を示す回路図である。
【図７】図４に示す信号線の詳細な回路構成の他の一例
を示す回路図である。
を示す回路図である。
１ 処理ボード ２ 通信線 ３ 信号送信回路 ３ｂ 信号送信回路（異常検出回路） ５ 電圧検出用ＩＣ ６ バッファ回路 ７ アンドゲート回路 ８ ＣＰＵ ９ 信号受信回路（異常検出回路） １０ 電圧検出用ＩＣ １１ バッファ回路 １２ アンドゲート回路
Claims (1)
- 【請求項１】 互いに異なる電源によって動作する各処
理ボード間で信号の授受を行なって各種の処理を行なう
情報処理システムにおいて、 信号送信側となる処理ボードまたは信号受信側となる処
理ボードのいずれかに異常検出回路を設け、この異常検
出回路によって信号の送信側となる処理ボードが電源異
常となっているとき、これを検出して信号の授受を禁止
させる、 ことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263433A JPH07121456A (ja) | 1993-10-21 | 1993-10-21 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263433A JPH07121456A (ja) | 1993-10-21 | 1993-10-21 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07121456A true JPH07121456A (ja) | 1995-05-12 |
Family
ID=17389442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5263433A Pending JPH07121456A (ja) | 1993-10-21 | 1993-10-21 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061968A (ja) * | 2009-09-09 | 2011-03-24 | Nec Computertechno Ltd | 電源監視回路、該電源監視回路に用いられる電源監視方法及び電源監視制御プログラム、並びに電子機器 |
-
1993
- 1993-10-21 JP JP5263433A patent/JPH07121456A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061968A (ja) * | 2009-09-09 | 2011-03-24 | Nec Computertechno Ltd | 電源監視回路、該電源監視回路に用いられる電源監視方法及び電源監視制御プログラム、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2338262C2 (ru) | Двухпроводной передатчик с изолированным выходом can | |
| US7162651B2 (en) | Electric device and method for operating an electric device | |
| JPH07121456A (ja) | 情報処理システム | |
| US6530088B1 (en) | Apparatus for automatic sensing of line amplifier configuration for status monitoring | |
| JP3205263B2 (ja) | 子機用電源装置 | |
| JP2008026010A (ja) | 電子回路および電子回路を備えた車載機器 | |
| US7352282B2 (en) | Communication system | |
| JPH07249973A (ja) | 電子機器 | |
| JP3951311B2 (ja) | パチンコ機 | |
| JP2003037637A (ja) | 通信システム | |
| JP2581419B2 (ja) | 伝送装置、及び伝送装置によるプロテクション方法 | |
| JPH04171520A (ja) | 電子回路基板の活線挿抜方法およびその情報処理システム | |
| JP2603767Y2 (ja) | モジュール装置 | |
| JPH05327555A (ja) | ２線式伝送器 | |
| KR950001258Y1 (ko) | 병렬 인터페이스 전원감지회로 | |
| JPH04194672A (ja) | プリント基板の誤接続検出装置 | |
| JP2802461B2 (ja) | 情報伝送方式 | |
| JP2776405B2 (ja) | 二重化電源方式 | |
| US20070076336A1 (en) | Sensor for measuring physical variables and for passing on the measured variable, circuit having such a sensor and method for operating the sensor and the circuit | |
| JP2932863B2 (ja) | 出力レベル設定回路 | |
| JPH05133994A (ja) | 活性挿抜プリント板ユニツトの誤データ発生防止方式 | |
| KR100365600B1 (ko) | 키폰시스템에서전용선자동설정방법및장치 | |
| KR0135054B1 (ko) | 병렬데이타 인터페이스의 제어방법 및 장치 | |
| JP3348688B2 (ja) | 不要警報抑圧回路 | |
| JP2898024B2 (ja) | 入出力ターミナル |