JPH07105666B2 - Delta-sigma modulation amplifier - Google Patents
Delta-sigma modulation amplifierInfo
- Publication number
- JPH07105666B2 JPH07105666B2 JP3298768A JP29876891A JPH07105666B2 JP H07105666 B2 JPH07105666 B2 JP H07105666B2 JP 3298768 A JP3298768 A JP 3298768A JP 29876891 A JP29876891 A JP 29876891A JP H07105666 B2 JPH07105666 B2 JP H07105666B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- delta
- output
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は音響信号の高効率電力増
幅を行うデルタシグマ変調増幅器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delta-sigma modulation amplifier for highly efficient power amplification of an acoustic signal.
【0002】[0002]
【従来の技術】近年、音響信号の高効率電力増幅器の信
号処理法として2状態変調が用いられ、特に高レベルに
ある電力を高い効率で処理できるという利点を有してい
る。2. Description of the Related Art In recent years, two-state modulation has been used as a signal processing method for high-efficiency power amplifiers for acoustic signals, and has the advantage that particularly high-level power can be processed with high efficiency.
【0003】従来の高効率電力増幅を目的とした2状態
変調増幅器の信号処理法は、例えば特開平2−1776
06号公報に示されている。A conventional signal processing method of a two-state modulation amplifier for the purpose of highly efficient power amplification is disclosed in, for example, Japanese Patent Laid-Open No. 2-1776.
No. 06 publication.
【0004】以下に、従来の2状態変調電力増幅器の信
号処理法について説明する。図4はこの従来の2状態変
調増幅器であるパルス幅変調増幅器のブロック図を示す
ものである。図4において、9はアナログ信号入力端
子、10はコンパレータ、11はドライブアンプ、12
はパルス増幅器、13及び14はローパスフィルタを構
成するコイル及びコンデンサ、15は出力端子、16は
負荷、17は三角波信号発生器、18はFM変調器、1
9は基本信号発振器、20はランダム信号発振器であ
る。The signal processing method of the conventional two-state modulation power amplifier will be described below. FIG. 4 is a block diagram of a pulse width modulation amplifier which is the conventional two-state modulation amplifier. In FIG. 4, 9 is an analog signal input terminal, 10 is a comparator, 11 is a drive amplifier, 12
Is a pulse amplifier, 13 and 14 are coils and capacitors forming a low-pass filter, 15 is an output terminal, 16 is a load, 17 is a triangular wave signal generator, 18 is an FM modulator, 1
Reference numeral 9 is a basic signal oscillator, and 20 is a random signal oscillator.
【0005】以上のように構成されたパルス幅変調増幅
器について、以下その動作について説明する。The operation of the pulse width modulation amplifier configured as described above will be described below.
【0006】まず、コンパレータ10の(−)入力端子
にはアナログ信号入力端子9に入力された音響信号が入
力され、コンパレータ10の(+)入力端子には三角波
信号発振器9から三角波信号が入力される。この2種の
信号はコンパレータ10により振幅が比較され、1ビッ
トのデジタル信号に変換される。すなわち、コンパレー
タ10の出力Coutは、 音響信号 > 三角波信号 の時 Cout =
0 音響信号 < 三角波信号 の時 Cout =
1 となる。このことから、Coutは三角波信号の周波数を
キャリアとしたパルス幅変調信号に変換されることがわ
かる。First, the acoustic signal input to the analog signal input terminal 9 is input to the (-) input terminal of the comparator 10, and the triangular wave signal is input from the triangular wave signal oscillator 9 to the (+) input terminal of the comparator 10. It Amplitudes of these two types of signals are compared by a comparator 10 and converted into a 1-bit digital signal. That is, the output C out of the comparator 10 is C out = when the acoustic signal> the triangular wave signal
0 When acoustic signal <triangular wave signal C out =
It becomes 1. From this, it can be seen that C out is converted into a pulse width modulation signal using the frequency of the triangular wave signal as a carrier.
【0007】コンパレータ10の出力Coutはドライブ
アンプ11により増幅され、さらにパルス増幅器12に
より電力増幅される。電力増幅されたパルス幅変調信号
はコイル13及びコンデンサ14よりなるローパスフィ
ルタで不必要な成分が除去され、音響信号となって出力
端子15から出力される。また、増幅器としての特性向
上のためパルス増幅器12の出力からコンパレータ10
の(−)入力端子に抵抗器を介して帰還が掛けられてい
る。The output C out of the comparator 10 is amplified by the drive amplifier 11 and further power-amplified by the pulse amplifier 12. An unnecessary component is removed from the power-amplified pulse width modulation signal by a low-pass filter including a coil 13 and a capacitor 14, and an acoustic signal is output from the output terminal 15. Further, in order to improve the characteristics of the amplifier, the output of the pulse amplifier 12 is changed to the comparator 10
Feedback is applied to the (-) input terminal of the via a resistor.
【0008】一方、三角波信号の発生は、基本信号発振
器19により発生した基本信号とランダム信号発振器2
0で発生したランダム信号をFM変調器18でFM変調
し、FM変調器18の出力信号を三角波発生器17によ
り三角波信号に変換している。これにより、アナログ信
号入力端子9に入力された音響信号をパルス幅変調信号
に変換するためのキャリア信号をエネルギー拡散させ、
他の電子、電気機器への妨害の程度を低下させることが
できる。On the other hand, the triangular wave signal is generated by the basic signal generated by the basic signal oscillator 19 and the random signal oscillator 2.
The random signal generated at 0 is FM-modulated by the FM modulator 18, and the output signal of the FM modulator 18 is converted into a triangular wave signal by the triangular wave generator 17. As a result, the carrier signal for converting the acoustic signal input to the analog signal input terminal 9 into a pulse width modulation signal is energy diffused,
The degree of interference with other electronic and electric devices can be reduced.
【0009】[0009]
【発明が解決しようとする課題】しかしながら上記従来
の構成では、キャリア信号をエネルギー拡散させること
ができる三角波信号を得るために、基本信号発振器,ラ
ンダム信号発振器,FM変調器及び三角波発生器を必要
とし、複雑な構成にならざるを得ないという問題点を有
していた。However, the above-mentioned conventional configuration requires a basic signal oscillator, a random signal oscillator, an FM modulator and a triangular wave generator in order to obtain a triangular wave signal capable of energy-spreading a carrier signal. However, there was a problem that the structure had to be complicated.
【0010】本発明は上記従来の問題点を解決するもの
で、アナログ信号(または、2状態変調信号)をデルタ
シグマ変調することによりパルス密度変調信号を得、キ
ャリア信号をエネルギー拡散させることにより、簡単な
構成で他の電子,電気機器への妨害の程度を低下させる
ことのできる高効率のデルタシグマ変調増幅器を提供す
ることを目的とする。The present invention solves the above-mentioned conventional problems, and obtains a pulse density modulation signal by subjecting an analog signal (or two-state modulation signal) to delta sigma modulation, and energy-spreading the carrier signal, An object of the present invention is to provide a highly efficient delta-sigma modulation amplifier capable of reducing the degree of interference with other electronic and electric devices with a simple configuration.
【0011】[0011]
【課題を解決するための手段】この目的を達成するため
に本発明のデルタシグマ変調増幅器は、アナログ信号
(または、2状態変調信号)と帰還信号との差分を積分
した差分積分信号を出力する差分積分器と、前記差分積
分信号の極性を判定して1ビットのデジタル信号を出力
する1ビット量子化器と、前記1ビット量子化器のデジ
タル出力信号を任意の周波数のクロックで遅延させる遅
延器と、前記遅延器の出力であるデジタル信号を電力増
幅するパルス増幅器と、前記パルス増幅器のデジタル出
力信号を前記帰還信号として前記差分積分器に送出する
帰還回路と、前記パルス増幅器の出力を入力とし、必要
な周波数帯域のみを通過させるローパスフィルタと、で
構成している。In order to achieve this object, a delta-sigma modulation amplifier of the present invention outputs a difference integration signal obtained by integrating the difference between an analog signal (or two-state modulation signal) and a feedback signal. A differential integrator, a 1-bit quantizer that determines the polarity of the differential integrated signal and outputs a 1-bit digital signal, and a delay that delays the digital output signal of the 1-bit quantizer with a clock of an arbitrary frequency Device, a pulse amplifier for power-amplifying the digital signal output from the delay device, a feedback circuit for sending the digital output signal of the pulse amplifier as the feedback signal to the difference integrator, and the output of the pulse amplifier And a low-pass filter that passes only the necessary frequency band.
【0012】[0012]
【作用】本発明は上記した構成により、差分積分器,1
ビット量子化器,遅延器とパルス増幅器及び帰還回路で
閉ループ回路を構成する。この閉ループ回路は主に差分
積分器及び遅延器の位相遅れにより低周波数域では負帰
還状態となり、高周波数域では正帰還状態となるため、
高周波数域で発振する。この発振周波数は閉ループ回路
が、低周波数域で1ビット量子化の誤差を補正するよう
に帰還回路が構成されているため、一定の周波数ではな
くなる。これにより、前記帰還回路の発振周波数、すな
わち、キャリア信号の周波数は常に変化し、キャリア信
号のエネルギーは単一の周波数及びその高調波に集中す
ることなく拡散される。The present invention has the above-mentioned configuration and has a differential integrator,
A closed-loop circuit is composed of a bit quantizer, delay device, pulse amplifier, and feedback circuit. This closed loop circuit is in a negative feedback state in the low frequency region and a positive feedback state in the high frequency region mainly due to the phase delay of the differential integrator and the delay device,
It oscillates in the high frequency range. The oscillation frequency is not a constant frequency because the closed loop circuit and the feedback circuit are configured to correct the 1-bit quantization error in the low frequency range. As a result, the oscillation frequency of the feedback circuit, that is, the frequency of the carrier signal constantly changes, and the energy of the carrier signal is diffused without being concentrated on a single frequency and its harmonics.
【0013】[0013]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0014】図1は本発明の実施例におけるデルタシグ
マ変調増幅器のブロック図を示すものである。図1にお
いて、1は入力端子、2は入力端子1に入力された音響
信号(アナログ信号、または、2状態変調信号)と帰還
信号とを入力として、これら2信号の差分値を積分した
差分積分信号を出力する差分積分器、3は差分積分信号
をデジタル信号に変換する1ビット量子化器、4は1ビ
ット量子化器3のデジタル出力信号を任意の周波数のク
ロックで遅延させる遅延器であり、Dタイプフリップフ
ロップなどで構成される、5は任意の周波数のクロック
パルスを発生するクロック発振器、6は遅延器4のデジ
タル出力信号を電力増幅するパルス増幅器、7はパルス
増幅器6の出力信号から不要な信号成分を除去するフィ
ルタ、8は出力端子である。FIG. 1 is a block diagram of a delta-sigma modulation amplifier according to an embodiment of the present invention. In FIG. 1, reference numeral 1 is an input terminal, and 2 is an acoustic signal (analog signal or two-state modulation signal) input to the input terminal 1 and a feedback signal as inputs, and a difference integration is performed by integrating a difference value between these two signals. A differential integrator that outputs a signal, 3 is a 1-bit quantizer that converts the differential integrated signal into a digital signal, and 4 is a delay device that delays the digital output signal of the 1-bit quantizer 3 with a clock of an arbitrary frequency. , A D-type flip-flop or the like, 5 is a clock oscillator that generates a clock pulse of an arbitrary frequency, 6 is a pulse amplifier that power-amplifies the digital output signal of the delay device 4, and 7 is an output signal of the pulse amplifier 6. A filter for removing unnecessary signal components, and 8 is an output terminal.
【0015】以上のように構成された本実施例のデルタ
シグマ変調増幅器について、以下その動作について説明
する。入力端子1に音響信号が入ると、パルス増幅器6
の出力信号とにより差分積分器2で2信号間の差分値を
積分し、差分積分信号を出力する。差分積分信号は1ビ
ット量子化器3に入力され、1ビット量子化器3により
1ビットのデジタル信号に変換される。1ビットのデジ
タル信号は遅延器4に入力され、クロック発振器5から
供給されるクロックの繰り返し周期に応じた時間分遅延
される。遅延処理されたデジタル信号はパルス増幅器6
により電力増幅される。パルス増幅器6の出力信号は、
帰還回路30を介して差分積分器2に入力される。ま
た、パルス増幅器6の出力信号は、コイル,コンデンサ
からなるフィルタ7に入力され、不要な信号成分が除去
されて出力端子8から出力される。The operation of the delta-sigma modulation amplifier of this embodiment constructed as above will be described below. When an acoustic signal enters the input terminal 1, the pulse amplifier 6
The difference integrator 2 integrates the difference value between the two signals with the output signal of 1 to output a difference integration signal. The difference integration signal is input to the 1-bit quantizer 3 and converted into a 1-bit digital signal by the 1-bit quantizer 3. The 1-bit digital signal is input to the delay unit 4 and delayed by a time corresponding to the repetition cycle of the clock supplied from the clock oscillator 5. The delay-processed digital signal is the pulse amplifier 6
Power is amplified by. The output signal of the pulse amplifier 6 is
It is input to the difference integrator 2 via the feedback circuit 30. Further, the output signal of the pulse amplifier 6 is input to the filter 7 including a coil and a capacitor, unnecessary signal components are removed, and the output signal is output from the output terminal 8.
【0016】差分積分器2,1ビット量子化器3,遅延
器4,パルス増幅器6及び帰還回路30からなる閉回路
ループは、低周波数域では負帰還になるように構成され
ているが、高周波数域では差分積分器2と遅延器4によ
る位相遅れで正帰還となる。このため、閉回路ループは
高周波数域で発振状態になる(キャリア発振)が、その
発振周波数はクロック発振器5のクロック周波数よりも
低い。The closed circuit loop composed of the differential integrator 2, the 1-bit quantizer 3, the delay device 4, the pulse amplifier 6 and the feedback circuit 30 is constructed so as to be a negative feedback in the low frequency range. In the frequency range, the positive feedback is provided due to the phase delay caused by the difference integrator 2 and the delay device 4. Therefore, the closed circuit loop is oscillated in a high frequency range (carrier oscillation), but its oscillation frequency is lower than the clock frequency of the clock oscillator 5.
【0017】ここで、デルタシグマ変調器の説明を図2
と共に行う。図2は2次デルタシグマ変調器のブロック
線図であり、図中のTは入力信号を1サンプルクロック
期間の時間遅延をさせる遅延器である。図2のデルタシ
グマ変調器をZ変換式で表すと次式になる。Here, a description of the delta-sigma modulator will be given with reference to FIG.
Do with FIG. 2 is a block diagram of a second-order delta-sigma modulator, in which T is a delay device for delaying the input signal by one sample clock period. The delta-sigma modulator of FIG. 2 can be expressed by the following Z conversion formula.
【0018】 Vo(z)=−αVin(z)[2−Z-1]+[2Z-1−Z-2][Vo(z)−αYo(z)] (1) 図1に示したデルタシグマ変調増幅器のブロック図は、
上式に基づいて構成を変更したものである。Vo (z) = − αVin (z) [2-Z −1 ] + [2Z −1 −Z −2 ] [Vo (z) −αYo (z)] (1) The delta shown in FIG. The block diagram of the sigma modulation amplifier is
The configuration is changed based on the above formula.
【0019】次に、図1に示すデルタシグマ変調増幅器
が図2に示すデルタシグマ変調器と等価である事を示
す。Next, it will be shown that the delta-sigma modulation amplifier shown in FIG. 1 is equivalent to the delta-sigma modulator shown in FIG.
【0020】差分積分器2の入出力特性は、次式に示す
特性である必要がある。The input / output characteristics of the differential integrator 2 must be the characteristics shown in the following equation.
【0021】[0021]
【数1】 [Equation 1]
【0022】ただし、T=サンプリング周期,Vs=差
分積分器入力信号,Vo=差分積分器出力信号とする。However, T = sampling period, Vs = difference integrator input signal, and Vo = difference integrator output signal.
【0023】これをZ変換式で表せば次式になる。 Vo(z)=−α[2Vs(z)−Z-1Vs(z)+2Z-1Vo(z)−Z-2Vo(z)] (3) 1ビット量子化器3の出力をYoとすれば、パルス増幅
器6の出力は遅延器4でTの時間遅延がある事から、Z
-1Yo(z)となる。パルス増幅器6の出力信号Z -1Yo(z)
と入力端子1に加えられた信号VinでVs(z)を表すと次
式になる。If this is expressed by the Z conversion formula, the following formula is obtained. Vo (z) =-α [2Vs (z) -Z-1Vs (z) + 2Z-1Vo (z) -Z-2Vo (z)] (3) If the output of the 1-bit quantizer 3 is Yo, pulse amplification
Since the output of the device 6 has a time delay of T at the delay device 4,
-1It becomes Yo (z). Output signal Z of pulse amplifier 6 -1Yo (z)
And Vs (z) is represented by the signal Vin applied to the input terminal 1,
It becomes an expression.
【0024】 Vs(z)=Vin(z)+Z-1Yo(z) (4) 式(4)を用いて式(3)を表せば次式となる。Vs (z) = Vin (z) + Z −1 Yo (z) (4) If formula (4) is used to represent formula (3), the following formula is obtained.
【0025】 Vo(z)=−αVin(z)[2−Z-1]+[2Z-1−Z-2][Vo(z)−αYo(z)] (5) 式(5)は式(1)と同じであり、図1に示すデルタシ
グマ変調増幅器と図2に示すデルタシグマ変調器が同様
の動作をする事がわかる。Vo (z) = − αVin (z) [2-Z −1 ] + [2Z −1 −Z −2 ] [Vo (z) −αYo (z)] (5) Formula (5) is a formula It is the same as (1), and it can be seen that the delta-sigma modulation amplifier shown in FIG. 1 and the delta-sigma modulator shown in FIG. 2 operate in the same manner.
【0026】図3にデルタシグマ変調器の信号及び量子
化ノイズスペクトルを示す。1ビット量子化器による量
子化ノイズはホワイトノイズと考えられるが、デルタシ
グマ変調のノイズシェーピング特性によりサンプリング
周波数(遅延器のクロック周波数)fsの1/2付近に
量子化ノイズのピークが現れる。同様に、デルタシグマ
変調増幅器もノイズシェーピング特性を示す。また、サ
ンプリング周波数は遅延器4に供給されるクロックの周
波数である事もデルタシグマ変調器と同様である。FIG. 3 shows the signal and quantization noise spectrum of the delta-sigma modulator. Although the quantization noise by the 1-bit quantizer is considered to be white noise, a peak of the quantization noise appears near 1/2 of the sampling frequency (clock frequency of the delay device) fs due to the noise shaping characteristic of delta-sigma modulation. Similarly, the delta-sigma modulation amplifier also exhibits noise shaping characteristics. Also, the sampling frequency is the frequency of the clock supplied to the delay device 4, as in the delta-sigma modulator.
【0027】ここで、図1の閉回路ループが高周波数域
で発振(キャリア発振)する周波数は、量子化誤差を減
少するように働くため一定にはならない。Here, the frequency at which the closed circuit loop of FIG. 1 oscillates in a high frequency range (carrier oscillation) is not constant because it acts to reduce the quantization error.
【0028】以上のように本実施例によれば、アナログ
信号(または、2状態変調信号)と帰還信号との差分を
積分した差分積分信号を出力する差分積分器(2)と、
その差分積分信号の極性を判定して1ビットのデジタル
信号を出力する1ビット量子化器(3)と、その1ビッ
ト量子化器のデジタル出力信号を任意の周波数のクロッ
クで遅延させる遅延器(4)と、その遅延器の出力であ
るデジタル信号を電力増幅するパルス増幅器(6)と、
そのパルス増幅器のデジタル出力信号を帰還信号として
前記差分積分器に送出する帰還回路(30)とを設ける
ことにより、閉回路ループがノイズシェーピング特性と
なり、キャリア発振周波数が一定にならない。このた
め、簡単な構成でキャリア信号のエネルギー拡散をする
ことができ、クロック発振器5の発振周波数と、2状態
変調信号のキャリヤ周波数あるいはサンプリング周波数
の割合を整数比にすることにより、2状態変調信号(例
えば、パルス幅変調信号,パルス密度変調信号)と、キ
ャリア信号がビートを起こすこともない。As described above, according to this embodiment, the difference integrator (2) for outputting the difference integration signal obtained by integrating the difference between the analog signal (or the two-state modulation signal) and the feedback signal,
A 1-bit quantizer (3) that determines the polarity of the difference integration signal and outputs a 1-bit digital signal, and a delay device (which delays the digital output signal of the 1-bit quantizer with a clock of an arbitrary frequency ( 4) and a pulse amplifier (6) for power-amplifying the digital signal which is the output of the delay device,
By providing a feedback circuit (30) for sending the digital output signal of the pulse amplifier as a feedback signal to the difference integrator, the closed circuit loop has a noise shaping characteristic and the carrier oscillation frequency is not constant. Therefore, the energy of the carrier signal can be diffused with a simple structure, and the ratio of the oscillation frequency of the clock oscillator 5 to the carrier frequency or the sampling frequency of the two-state modulation signal is set to an integer ratio so that the two-state modulation signal can be obtained. (For example, the pulse width modulation signal and the pulse density modulation signal) and the carrier signal do not cause a beat.
【0029】[0029]
【発明の効果】以上のように本発明は、差分積分器,1
ビット量子化器,遅延器,パルス増幅器及び帰還回路で
閉ループ回路を構成することにより、閉回路ループがノ
イズシェーピング特性となり、キャリア発振周波数が一
定にならない。このため、簡単な構成でキャリア信号の
エネルギー拡散をすることができ、クロック発振器の発
振周波数と、2状態変調信号のキャリヤ周波数あるいは
サンプリング周波数の割合を整数比にすることにより、
2状態変調信号(例えば、パルス幅変調信号,パルス密
度変調信号)と、キャリア信号がビートを起こすことも
ない。As described above, the present invention provides a differential integrator, 1
By configuring the closed loop circuit with the bit quantizer, delay device, pulse amplifier, and feedback circuit, the closed circuit loop has noise shaping characteristics, and the carrier oscillation frequency is not constant. Therefore, the energy of the carrier signal can be diffused with a simple configuration, and by making the ratio of the oscillation frequency of the clock oscillator and the carrier frequency or sampling frequency of the two-state modulation signal an integer ratio,
The two-state modulation signal (for example, pulse width modulation signal, pulse density modulation signal) and the carrier signal do not cause a beat.
【図1】本発明の実施例におけるデルタシグマ変調増幅
器の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of a delta-sigma modulation amplifier according to an embodiment of the present invention.
【図2】同実施例におけるデルタシグマ変調増幅器のブ
ロック線図FIG. 2 is a block diagram of a delta-sigma modulation amplifier in the example.
【図3】同実施例におけるデルタシグマ変調増幅器の信
号及び量子化ノイズスペクトルを表す周波数スペクトル
図FIG. 3 is a frequency spectrum diagram showing a signal and a quantization noise spectrum of the delta sigma modulation amplifier in the example.
【図4】従来のパルス幅変調増幅器の構成を示すブロッ
ク図FIG. 4 is a block diagram showing a configuration of a conventional pulse width modulation amplifier.
1 入力端子 2 差分積分器 3 1ビット量子化器 4 遅延器 5 クロック発振器 6 パルス増幅器 7 フィルタ 8 出力端子 1 input terminal 2 differential integrator 3 1-bit quantizer 4 delay device 5 clock oscillator 6 pulse amplifier 7 filter 8 output terminal
Claims (1)
帰還信号との差分を積分した差分積分信号を出力する差
分積分器と、 前記差分積分信号の極性を判定して1ビットのデジタル
信号を出力する1ビット量子化器と、 前記1ビット量子化器のデジタル出力信号を任意の周波
数のクロックで遅延させる遅延器と、 前記遅延器の出力であるデジタル信号を電力増幅するパ
ルス増幅器と、 前記パルス増幅器のデジタル出力信号を帰還信号として
前記差分積分器に送出する帰還回路と、 前記パルス増幅器の出力を入力とし、必要な周波数帯域
のみを通過させるローパスフィルタと、を備えたデルタ
シグマ変調増幅器。1. An analog signal or a two-state modulated signal,
A difference integrator that outputs a difference integration signal that integrates the difference with a feedback signal, a 1-bit quantizer that determines the polarity of the difference integration signal and outputs a 1-bit digital signal, and the 1-bit quantizer A delay unit that delays the digital output signal of the digital signal with a clock of an arbitrary frequency, a pulse amplifier that power-amplifies the digital signal that is the output of the delay unit, and a digital output signal of the pulse amplifier to the difference integrator as a feedback signal A delta-sigma modulation amplifier comprising: a feedback circuit for sending out; and a low-pass filter that receives an output of the pulse amplifier as an input and passes only a necessary frequency band.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3298768A JPH07105666B2 (en) | 1991-06-18 | 1991-11-14 | Delta-sigma modulation amplifier |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-145813 | 1991-06-18 | ||
JP14581391 | 1991-06-18 | ||
JP3298768A JPH07105666B2 (en) | 1991-06-18 | 1991-11-14 | Delta-sigma modulation amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0563457A JPH0563457A (en) | 1993-03-12 |
JPH07105666B2 true JPH07105666B2 (en) | 1995-11-13 |
Family
ID=26476832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3298768A Expired - Fee Related JPH07105666B2 (en) | 1991-06-18 | 1991-11-14 | Delta-sigma modulation amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07105666B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0170259B1 (en) * | 1993-07-26 | 1999-03-30 | 김광호 | Signal processing method and apparatus |
EP1429455A1 (en) * | 2002-12-11 | 2004-06-16 | Dialog Semiconductor GmbH | Linearization of a PDM class-D amplifier |
JP4675138B2 (en) * | 2005-04-14 | 2011-04-20 | シャープ株式会社 | Switching amplifier |
JP4660778B2 (en) * | 2006-07-27 | 2011-03-30 | 国立大学法人 名古屋工業大学 | PWM signal generator, PWM signal generator, and digital amplifier |
WO2012153567A1 (en) | 2011-05-10 | 2012-11-15 | 日本電気株式会社 | Digital modulator |
WO2016194651A1 (en) * | 2015-06-03 | 2016-12-08 | ソニーセミコンダクタソリューションズ株式会社 | Amplifier, control method therefor, and electronic equipment |
-
1991
- 1991-11-14 JP JP3298768A patent/JPH07105666B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0563457A (en) | 1993-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6594309B1 (en) | PWM power amplifier with digital input | |
US6140875A (en) | Device for amplifying digital signals | |
US7612608B2 (en) | Sigma-delta based Class D audio or servo amplifier with load noise shaping | |
JP3274469B2 (en) | hearing aid | |
KR900701099A (en) | Signal conversion method and apparatus | |
US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
KR20050086704A (en) | Pulse width-modulated noise shaper | |
JP3433655B2 (en) | Waveform shaping device and ΣΔ type D / A converter | |
KR20040060979A (en) | Sigma-delta modulation | |
JP3369448B2 (en) | Digital switching amplifier | |
JPH07105666B2 (en) | Delta-sigma modulation amplifier | |
WO2009101486A1 (en) | Sigma-delta modulator apparatus and method of generating a modulated output signal | |
Norris et al. | Quantization noise shaping in digital PWM converters | |
JP3369425B2 (en) | Driving method of digital switching amplifier | |
US7307565B1 (en) | Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise | |
US5668552A (en) | Analogue-to-digital converters | |
JP3514978B2 (en) | Digital switching amplifier | |
JPH07254823A (en) | Delta sigma modulation amplifier | |
JPH0775291B2 (en) | Class D amplifier | |
JP2004128662A (en) | Digital amplifier | |
JP2679536B2 (en) | Class D amplifier | |
JPH07221564A (en) | Class d amplifier | |
US6970123B1 (en) | Inductorless architecture for a switching amplifier | |
McKenzie et al. | A Distortion Suppression Technique for a Digital Class D Audio Power Amplifier with Pulse Density Modulation | |
US7609110B2 (en) | Filterless class-D speaker driver with less switching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |