JPH0695769A - コンピュータシステムのシステムイメージをセーブする方法及びこの方法を実施するコンピュータシステム - Google Patents
コンピュータシステムのシステムイメージをセーブする方法及びこの方法を実施するコンピュータシステムInfo
- Publication number
- JPH0695769A JPH0695769A JP5089450A JP8945093A JPH0695769A JP H0695769 A JPH0695769 A JP H0695769A JP 5089450 A JP5089450 A JP 5089450A JP 8945093 A JP8945093 A JP 8945093A JP H0695769 A JPH0695769 A JP H0695769A
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- cpu
- image
- smi
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電源を節約することができるコンピュータシ
ステムを提供する。 【構成】 システムイメージをセーブする永久メモリの
エリアをリザーブするため、少なくとも１つの記憶パラ
メータテーブルを初期設定し、システム管理モード（Ｓ
ＭＭ）、専用システム管理メモリ（ＳＭＲＡＭ）、シス
テム管理割込み（ＳＭＩ）、ＳＭＩサービスルーチン、
再開命令（ＲＡＳＭ）、ＳＭＩをトリガする種々の機
構、及びＲＡＳＭ事象をトリガする種々の機構が設けら
れ、システム管理機能を実行できる。サスペンド処理部
は、ＳＭＩサービスルーチンの一部として設けられ、０
ボルトサスペンド要求を処理する時、リアルタイムクロ
ックと実行再開用論理部とを除いたすべての部品から給
電を遮断する前に、リザーブしたエリアにシステムイメ
ージをセーブする。その結果、システムイメージは、オ
ペレーティングシステムに依存しない形で、永久メモリ
上にセーブされることが可能になる。
ステムを提供する。 【構成】 システムイメージをセーブする永久メモリの
エリアをリザーブするため、少なくとも１つの記憶パラ
メータテーブルを初期設定し、システム管理モード（Ｓ
ＭＭ）、専用システム管理メモリ（ＳＭＲＡＭ）、シス
テム管理割込み（ＳＭＩ）、ＳＭＩサービスルーチン、
再開命令（ＲＡＳＭ）、ＳＭＩをトリガする種々の機
構、及びＲＡＳＭ事象をトリガする種々の機構が設けら
れ、システム管理機能を実行できる。サスペンド処理部
は、ＳＭＩサービスルーチンの一部として設けられ、０
ボルトサスペンド要求を処理する時、リアルタイムクロ
ックと実行再開用論理部とを除いたすべての部品から給
電を遮断する前に、リザーブしたエリアにシステムイメ
ージをセーブする。その結果、システムイメージは、オ
ペレーティングシステムに依存しない形で、永久メモリ
上にセーブされることが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
の分野に関し、さらに特定すれば、バッテリ給電の及び
／又はマイクロプロセッサベースのコンピュータシステ
ムに関する。さらに詳細に述べれば、本発明は、永久記
憶装置にシステムイメージをセーブするためにこれらコ
ンピュータシステムで使われる方法に関する。
の分野に関し、さらに特定すれば、バッテリ給電の及び
／又はマイクロプロセッサベースのコンピュータシステ
ムに関する。さらに詳細に述べれば、本発明は、永久記
憶装置にシステムイメージをセーブするためにこれらコ
ンピュータシステムで使われる方法に関する。
【０００２】
【従来の技術】コンピュータシステム、特にバッテリか
ら給電されるコンピュータシステムの電力消費量の減少
に種々の程度の洗練度と効果を提供する種々の方策が開
発されている。実際にしばしば多数の方策が電力消費量
の最大限の減少を達成するために利用されている。電力
消費量を減少するために多くのコンピュータシステム
に、特にバッテリ給電のコンピュータシステムに利用さ
れる１つの古典的な方策は、長い不動作期間の間システ
ムがアイドル状態にある場合に、ＣＰＵクロックを低速
にし、又はＣＰＵクロックを停止することである。アク
ティブシステムイベントが検出された時、ＣＰＵクロッ
クは正常速度に戻される。この方策は、容易に実施で
き、かつＣＰＵを減速又は停止する直前のシステムの状
態をセーブする必要はない。しかしながら電力消費量減
少の能力は、コンピュータシステムのほとんどの部品へ
の電力を遮断できる方策のもの程大きくはない。
ら給電されるコンピュータシステムの電力消費量の減少
に種々の程度の洗練度と効果を提供する種々の方策が開
発されている。実際にしばしば多数の方策が電力消費量
の最大限の減少を達成するために利用されている。電力
消費量を減少するために多くのコンピュータシステム
に、特にバッテリ給電のコンピュータシステムに利用さ
れる１つの古典的な方策は、長い不動作期間の間システ
ムがアイドル状態にある場合に、ＣＰＵクロックを低速
にし、又はＣＰＵクロックを停止することである。アク
ティブシステムイベントが検出された時、ＣＰＵクロッ
クは正常速度に戻される。この方策は、容易に実施で
き、かつＣＰＵを減速又は停止する直前のシステムの状
態をセーブする必要はない。しかしながら電力消費量減
少の能力は、コンピュータシステムのほとんどの部品へ
の電力を遮断できる方策のもの程大きくはない。
【０００３】電力消費量を減少する代用的又は付加的な
方策として多くのコンピュータシステムに、特にバッテ
リ給電のコンピュータシステムに利用される別の古典的
な方策は、しばらくの間使われていない場合、個々の周
辺装置の状態を選択的にセーブし、かつ状態をセーブし
た周辺装置の電源を遮断することである。アクセスされ
た時、この周辺装置に再び電力が供給され、かつこの周
辺装置は電源を遮断した直前の状態に戻される。この方
策は、前記の方策よりも実施困難であるが、一方電力消
費量の減少能力は前のものより大きい。しかしながらコ
ンピュータシステムのさらに多くの部品の電源を遮断す
ることができれば、電力消費量の減少能力は、さらに大
きくすることができる。
方策として多くのコンピュータシステムに、特にバッテ
リ給電のコンピュータシステムに利用される別の古典的
な方策は、しばらくの間使われていない場合、個々の周
辺装置の状態を選択的にセーブし、かつ状態をセーブし
た周辺装置の電源を遮断することである。アクセスされ
た時、この周辺装置に再び電力が供給され、かつこの周
辺装置は電源を遮断した直前の状態に戻される。この方
策は、前記の方策よりも実施困難であるが、一方電力消
費量の減少能力は前のものより大きい。しかしながらコ
ンピュータシステムのさらに多くの部品の電源を遮断す
ることができれば、電力消費量の減少能力は、さらに大
きくすることができる。
【０００４】電力消費量を減少する別の代用的又は付加
的な方策として多くのコンピュータシステムに、特にバ
ッテリ給電のコンピュータシステムに利用されるさらに
別の古典的な方策は、システムの状態をメモリ内にセー
ブし、ＣＰＵとＩ／Ｏインターフェースモジュールとシ
ステムメモリとを除いたコンピュータシステムの非主要
部品すべての電源を遮断し、かつアイドル状態延長を含
む種々の状態でコンピュータシステムを停止することで
ある。再び実行状態が検出された時に、非主要部品への
給電が再開され、かつシステムは、電源遮断の直前の状
態に戻される。ここでもこの方策は、前の方策よりも実
行困難であるが、一方電力消費量の減少能力は前のもの
より大きい。それにもかかわらず、ＣＰＵ、Ｉ／Ｏイン
ターフェースモジュール及びシステムメモリへの給電も
遮断できれば、電力消費量の減少能力はさらに大きくす
ることができるのはいうまでもない。
的な方策として多くのコンピュータシステムに、特にバ
ッテリ給電のコンピュータシステムに利用されるさらに
別の古典的な方策は、システムの状態をメモリ内にセー
ブし、ＣＰＵとＩ／Ｏインターフェースモジュールとシ
ステムメモリとを除いたコンピュータシステムの非主要
部品すべての電源を遮断し、かつアイドル状態延長を含
む種々の状態でコンピュータシステムを停止することで
ある。再び実行状態が検出された時に、非主要部品への
給電が再開され、かつシステムは、電源遮断の直前の状
態に戻される。ここでもこの方策は、前の方策よりも実
行困難であるが、一方電力消費量の減少能力は前のもの
より大きい。それにもかかわらず、ＣＰＵ、Ｉ／Ｏイン
ターフェースモジュール及びシステムメモリへの給電も
遮断できれば、電力消費量の減少能力はさらに大きくす
ることができるのはいうまでもない。
【０００５】電力消費量を減少する別の代用的又は付加
的な方策として多くのコンピュータシステム、特にバッ
テリ給電のコンピュータシステムに利用されるさらに別
の古典的な方策は、システムのイメージを永久メモリに
セーブし、かつリアルタイムクロックとアイドル状態延
長を含む種々の状態で実行を再開するための論理部とを
除いて、ＣＰＵ、Ｉ／Ｏインターフェースモジュール及
びシステムメモリも含めたコンピュータシステムのすべ
ての部品への給電を遮断することである。実行再開事象
が検出された時には、給電遮断したすべての部品への給
電が再開され、かつシステムは電源遮断の直前の状態に
戻される。この方策は、前記いずれの方策よりも実施困
難であるが、電力消費量の減少能力は前記いずれのもの
よりも大きい。
的な方策として多くのコンピュータシステム、特にバッ
テリ給電のコンピュータシステムに利用されるさらに別
の古典的な方策は、システムのイメージを永久メモリに
セーブし、かつリアルタイムクロックとアイドル状態延
長を含む種々の状態で実行を再開するための論理部とを
除いて、ＣＰＵ、Ｉ／Ｏインターフェースモジュール及
びシステムメモリも含めたコンピュータシステムのすべ
ての部品への給電を遮断することである。実行再開事象
が検出された時には、給電遮断したすべての部品への給
電が再開され、かつシステムは電源遮断の直前の状態に
戻される。この方策は、前記いずれの方策よりも実施困
難であるが、電力消費量の減少能力は前記いずれのもの
よりも大きい。
【０００６】従来は、種々のオペレーティングシステム
のファイルサブシステムは、リアルタイムクロックと実
行再開用論理部を除くすべての部品への給電を遮断する
方策のもとでは、永久メモリのフォーマット化に典型的
には異なったフォーマットを利用するので、オペレーテ
ィングシステムは、電力管理ハードウェアを呼出する前
にシステムイメージをセーブしなければならず、又はシ
ステムイメージを永久メモリに保存する時に、電力管理
ハードウェアはどのオペレーティングシステムが実行し
ているかを認識しなければならない。それ故にシステム
イメージは、オペレーティングシステムの永久メモリに
独立様式でセーブできると望ましい。
のファイルサブシステムは、リアルタイムクロックと実
行再開用論理部を除くすべての部品への給電を遮断する
方策のもとでは、永久メモリのフォーマット化に典型的
には異なったフォーマットを利用するので、オペレーテ
ィングシステムは、電力管理ハードウェアを呼出する前
にシステムイメージをセーブしなければならず、又はシ
ステムイメージを永久メモリに保存する時に、電力管理
ハードウェアはどのオペレーティングシステムが実行し
ているかを認識しなければならない。それ故にシステム
イメージは、オペレーティングシステムの永久メモリに
独立様式でセーブできると望ましい。
【０００７】付加的に、最後に述べた方策を利用する多
くのバッテリ給電コンピュータシステムにおいて、代表
的にはシステムのイメージも、低バッテリ状態の場合に
永久記憶装置にセーブされる。デスクトップ、ノートブ
ック及びてのひらサイズのコンピュータのような、さら
に小さなバッテリで給電されるマイクロプロセッサベー
スのコンピュータシステムは、通常システムイメージを
セーブするための専用装置又は永久記憶エリアは存在し
ない。多目的永久メモリが、ユーザアプリケーション及
び／又はデータを記憶するためにも使われている。従っ
て、バッテリ給電のマイクロプロセッサベースのコンピ
ュータシステムに対しては、低バッテリによってシステ
ムイメージのセーブが行われ、かつ動作がオペレーショ
ンシステムに依存して行われた場合、動作の結果、デー
タ損失を引起こすかもしれない。多目的永久記憶装置に
記憶されたデータは、システムイメージのセーブが処理
電源を使い尽くす前に完了できないと壊れることがあ
る。したがってバッテリ給電のマイクロプロセッサベー
スのコンピュータシステムにとって、オペレーティング
システムに独立にシステムイメージが永久メモリへセー
ブできれば、特に望ましい。
くのバッテリ給電コンピュータシステムにおいて、代表
的にはシステムのイメージも、低バッテリ状態の場合に
永久記憶装置にセーブされる。デスクトップ、ノートブ
ック及びてのひらサイズのコンピュータのような、さら
に小さなバッテリで給電されるマイクロプロセッサベー
スのコンピュータシステムは、通常システムイメージを
セーブするための専用装置又は永久記憶エリアは存在し
ない。多目的永久メモリが、ユーザアプリケーション及
び／又はデータを記憶するためにも使われている。従っ
て、バッテリ給電のマイクロプロセッサベースのコンピ
ュータシステムに対しては、低バッテリによってシステ
ムイメージのセーブが行われ、かつ動作がオペレーショ
ンシステムに依存して行われた場合、動作の結果、デー
タ損失を引起こすかもしれない。多目的永久記憶装置に
記憶されたデータは、システムイメージのセーブが処理
電源を使い尽くす前に完了できないと壊れることがあ
る。したがってバッテリ給電のマイクロプロセッサベー
スのコンピュータシステムにとって、オペレーティング
システムに独立にシステムイメージが永久メモリへセー
ブできれば、特に望ましい。
【０００８】
【発明が解決しようとする課題】後で述べるように、こ
の目的と所望の結果は、本発明により達成される目的と
所望の結果にある。本発明は、オペレーティングシステ
ムに独立に永久記憶装置にシステムイメージをセーブす
るため改善された方法と装置を提供するものである。こ
の改善された方法と装置は、システムイメージのセーブ
の処理が電力を使い尽くす前に完了できない場合でさ
え、バッテリ給電のマイクロプロセッサベースのコンピ
ュータシステムの多目的永久記憶装置のユーザデータを
変造することはない。
の目的と所望の結果は、本発明により達成される目的と
所望の結果にある。本発明は、オペレーティングシステ
ムに独立に永久記憶装置にシステムイメージをセーブす
るため改善された方法と装置を提供するものである。こ
の改善された方法と装置は、システムイメージのセーブ
の処理が電力を使い尽くす前に完了できない場合でさ
え、バッテリ給電のマイクロプロセッサベースのコンピ
ュータシステムの多目的永久記憶装置のユーザデータを
変造することはない。
【０００９】
【課題を解決するための手段】オペレーティングシステ
ムに独立にシステムイメージをセーブする方法及び装置
を開示する。この方法及び装置は、コンピュータシステ
ム、特にバッテリ給電の及び／又はマイクロプロセッサ
ベースのコンピュータシステムに特別の用途を有する。
本発明の目下有利な構成において、大規模記憶装置、Ｂ
ＩＯＳパラメータテーブル及びＢＩＯＳパラメータテー
ブル割込みが、中央処理ユニット（ＣＰＵ）を含むコン
ピュータシステムのために設けられている。適当な寸法
の大規模記憶装置上のエリアがコンピュータシステムの
イメージの記憶のためリザーブされる。ＢＩＯＳパラメ
ータテーブルは、正味の記憶容量とリザーブされたエリ
アを記述するために初期化される。ＢＩＯＳパラメータ
テーブル割込みは、ＢＩＯＳパラメータテーブルのスタ
ート位置を指示する。
ムに独立にシステムイメージをセーブする方法及び装置
を開示する。この方法及び装置は、コンピュータシステ
ム、特にバッテリ給電の及び／又はマイクロプロセッサ
ベースのコンピュータシステムに特別の用途を有する。
本発明の目下有利な構成において、大規模記憶装置、Ｂ
ＩＯＳパラメータテーブル及びＢＩＯＳパラメータテー
ブル割込みが、中央処理ユニット（ＣＰＵ）を含むコン
ピュータシステムのために設けられている。適当な寸法
の大規模記憶装置上のエリアがコンピュータシステムの
イメージの記憶のためリザーブされる。ＢＩＯＳパラメ
ータテーブルは、正味の記憶容量とリザーブされたエリ
アを記述するために初期化される。ＢＩＯＳパラメータ
テーブル割込みは、ＢＩＯＳパラメータテーブルのスタ
ート位置を指示する。
【００１０】付加的に目下有利な構成において、システ
ム管理モード（ＳＭＭ）、専用システム管理メモリ（Ｓ
ＭＲＡＭ）、システム管理割込み（ＳＭＩ）、ＳＭＩサ
ービスルーチン、再開命令（ＲＡＳＭ）及びＳＭＩとＲ
ＡＳＭ事象をトリガする種々の機構が、コンピュータシ
ステムに設けられている。ＳＭＭでは、種々のシステム
管理機能が、コンピュータシステムにおいて実行するオ
ペレーティングシステムとアプリケーションプログラム
に対して透過（transparent ）様式で、ＳＭＩサービス
ルーチンによって行われる。ＳＭＩが検出された時コン
ピュータシステムはＳＭＭに入る。ＳＭＩサービスルー
チンは、ＳＭＲＡＭに記憶されており、かつＳＭＩマイ
クロコードに従った所定の制御であり、ＳＭＩを検出し
た場合、コンピュータシステムのメモリアドレススペー
スの所定のエリアへＳＭＲＡＭのマップを形成し、かつ
ＳＭＲＡＭにＣＰＵ状態をセーブする。ＳＭＩはマスク
不能な割込みであり、種々の方法でトリガできる。
ム管理モード（ＳＭＭ）、専用システム管理メモリ（Ｓ
ＭＲＡＭ）、システム管理割込み（ＳＭＩ）、ＳＭＩサ
ービスルーチン、再開命令（ＲＡＳＭ）及びＳＭＩとＲ
ＡＳＭ事象をトリガする種々の機構が、コンピュータシ
ステムに設けられている。ＳＭＭでは、種々のシステム
管理機能が、コンピュータシステムにおいて実行するオ
ペレーティングシステムとアプリケーションプログラム
に対して透過（transparent ）様式で、ＳＭＩサービス
ルーチンによって行われる。ＳＭＩが検出された時コン
ピュータシステムはＳＭＭに入る。ＳＭＩサービスルー
チンは、ＳＭＲＡＭに記憶されており、かつＳＭＩマイ
クロコードに従った所定の制御であり、ＳＭＩを検出し
た場合、コンピュータシステムのメモリアドレススペー
スの所定のエリアへＳＭＲＡＭのマップを形成し、かつ
ＳＭＲＡＭにＣＰＵ状態をセーブする。ＳＭＩはマスク
不能な割込みであり、種々の方法でトリガできる。
【００１１】ＲＡＳＭ命令は、ＳＭＩが検出された時点
の状態にＣＰＵを戻し、ＳＭＲＡＭをコンピュータシス
テムのメモリアドレススペースから切離し、コンピュー
タシステムをＳＭＭから取出し、かつ通常動作モードに
戻す。ＲＡＳＭ命令は、ＲＡＳＭ事象が検出された時、
ＳＭＩサービスルーチンによって実行される。ＲＡＳＭ
事象は種々の方法でトリガできる。
の状態にＣＰＵを戻し、ＳＭＲＡＭをコンピュータシス
テムのメモリアドレススペースから切離し、コンピュー
タシステムをＳＭＭから取出し、かつ通常動作モードに
戻す。ＲＡＳＭ命令は、ＲＡＳＭ事象が検出された時、
ＳＭＩサービスルーチンによって実行される。ＲＡＳＭ
事象は種々の方法でトリガできる。
【００１２】さらに目下有利な構成において、サスペン
ドモード、サスペンドの種々のレベル、サスペンド処理
部、種々のサスペンド遅延時間、及びサスペンドの異な
ったレベルを要求する種々の方法が、コンピュータシス
テムに設けられている。サスペンドモードにおいては、
サスペンド処理部が、サスペンドのレベルに応じて選択
的に種々の装置への給電を遮断する。０ボルトサスペン
ドにおいては、サスペンド処理部は、リアルタイムクロ
ック及びＲＡＳＭ状態機械への電源を除くすべての装置
の電源を遮断する。さらに０ボルトサスペンドに対し
て、電源遮断を行う前に、サスペンド処理部は永久記憶
装置のリザーブされたエリア上にシステムイメージをセ
ーブする。サスペンド処理部は、ＳＭＲＡＭに記憶され
たＳＭＩサービスルーチンの一部として設けられてお
り、かつサスペンドリクエストによってＳＭＩがトリガ
された結果、ＳＭＩサービスルーチンが制御を行った後
に、所定の制御を行う。ＳＭＩは、適当な遅延の後にサ
スペンド要求によってトリガされる。サスペンド要求は
種々の様式で形成できる。
ドモード、サスペンドの種々のレベル、サスペンド処理
部、種々のサスペンド遅延時間、及びサスペンドの異な
ったレベルを要求する種々の方法が、コンピュータシス
テムに設けられている。サスペンドモードにおいては、
サスペンド処理部が、サスペンドのレベルに応じて選択
的に種々の装置への給電を遮断する。０ボルトサスペン
ドにおいては、サスペンド処理部は、リアルタイムクロ
ック及びＲＡＳＭ状態機械への電源を除くすべての装置
の電源を遮断する。さらに０ボルトサスペンドに対し
て、電源遮断を行う前に、サスペンド処理部は永久記憶
装置のリザーブされたエリア上にシステムイメージをセ
ーブする。サスペンド処理部は、ＳＭＲＡＭに記憶され
たＳＭＩサービスルーチンの一部として設けられてお
り、かつサスペンドリクエストによってＳＭＩがトリガ
された結果、ＳＭＩサービスルーチンが制御を行った後
に、所定の制御を行う。ＳＭＩは、適当な遅延の後にサ
スペンド要求によってトリガされる。サスペンド要求は
種々の様式で形成できる。
【００１３】ＲＡＳＭ命令は、コンピュータシステムを
サスペンドモードから取出し、かつＣＰＵをＳＭＩ検出
の直前の状態に戻すためにも使われる。しかしながら０
ボルトサスペンドの間に再開事象が検出されると、ＣＰ
Ｕはまずリセットされ、かつコンピュータシステムは、
再構成されかつ再び初期設定される。再初期設定中に別
のＳＭＩがトリガされ、コンピュータシステムをＳＭＭ
にする。再びＳＭＭに入った場合、コンピュータシステ
ムのセーブした状態は、ＳＭＩサービスルーチンによっ
て、大規模記憶装置のリザーブしたエリアにセーブした
システムイメージを使用してＳＭＲＡＭに戻される。Ｒ
ＡＳＭ命令は、セーブした状態がＳＭＲＡＭに戻された
後に、ＳＭＩサービスルーチンによって実行される。再
開事象は、０ボルトサスペンド中に種々の様式でトリガ
できる。
サスペンドモードから取出し、かつＣＰＵをＳＭＩ検出
の直前の状態に戻すためにも使われる。しかしながら０
ボルトサスペンドの間に再開事象が検出されると、ＣＰ
Ｕはまずリセットされ、かつコンピュータシステムは、
再構成されかつ再び初期設定される。再初期設定中に別
のＳＭＩがトリガされ、コンピュータシステムをＳＭＭ
にする。再びＳＭＭに入った場合、コンピュータシステ
ムのセーブした状態は、ＳＭＩサービスルーチンによっ
て、大規模記憶装置のリザーブしたエリアにセーブした
システムイメージを使用してＳＭＲＡＭに戻される。Ｒ
ＡＳＭ命令は、セーブした状態がＳＭＲＡＭに戻された
後に、ＳＭＩサービスルーチンによって実行される。再
開事象は、０ボルトサスペンド中に種々の様式でトリガ
できる。
【００１４】
【実施例】次に図面を参照して、本発明の有利な実施例
を詳細に説明し、本発明の目的、構成及び効果を明らか
にする。オペレーティングシステムに依存することなく
永久記憶装置上にシステムイメージをセーブする方法及
び装置を開示する。この方法及び装置は、コンピュータ
システムに、特にバッテリ給電マイクロプロセッサベー
スのコンピュータシステムに特別の用途を有する。明確
化のため以下の説明において、特定の数、材料及び構造
は、本発明の全体的な理解のために示されている。しか
し本発明が特定の細部を含まずに実現できることは、当
該技術分野の専門家には明らかである。その他の場合に
おいて、良く知られたシステムは、本発明を不必要に不
明確にしないようにするため、概略的又はブロック図の
形で示してある。
を詳細に説明し、本発明の目的、構成及び効果を明らか
にする。オペレーティングシステムに依存することなく
永久記憶装置上にシステムイメージをセーブする方法及
び装置を開示する。この方法及び装置は、コンピュータ
システムに、特にバッテリ給電マイクロプロセッサベー
スのコンピュータシステムに特別の用途を有する。明確
化のため以下の説明において、特定の数、材料及び構造
は、本発明の全体的な理解のために示されている。しか
し本発明が特定の細部を含まずに実現できることは、当
該技術分野の専門家には明らかである。その他の場合に
おいて、良く知られたシステムは、本発明を不必要に不
明確にしないようにするため、概略的又はブロック図の
形で示してある。
【００１５】システム全体像 図１によれば、本発明を実施するバッテリ給電マイクロ
プロセッサベースのコンピュータシステムを例示するブ
ロック図が示されている。例示したバッテリ給電マイク
ロプロセッサベースのコンピュータシステム10につい
て、以下に簡単に説明する。例示したバッテリ給電マイ
クロプロセッサベースのコンピュータシステム10は、基
本的に本発明の法人譲受人、インテル・コーポレーショ
ン製の「Ｉｎｔｅｌ３８６（商標）ＳＬマイクロプロセ
ッサスーパーセット」である。しかしながら、本発明
が、この特定のマイクロプロセッサ構成に限定されるも
のではなく、マイクロプロセッサベース及び／又はバッ
テリ給電のものであるかどうかには関係なく、実質的に
あらゆるコンピュータシステム構成に組込むことができ
ることは明らかである。この説明全体において、レジス
タ名称及び信号命名のような「Ｉｎｔｅｌ３８６ＳＬマ
イクロプロセッサスーパーセット」に関連した所定の技
術用語が本発明の説明に使われている。このような技術
用語は、コンピュータシステム設計の分野における従事
者には明らかであり、かつそれ故にここでは詳細に説明
しない。
プロセッサベースのコンピュータシステムを例示するブ
ロック図が示されている。例示したバッテリ給電マイク
ロプロセッサベースのコンピュータシステム10につい
て、以下に簡単に説明する。例示したバッテリ給電マイ
クロプロセッサベースのコンピュータシステム10は、基
本的に本発明の法人譲受人、インテル・コーポレーショ
ン製の「Ｉｎｔｅｌ３８６（商標）ＳＬマイクロプロセ
ッサスーパーセット」である。しかしながら、本発明
が、この特定のマイクロプロセッサ構成に限定されるも
のではなく、マイクロプロセッサベース及び／又はバッ
テリ給電のものであるかどうかには関係なく、実質的に
あらゆるコンピュータシステム構成に組込むことができ
ることは明らかである。この説明全体において、レジス
タ名称及び信号命名のような「Ｉｎｔｅｌ３８６ＳＬマ
イクロプロセッサスーパーセット」に関連した所定の技
術用語が本発明の説明に使われている。このような技術
用語は、コンピュータシステム設計の分野における従事
者には明らかであり、かつそれ故にここでは詳細に説明
しない。
【００１６】例示したバッテリ給電マイクロプロセッサ
ベースのコンピュータシステム10はＧＥＮＣＰＵ、ＧＥ
ＮＩＯ及びＧＥＮＶＧＡと称する３つの主要部品を有す
る。ＧＥＮＣＰＵは拡張した中央処理ユニットである。
ＧＥＮＩＯは単一チップ入出力ユニットである。最後に
ＧＥＮＶＧＡは単一チップグラフィックインターフェー
スである。これら３つの部品は、ＩＳＡバス42を介して
互いに及び別のシステム（拡張スロット、キーボードコ
ントローラ及びディスクコントローラのようなもの）と
連絡を行う。
ベースのコンピュータシステム10はＧＥＮＣＰＵ、ＧＥ
ＮＩＯ及びＧＥＮＶＧＡと称する３つの主要部品を有す
る。ＧＥＮＣＰＵは拡張した中央処理ユニットである。
ＧＥＮＩＯは単一チップ入出力ユニットである。最後に
ＧＥＮＶＧＡは単一チップグラフィックインターフェー
スである。これら３つの部品は、ＩＳＡバス42を介して
互いに及び別のシステム（拡張スロット、キーボードコ
ントローラ及びディスクコントローラのようなもの）と
連絡を行う。
【００１７】ＧＥＮＣＰＵは、ＣＰＵ12、メモリコント
ローラ14、キャッシュコントローラ16、ＩＳＡバス制御
論理部18、及びラインバッファ20を有する。ＣＰＵ12は
複数の一般レジスタ（図示せず）、命令ポインタを含む
命令ポインタレジスタ（図示せず）、及び前命令ポイン
タを含む前命令ポインタレジスタ（図示せず）を有す
る。命令ポインタは命令のフェッチを制御する。ＣＰＵ
12は、それぞれ命令の実行に従って、実行すべき次の命
令と今実行された命令とを指定するため、命令ポインタ
と前命令ポインタを自動的に進める。さらにＣＰＵ12
は、複数の命令を実行する論理部（図示せず）を有す
る。これら命令は、０、１つ又は２つのオペランドの演
算を行う。オペランドは、オペランド内、レジスタ内又
はメモリ位置に存在する。ＣＰＵ12は、２つのモードの
動作を行い、すなわち実モード及び保護モードの動作を
行う。実モードと保護モードの第１の相違点は、論理ア
ドレスを線形アドレス、アドレススペースの寸法及びペ
ージング容量に変換することにある。
ローラ14、キャッシュコントローラ16、ＩＳＡバス制御
論理部18、及びラインバッファ20を有する。ＣＰＵ12は
複数の一般レジスタ（図示せず）、命令ポインタを含む
命令ポインタレジスタ（図示せず）、及び前命令ポイン
タを含む前命令ポインタレジスタ（図示せず）を有す
る。命令ポインタは命令のフェッチを制御する。ＣＰＵ
12は、それぞれ命令の実行に従って、実行すべき次の命
令と今実行された命令とを指定するため、命令ポインタ
と前命令ポインタを自動的に進める。さらにＣＰＵ12
は、複数の命令を実行する論理部（図示せず）を有す
る。これら命令は、０、１つ又は２つのオペランドの演
算を行う。オペランドは、オペランド内、レジスタ内又
はメモリ位置に存在する。ＣＰＵ12は、２つのモードの
動作を行い、すなわち実モード及び保護モードの動作を
行う。実モードと保護モードの第１の相違点は、論理ア
ドレスを線形アドレス、アドレススペースの寸法及びペ
ージング容量に変換することにある。
【００１８】付加的にＣＰＵ12は複数のハードウェア割
込みを実行する論理部（図示せず）を有する。ハードウ
ェア割込みは外部事象の結果として生じ、かつ２つのタ
イプ、すなわちマスク可能及びマスク不能に分類され
る。割込みは、現在の命令を実行した後にサービスされ
る。割込みのサービスによって割込みサービスルーチン
が終了した後、割込みを受けた命令の直後の命令の実行
が継続される。マスク可能な割込みは、代表的には非同
期の外部ハードウェア事象に応答するために使われる。
マスク不能の割込みは代表的には極めて高い優先順位の
事象をサービスするために使われる。
込みを実行する論理部（図示せず）を有する。ハードウ
ェア割込みは外部事象の結果として生じ、かつ２つのタ
イプ、すなわちマスク可能及びマスク不能に分類され
る。割込みは、現在の命令を実行した後にサービスされ
る。割込みのサービスによって割込みサービスルーチン
が終了した後、割込みを受けた命令の直後の命令の実行
が継続される。マスク可能な割込みは、代表的には非同
期の外部ハードウェア事象に応答するために使われる。
マスク不能の割込みは代表的には極めて高い優先順位の
事象をサービスするために使われる。
【００１９】さらにＣＰＵ12は、初めのシステム立上り
とリセットの間にコンピュータシステムを構成する論理
部（図示せず）を有する。コンピュータシステムを構成
した後に、ＣＰＵ12は、オペレーティングシステム（図
示せず）をロードし、かつ制御をオペレーティングシス
テムに引渡す。オペレーティングシステムは、初期のシ
ステム立上りとＣＰＵのリセットの間に、コンピュータ
システムを初期設定する初期設定ルーチンを含む。
とリセットの間にコンピュータシステムを構成する論理
部（図示せず）を有する。コンピュータシステムを構成
した後に、ＣＰＵ12は、オペレーティングシステム（図
示せず）をロードし、かつ制御をオペレーティングシス
テムに引渡す。オペレーティングシステムは、初期のシ
ステム立上りとＣＰＵのリセットの間に、コンピュータ
システムを初期設定する初期設定ルーチンを含む。
【００２０】ＧＥＮＩＯは、並列ポート（ＰＩＯ）22、
二重の直列ポート（ＳＩＯ）24a、24b、リアルタイムク
ロックユニット（ＲＴＣ）26、二重のプログラム可能割
込みコントローラ（ＰＩＣ）28a、28b、二重のプログラ
ム可能タイマ（ＰＩＴ）30a、30b、二重のダイレクトメ
モリアクセスコントローラ（ＤＭＡ）32a、32b、及び大
規模メモリコントローラ54を有する。ＧＥＮＶＧＡは、
ＶＧＡビデオコントローラ36、ビデオメモリコントロー
ラ38、及びフラットパネルディスプレイユニット用のイ
ンターフェース40を有する。
二重の直列ポート（ＳＩＯ）24a、24b、リアルタイムク
ロックユニット（ＲＴＣ）26、二重のプログラム可能割
込みコントローラ（ＰＩＣ）28a、28b、二重のプログラ
ム可能タイマ（ＰＩＴ）30a、30b、二重のダイレクトメ
モリアクセスコントローラ（ＤＭＡ）32a、32b、及び大
規模メモリコントローラ54を有する。ＧＥＮＶＧＡは、
ＶＧＡビデオコントローラ36、ビデオメモリコントロー
ラ38、及びフラットパネルディスプレイユニット用のイ
ンターフェース40を有する。
【００２１】付加的に３つの主要部品の外部に、システ
ムメモリ44、キャッシュメモリ46、システム管理メモリ
48、ビデオメモリ50、大規模メモリ56、及び通常のＶＧ
Ａモニタ用のインターフェース（ＰＡＬ／ＤＡＣ）52が
設けられている。システムメモリ44とシステム管理メモ
リ48は、メモリコントローラ14によってアクセスされ
る。キャッシュメモリ46とビデオメモリ50は、キャッシ
ュメモリコントローラ16及びビデオメモリコントローラ
38によってそれぞれアクセスされる。ビデオメモリ50
は、ＩＳＡバス42と２つのインターフェース40、52を介
してアクセスしてもよい。大規模メモリ56は、ＩＳＡバ
ス42を介してＤＭＡコントローラ32a、32bと大規模メモ
リコントローラ54によってアクセスされる。
ムメモリ44、キャッシュメモリ46、システム管理メモリ
48、ビデオメモリ50、大規模メモリ56、及び通常のＶＧ
Ａモニタ用のインターフェース（ＰＡＬ／ＤＡＣ）52が
設けられている。システムメモリ44とシステム管理メモ
リ48は、メモリコントローラ14によってアクセスされ
る。キャッシュメモリ46とビデオメモリ50は、キャッシ
ュメモリコントローラ16及びビデオメモリコントローラ
38によってそれぞれアクセスされる。ビデオメモリ50
は、ＩＳＡバス42と２つのインターフェース40、52を介
してアクセスしてもよい。大規模メモリ56は、ＩＳＡバ
ス42を介してＤＭＡコントローラ32a、32bと大規模メモ
リコントローラ54によってアクセスされる。
【００２２】「Ｉｎｔｅｌ３８６ＳＬ（商標）」マイク
ロプロセッサスーパーセットのこれ以上の説明について
は、刊行番号240815としてインテル・コーポレーション
から刊行された、Ｉｎｔｅｌ３８６ＳＬマイクロプロセ
ッサスーパーセット・プログラマーズ・リファレンス・
マニュアル、及び関連刊行物を参照されたい。
ロプロセッサスーパーセットのこれ以上の説明について
は、刊行番号240815としてインテル・コーポレーション
から刊行された、Ｉｎｔｅｌ３８６ＳＬマイクロプロセ
ッサスーパーセット・プログラマーズ・リファレンス・
マニュアル、及び関連刊行物を参照されたい。
【００２３】システムイメージセーブリザーブドエリア 図２−図３によれば、本発明によるシステムイメージセ
ーブのリザーブエリアの構造に関する目下有利な実施例
と変形実施例を図示する２つのブロック図が示されてい
る。図２に示された目下有利な実施例は、本発明のさら
に効果的な実施例であるが、既存のＢＩＯＳサポートの
変形を必要とする。図３に示された変形実施例は、本発
明を既存のＢＩＯＳサポートの変形なしに実施可能にす
る。図２に示すものは、ｍ個のシリンダの記憶容量を有
する大規模記憶装置56である。ｍ個のシリンダ58のうち
Ｎ個は、システムイメージのセーブのためリザーブされ
ており、ｍ−ｎ個のシリンダ60は汎用に利用できる。大
規模記憶装置56は、ＩＤＥハードディスクのような広い
カテゴリの不揮発性永久記憶装置を表すものである。
ーブのリザーブエリアの構造に関する目下有利な実施例
と変形実施例を図示する２つのブロック図が示されてい
る。図２に示された目下有利な実施例は、本発明のさら
に効果的な実施例であるが、既存のＢＩＯＳサポートの
変形を必要とする。図３に示された変形実施例は、本発
明を既存のＢＩＯＳサポートの変形なしに実施可能にす
る。図２に示すものは、ｍ個のシリンダの記憶容量を有
する大規模記憶装置56である。ｍ個のシリンダ58のうち
Ｎ個は、システムイメージのセーブのためリザーブされ
ており、ｍ−ｎ個のシリンダ60は汎用に利用できる。大
規模記憶装置56は、ＩＤＥハードディスクのような広い
カテゴリの不揮発性永久記憶装置を表すものである。
【００２４】ＢＩＯＳパラメータテーブル62も示されて
おり、このＢＩＯＳパラメータテーブルは、大規模記憶
装置56の正味の記憶容量を表す正味記憶容量パラメータ
64と、大規模記憶装置56のリザーブされたエリアの容量
を表すリザーブ記憶パラメータ68とを有する。リザーブ
したエリアと汎用エリアの間の分割は、正味の記憶容量
パラメータ64をｍ−ｎ個のシリンダに、かつリザーブ記
憶パラメータ68をｎ個のシリンダに初期設定することに
より行われる。
おり、このＢＩＯＳパラメータテーブルは、大規模記憶
装置56の正味の記憶容量を表す正味記憶容量パラメータ
64と、大規模記憶装置56のリザーブされたエリアの容量
を表すリザーブ記憶パラメータ68とを有する。リザーブ
したエリアと汎用エリアの間の分割は、正味の記憶容量
パラメータ64をｍ−ｎ個のシリンダに、かつリザーブ記
憶パラメータ68をｎ個のシリンダに初期設定することに
より行われる。
【００２５】オペレーティングシステムは、正味の記憶
容量パラメータ64に従って大規模記憶装置56の初めのｍ
−ｎの60個のシリンダを汎用に初期設定する。それによ
り次のｎ個のシリンダは、システムイメージセーブ用の
リザーブエリアとして残される。オペレーティングシス
テム独立システムイメージセーブソフトウェアは、２つ
のパラメータ64と68に従って、最初のｍ−ｎ個のシリン
ダの後の次のｎ個のシリンダ上に、システムイメージを
セーブする。オペレーティングシステムとシステムイメ
ージセーブソフトウェアの両方が、ＢＩＯＳパラメータ
テーブル割込み70を使用して、ＢＩＯＳパラメータテー
ブル62を設置する。オペレーティングシステムによる大
規模記憶装置のフォーマット化とアクセスは、良く知ら
れており、これ以上説明しない。オペレーティングシス
テム独立システムイメージセーブソフトウェアは、後で
図４及び図５によりさらに詳細に説明する。
容量パラメータ64に従って大規模記憶装置56の初めのｍ
−ｎの60個のシリンダを汎用に初期設定する。それによ
り次のｎ個のシリンダは、システムイメージセーブ用の
リザーブエリアとして残される。オペレーティングシス
テム独立システムイメージセーブソフトウェアは、２つ
のパラメータ64と68に従って、最初のｍ−ｎ個のシリン
ダの後の次のｎ個のシリンダ上に、システムイメージを
セーブする。オペレーティングシステムとシステムイメ
ージセーブソフトウェアの両方が、ＢＩＯＳパラメータ
テーブル割込み70を使用して、ＢＩＯＳパラメータテー
ブル62を設置する。オペレーティングシステムによる大
規模記憶装置のフォーマット化とアクセスは、良く知ら
れており、これ以上説明しない。オペレーティングシス
テム独立システムイメージセーブソフトウェアは、後で
図４及び図５によりさらに詳細に説明する。
【００２６】同様に図３には、ｍ個のシリンダの記憶容
量を有する大規模記憶装置56が示されている。ｍ個のシ
リンダのうちｎ個58は、システムイメージをセーブする
ためリザーブされ、ｍ−ｎ個の残りのシリンダ60は、汎
用に供される。しかしながらここには２つのＢＩＯＳパ
ラメータテーブル62'及び62"も示されており、これらそ
れぞれは、大規模記憶装置56の記憶容量を表す利用可能
な記憶容量パラメータ64'及び64"を含んでいる。ＢＩＯ
Ｓパラメータ割込み70は、第２のＢＩＯＳパラメータテ
ーブル62" のスタート位置を指示するように設定されて
いる。リザーブしたエリアと汎用エリアの間の分割は、
第１のＢＩＯＳパラメータテーブルの利用可能な記憶パ
ラメータ64' をｍ個のシリンダにかつ第２のＢＩＯＳパ
ラメータテーブルの利用可能な記憶パラメータ64" をｍ
−ｎ個のシリンダとして初期設定することにより達成さ
れる。
量を有する大規模記憶装置56が示されている。ｍ個のシ
リンダのうちｎ個58は、システムイメージをセーブする
ためリザーブされ、ｍ−ｎ個の残りのシリンダ60は、汎
用に供される。しかしながらここには２つのＢＩＯＳパ
ラメータテーブル62'及び62"も示されており、これらそ
れぞれは、大規模記憶装置56の記憶容量を表す利用可能
な記憶容量パラメータ64'及び64"を含んでいる。ＢＩＯ
Ｓパラメータ割込み70は、第２のＢＩＯＳパラメータテ
ーブル62" のスタート位置を指示するように設定されて
いる。リザーブしたエリアと汎用エリアの間の分割は、
第１のＢＩＯＳパラメータテーブルの利用可能な記憶パ
ラメータ64' をｍ個のシリンダにかつ第２のＢＩＯＳパ
ラメータテーブルの利用可能な記憶パラメータ64" をｍ
−ｎ個のシリンダとして初期設定することにより達成さ
れる。
【００２７】オペレーティングシステムは、利用可能な
記憶パラメータ64' に従って、大規模記憶装置56の初め
のｍ−ｎの60個のシリンダを汎用として初期設定し、次
のｎ個のシリンダをシステムイメージセーブ用のリザー
ブエリアとして残す。オペレーティングシステム独立シ
ステムイメージセーブソフトウェアは、２つのパラメー
タ64'及び64"に従って、最初のｍ−ｎ個のシリンダの後
の次のｎ個のシリンダにシステムイメージをセーブす
る。オペレーティングシステムとシステムイメージセー
ブソフトウェア両方が、ＢＩＯＳパラメータ割込み70を
使用して、第２のＢＩＯＳパラメータテーブル62" を設
置する。システムイメージセーブソフトウェアは、所定
の位置に第１のＢＩＯＳパラメータテーブル62'を設置
する。
記憶パラメータ64' に従って、大規模記憶装置56の初め
のｍ−ｎの60個のシリンダを汎用として初期設定し、次
のｎ個のシリンダをシステムイメージセーブ用のリザー
ブエリアとして残す。オペレーティングシステム独立シ
ステムイメージセーブソフトウェアは、２つのパラメー
タ64'及び64"に従って、最初のｍ−ｎ個のシリンダの後
の次のｎ個のシリンダにシステムイメージをセーブす
る。オペレーティングシステムとシステムイメージセー
ブソフトウェア両方が、ＢＩＯＳパラメータ割込み70を
使用して、第２のＢＩＯＳパラメータテーブル62" を設
置する。システムイメージセーブソフトウェアは、所定
の位置に第１のＢＩＯＳパラメータテーブル62'を設置
する。
【００２８】システム管理 図４には、図１に例示したバッテリ給電マイクロプロセ
ッサベースのコンピュータシステムにおけるシステム管
理の動作フローを示すブロック図が示されている。例示
したバッテリ給電マイクロプロセッサベースのコンピュ
ータシステムにおけるシステム管理は、次のように行わ
れる。
ッサベースのコンピュータシステムにおけるシステム管
理の動作フローを示すブロック図が示されている。例示
したバッテリ給電マイクロプロセッサベースのコンピュ
ータシステムにおけるシステム管理は、次のように行わ
れる。
【００２９】１．システム管理モード（ＳＭＭ）はＣＰ
Ｕに設けられている。ＳＭＭにおいて種々のシステム管
理機能が実行される。これらシステム管理機能は、オペ
レーティングシステム及びアプリケーションプログラム
に対して透過な様式で行われる。 ２．システム管理割込み（ＳＭＩ）は、ＣＰＵをＳＭＭ
にするために設けられている。ＳＭＩは、その他のマス
ク不能な割込みも含むその他すべての割込みより高い優
先順位を有するマスク不能な割込みである。 ３．ＳＭＩ処理部は、ＳＭＩをサービスするためにコン
ピュータシステムに設けられている。ＳＭＩ処理部は、
ＳＭＩトリガ事象を判定し、かつ従ってシステム管理機
能を実行する。 ４．システム管理メモリ（ＳＭＲＡＭ）は、ＳＭＩ処理
部及びＳＭＩを検出した時点のコンピュータシステムの
状態を記憶するため、コンピュータシステムに設けられ
ている。ＳＭＲＡＭは、ＳＭＭの場合にだけ、コンピュ
ータシステムのメモリアドレススペース内にマップを形
成される。 ５．再開命令（ＲＡＳＭ）は、ＣＰＵは、ＳＭＩ検出の
直前の状態に戻し、かつ次の命令において実行を再開す
る。 ６．ＳＭＩ事象をトリガする種々の機構及びＲＡＳＭ事
象をトリガする種々の機構は、コンピュータシステムに
設けられている。ＳＭＩ事象をトリガする機構の指定の
例は、外部ＳＭピンとローカル及びグローバルタイマで
ある。ＲＡＳＭ事象をトリガする機能の特定の例は、シ
ステム事象及びＩ／Ｏトラップである。
Ｕに設けられている。ＳＭＭにおいて種々のシステム管
理機能が実行される。これらシステム管理機能は、オペ
レーティングシステム及びアプリケーションプログラム
に対して透過な様式で行われる。 ２．システム管理割込み（ＳＭＩ）は、ＣＰＵをＳＭＭ
にするために設けられている。ＳＭＩは、その他のマス
ク不能な割込みも含むその他すべての割込みより高い優
先順位を有するマスク不能な割込みである。 ３．ＳＭＩ処理部は、ＳＭＩをサービスするためにコン
ピュータシステムに設けられている。ＳＭＩ処理部は、
ＳＭＩトリガ事象を判定し、かつ従ってシステム管理機
能を実行する。 ４．システム管理メモリ（ＳＭＲＡＭ）は、ＳＭＩ処理
部及びＳＭＩを検出した時点のコンピュータシステムの
状態を記憶するため、コンピュータシステムに設けられ
ている。ＳＭＲＡＭは、ＳＭＭの場合にだけ、コンピュ
ータシステムのメモリアドレススペース内にマップを形
成される。 ５．再開命令（ＲＡＳＭ）は、ＣＰＵは、ＳＭＩ検出の
直前の状態に戻し、かつ次の命令において実行を再開す
る。 ６．ＳＭＩ事象をトリガする種々の機構及びＲＡＳＭ事
象をトリガする種々の機構は、コンピュータシステムに
設けられている。ＳＭＩ事象をトリガする機構の指定の
例は、外部ＳＭピンとローカル及びグローバルタイマで
ある。ＲＡＳＭ事象をトリガする機能の特定の例は、シ
ステム事象及びＩ／Ｏトラップである。
【００３０】ＳＭＩ事象を検出した場合、ＣＰＵは、主
メモリスペースの所定のエリアにＳＭＲＡＭのマップを
形成する（ブロック102 ）。前に説明したように、通常
ＳＭＲＡＭは、主メモリスペースの一部としてマップを
形成されておらず、それによりオペレーティングシステ
ム及びアプリケーションからはアクセスできないように
なっている。付加的にＣＰＵは、ＳＭＲＡＭスペースに
システム状態をセーブし（ブロック104）、ＣＰＵを実
モードに切換え（ブロック106）、ＣＰＵのプログラム
レジスタを再初期設定し（ブロック108 ）、かつＳＭＩ
処理部の実行を開始する（ブロック110）。
メモリスペースの所定のエリアにＳＭＲＡＭのマップを
形成する（ブロック102 ）。前に説明したように、通常
ＳＭＲＡＭは、主メモリスペースの一部としてマップを
形成されておらず、それによりオペレーティングシステ
ム及びアプリケーションからはアクセスできないように
なっている。付加的にＣＰＵは、ＳＭＲＡＭスペースに
システム状態をセーブし（ブロック104）、ＣＰＵを実
モードに切換え（ブロック106）、ＣＰＵのプログラム
レジスタを再初期設定し（ブロック108 ）、かつＳＭＩ
処理部の実行を開始する（ブロック110）。
【００３１】ＳＭＭからの復旧は、ＲＡＳＭ事象を認識
した時に行われ、この事象は、ＳＭＩ処理部に「再開」
命令を実行させる。ＲＡＳＭマイクロコードは、ＳＭＲ
ＡＭに記憶されたシステム状態を復旧する（ブロック11
2 ）。システム状態を復旧した時、ＣＰＵはＳＭＲＡＭ
エリアを消去し、かつ主メモリスペースの一部としての
そのマップを消去し（ブロック114 ）、かつ割込みを受
けたオペレーティングシステム又はアプリケーションプ
ログラムの実行を継続する（ブロック116）。「Ｉｎｔ
ｅｌ３８６ＳＬ」マイクロプロセッサスーパーセットの
システム管理のこれ以上の説明については、刊行番号24
0815号としてインテル・コーポレーションから刊行され
たＩｎｔｅｌ３８６ＳＬマイクロプロセッサスーパーセ
ット・プログラマーズ、リファレンス・マニュアル及び
関連刊行物を参照されたい。
した時に行われ、この事象は、ＳＭＩ処理部に「再開」
命令を実行させる。ＲＡＳＭマイクロコードは、ＳＭＲ
ＡＭに記憶されたシステム状態を復旧する（ブロック11
2 ）。システム状態を復旧した時、ＣＰＵはＳＭＲＡＭ
エリアを消去し、かつ主メモリスペースの一部としての
そのマップを消去し（ブロック114 ）、かつ割込みを受
けたオペレーティングシステム又はアプリケーションプ
ログラムの実行を継続する（ブロック116）。「Ｉｎｔ
ｅｌ３８６ＳＬ」マイクロプロセッサスーパーセットの
システム管理のこれ以上の説明については、刊行番号24
0815号としてインテル・コーポレーションから刊行され
たＩｎｔｅｌ３８６ＳＬマイクロプロセッサスーパーセ
ット・プログラマーズ、リファレンス・マニュアル及び
関連刊行物を参照されたい。
【００３２】サスペンド管理 図５によれば、図１に例示したバッテリ給電マイクロプ
ロセッサベースのコンピュータシステムにおけるサスペ
ンド管理の動作フロを示すブロック図が示されている。
例示したバッテリ給電マイクロプロセッサベースのコン
ピュータシステムにおけるサスペンド管理は、次のよう
にして行われる。
ロセッサベースのコンピュータシステムにおけるサスペ
ンド管理の動作フロを示すブロック図が示されている。
例示したバッテリ給電マイクロプロセッサベースのコン
ピュータシステムにおけるサスペンド管理は、次のよう
にして行われる。
【００３３】１．サスペンドモードはコンピュータシス
テムに設けられている。 ２．０ボルトサスペンドを含む種々のレベルのサスペン
ドは、サスペンドモード下に設けられる。０ボルトサス
ペンドの場合、リアルタイムクロックと再開実行用の論
理部を除くすべての部品への給電が遮断される。 ３．種々のサスペンド要求遅延タイマは、コンピュータ
システムを１つのサスペンドレベルにする前に、経過の
進行を完了するために十分な時間を許容するために設け
られている。サスペンド要求遅延タイマは、サスペンド
要求を検出した時にスタートする。サスペンド遅延タイ
マは、その期間が満了した時、ＳＭＩをトリガする。サ
スペンド要求は、サスペンド要求取消しを計数中に検出
した時、取消される。 ４．サスペンド処理部はＳＭＩ処理部の一部として設け
られている。サスペンド処理部はサスペンド要求を処理
する。特に０ボルトサスペンド要求の場合には、サスペ
ンド処理部は、大規模記憶装置のリザーブしたエリアに
システムイメージをセーブし、かつリアルタイムクロッ
クと再開実行用の論理部を除くコンピュータシステムの
すべての部品への給電を遮断する。 ５．サスペンド要求をトリガする種々の機構及びサスペ
ンドモードの間にＲＡＳＭ事象をトリガする種々の機構
は、コンピュータシステムに設けられている。サスペン
ド要求をトリガする機構の特定の例は、サスペンドボタ
ン、自動電源遮断タイマ、及びローバッテリ検出器であ
る。サスペンドモードの間にＲＡＳＭ事象をトリガする
機構の特定の例は、再開ボタン及びモデムリング検出器
である。
テムに設けられている。 ２．０ボルトサスペンドを含む種々のレベルのサスペン
ドは、サスペンドモード下に設けられる。０ボルトサス
ペンドの場合、リアルタイムクロックと再開実行用の論
理部を除くすべての部品への給電が遮断される。 ３．種々のサスペンド要求遅延タイマは、コンピュータ
システムを１つのサスペンドレベルにする前に、経過の
進行を完了するために十分な時間を許容するために設け
られている。サスペンド要求遅延タイマは、サスペンド
要求を検出した時にスタートする。サスペンド遅延タイ
マは、その期間が満了した時、ＳＭＩをトリガする。サ
スペンド要求は、サスペンド要求取消しを計数中に検出
した時、取消される。 ４．サスペンド処理部はＳＭＩ処理部の一部として設け
られている。サスペンド処理部はサスペンド要求を処理
する。特に０ボルトサスペンド要求の場合には、サスペ
ンド処理部は、大規模記憶装置のリザーブしたエリアに
システムイメージをセーブし、かつリアルタイムクロッ
クと再開実行用の論理部を除くコンピュータシステムの
すべての部品への給電を遮断する。 ５．サスペンド要求をトリガする種々の機構及びサスペ
ンドモードの間にＲＡＳＭ事象をトリガする種々の機構
は、コンピュータシステムに設けられている。サスペン
ド要求をトリガする機構の特定の例は、サスペンドボタ
ン、自動電源遮断タイマ、及びローバッテリ検出器であ
る。サスペンドモードの間にＲＡＳＭ事象をトリガする
機構の特定の例は、再開ボタン及びモデムリング検出器
である。
【００３４】０ボルトサスペンド要求を検出したときＣ
ＰＵはサスペンドタイマを始動する（ブロック122 ）。
サスペンド取消しシステム事象が、サスペンドタイマの
満了以前に検出された場合（ブロック126 ）、ＣＰＵは
サスペンド要求を取消し（ブロック128）、その処理を
継続する（ブロック130）。
ＰＵはサスペンドタイマを始動する（ブロック122 ）。
サスペンド取消しシステム事象が、サスペンドタイマの
満了以前に検出された場合（ブロック126 ）、ＣＰＵは
サスペンド要求を取消し（ブロック128）、その処理を
継続する（ブロック130）。
【００３５】サスペンドタイマが満了した時、満了した
サスペンドタイマは、０ボルトサスペンドを要求したＳ
ＭＩをトリガする（ブロック132 ）。ＳＭＩを検出した
時にＣＰＵは、標準的なＳＭＭエントリ処理を前記のよ
うに行う（ブロック134 ）。ＳＭＩ処理部の一部として
構成されたサスペンド処理部は、標準的なＳＭＭエント
リ処理を完了した後にＳＭＩ処理部が処理を受持つとす
ぐに制御を行う。サスペンド処理部は、大規模記憶装置
のシステムイメージセーブリザーブエリア上にシステム
イメージをセーブする（ブロック136 ）。前に説明した
ように、サスペンド処理部は、ＢＩＯＳパラメータテー
ブルを使用してリザーブエリアを設置する。少なくとも
１つのＢＩＯＳパラメータテーブルはＢＩＯＳパラメー
タテーブル割込みを使用して設置される。２つのＢＩＯ
Ｓパラメータテーブルを使用する場合、もう一方は所定
の位置に設置されている。システムイメージをセーブし
た後に、サスペンド処理部は、リアルタイムクロックと
実行再開用の論理部とを除いたコンピュータシステムの
すべての部品への給電を遮断する（ブロック138）。
サスペンドタイマは、０ボルトサスペンドを要求したＳ
ＭＩをトリガする（ブロック132 ）。ＳＭＩを検出した
時にＣＰＵは、標準的なＳＭＭエントリ処理を前記のよ
うに行う（ブロック134 ）。ＳＭＩ処理部の一部として
構成されたサスペンド処理部は、標準的なＳＭＭエント
リ処理を完了した後にＳＭＩ処理部が処理を受持つとす
ぐに制御を行う。サスペンド処理部は、大規模記憶装置
のシステムイメージセーブリザーブエリア上にシステム
イメージをセーブする（ブロック136 ）。前に説明した
ように、サスペンド処理部は、ＢＩＯＳパラメータテー
ブルを使用してリザーブエリアを設置する。少なくとも
１つのＢＩＯＳパラメータテーブルはＢＩＯＳパラメー
タテーブル割込みを使用して設置される。２つのＢＩＯ
Ｓパラメータテーブルを使用する場合、もう一方は所定
の位置に設置されている。システムイメージをセーブし
た後に、サスペンド処理部は、リアルタイムクロックと
実行再開用の論理部とを除いたコンピュータシステムの
すべての部品への給電を遮断する（ブロック138）。
【００３６】サスペンドモードからの復旧は、「再開」
命令をＳＭＩ処理部に実行させるＲＡＳＭ事象を認識し
た時に行われる。コンピュータシステムが０ボルトサス
ペンド中にある時にＲＡＳＭ事象を検出すると、ＲＡＳ
Ｍ論理部は、ＣＰＵをリセットし（ブロック142 ）、か
つＣＰＵにコンピュータシステムを再認識させる（ブロ
ック144 ）。再構成の後にオペレーティングシステム
は、コンピュータシステムを再初期設定する（ブロック
146 ）。０ボルトサスペンドから復旧するためシステム
が再初期設定されたことを検出した時、再初期設定処理
は、別のＳＭＩをトリガする（ブロック148 ）。再びＳ
ＭＩを検出した時、ＣＰＵは、前記の標準的ＳＭＭエン
トリ処理を行う（ブロック150 ）。処理を受持ち、かつ
初期設定処理によってＳＭＩがトリガされたことを判定
した時、ＳＭＩ処理部は、大規模記憶装置のリザーブエ
リアにセーブされていたシステムイメージを使用して、
ＳＭＲＡＭのセーブエリアにセーブされていたシステム
状態を回復する（ブロック152 ）。セーブされていたシ
ステム状態に戻った後に、ＳＭＩ処理部は、ＲＡＳＭ命
令を実行する。ＲＡＳＭマイクロコードは、標準的なＲ
ＡＳＭ処理を実行し、かつＣＰＵを、０ボルトサスペン
ド要求によりＳＭＩがトリガされる直前の状態に戻す。
命令をＳＭＩ処理部に実行させるＲＡＳＭ事象を認識し
た時に行われる。コンピュータシステムが０ボルトサス
ペンド中にある時にＲＡＳＭ事象を検出すると、ＲＡＳ
Ｍ論理部は、ＣＰＵをリセットし（ブロック142 ）、か
つＣＰＵにコンピュータシステムを再認識させる（ブロ
ック144 ）。再構成の後にオペレーティングシステム
は、コンピュータシステムを再初期設定する（ブロック
146 ）。０ボルトサスペンドから復旧するためシステム
が再初期設定されたことを検出した時、再初期設定処理
は、別のＳＭＩをトリガする（ブロック148 ）。再びＳ
ＭＩを検出した時、ＣＰＵは、前記の標準的ＳＭＭエン
トリ処理を行う（ブロック150 ）。処理を受持ち、かつ
初期設定処理によってＳＭＩがトリガされたことを判定
した時、ＳＭＩ処理部は、大規模記憶装置のリザーブエ
リアにセーブされていたシステムイメージを使用して、
ＳＭＲＡＭのセーブエリアにセーブされていたシステム
状態を回復する（ブロック152 ）。セーブされていたシ
ステム状態に戻った後に、ＳＭＩ処理部は、ＲＡＳＭ命
令を実行する。ＲＡＳＭマイクロコードは、標準的なＲ
ＡＳＭ処理を実行し、かつＣＰＵを、０ボルトサスペン
ド要求によりＳＭＩがトリガされる直前の状態に戻す。
【００３７】０ボルトサスペンドを用いてサスペンド管
理について説明したが、種々のレベルのサスペンドが、
コンピュータシステムの種々の部品の給電遮断を含むそ
の他のレベルのサスペンドを含んでいてもよいことは明
らかである。同様に０ボルトサスペンドに関連して、オ
ペレーティングシステムに依存しない様式で永久記憶装
置上にシステムイメージをセーブする本発明を説明した
が、本発明をその他のＳＭＩトリガ事象によって実現で
きることも、明らかである。
理について説明したが、種々のレベルのサスペンドが、
コンピュータシステムの種々の部品の給電遮断を含むそ
の他のレベルのサスペンドを含んでいてもよいことは明
らかである。同様に０ボルトサスペンドに関連して、オ
ペレーティングシステムに依存しない様式で永久記憶装
置上にシステムイメージをセーブする本発明を説明した
が、本発明をその他のＳＭＩトリガ事象によって実現で
きることも、明らかである。
【００３８】その他の変形 本発明の方法を、目下有利は実施例と変形実施例に関連
して説明したが、本発明の方法が、前記実施例に限定さ
れるものでないことは、当該技術分野の専門家には明ら
かである。本発明の方法は、特許請求の範囲の権利範囲
内の変形及び代案によって実施してもよい。従って本明
細書と図面は、限定のためではなく、単なる例示とみな
されるものである。
して説明したが、本発明の方法が、前記実施例に限定さ
れるものでないことは、当該技術分野の専門家には明ら
かである。本発明の方法は、特許請求の範囲の権利範囲
内の変形及び代案によって実施してもよい。従って本明
細書と図面は、限定のためではなく、単なる例示とみな
されるものである。
【図１】本発明を実施する例示したバッテリ給電マイク
ロプロセッサベースのコンピュータシステムを示す機能
ブロック図である。
ロプロセッサベースのコンピュータシステムを示す機能
ブロック図である。
【図２】本発明のシステムイメージセーブリザーブエリ
アの構造の有利な実施例と変形実施例を示すブロック図
である。
アの構造の有利な実施例と変形実施例を示すブロック図
である。
【図３】本発明のシステムイメージセーブリザーブエリ
アの構造の有利な実施例と変形実施例を示すブロック図
である。
アの構造の有利な実施例と変形実施例を示すブロック図
である。
【図４】図１に例示したバッテリ給電マイクロプロセッ
サベースのコンピュータシステムにおけるシステム管理
を示すフローチャートである。
サベースのコンピュータシステムにおけるシステム管理
を示すフローチャートである。
【図５】図１に例示したバッテリ給電マイクロプロセッ
サベースのコンピュータシステムにおけるサスペンド管
理を示すフローチャートである。
サベースのコンピュータシステムにおけるサスペンド管
理を示すフローチャートである。
１０ コンピュータシステム １２ ＣＰＵ １４ メモリコントローラ １６ キャッシュコントローラ ２０ ラインバッファ ２８ プログラム可能割込みコントローラ ３０ プログラム可能タイマ ３２ 直接メモリアクセスコントローラ ３６ グラフィックコントローラ ３８ ビデオメモリコントローラ ４０ インターフェース ４４ システムメモリ ４８ システム管理メモリ ５０ ビデオメモリ ５２ インターフェース ５４ 大規模メモリコントローラ ５８ システムイメージセーブリザーブエリア ６２ ＢＩＯＳパラメータテーブル ６４ 記憶容量パラメータ ６８ リザーブメモリパラメータ
Claims (2)
- 【請求項１】 中央処理ユニット（ＣＰＵ）が、少なく
とも１つのメモリユニット及び少なくとも１つの永久記
憶ユニットに連結されており、前記ＣＰＵの複数の命令
を含む少なくとも１つのオペレーティングシステムを実
行し、さらにＣＰＵが、少なくとも２つのプログラム実
行モード、すなわち実モードと保護モードを有し、かつ
プログラム実行を中断する少なくとも１つの割込みを有
するコンピュータシステムにおいて、前記オペレーティ
ングシステムとは独立に、少なくとも１つの永久記憶ユ
ニットに前記コンピュータシステムのシステムイメージ
をセーブする方法において、 （ａ）少なくとも１つの永久記憶ユニットに、前記コン
ピュータシステムのシステムイメージをセーブする、専
用の、フォーマット化されておらず、かつオペレーティ
ングシステムによる一般的なメモリに使用されるシステ
ムイメージをセーブするエリアをリザーブし、 （ｂ）前記少なくとも１つの永久記憶ユニットの専用メ
モリエリアに割込み処理プログラムを記憶し、その割込
み処理プログラムはリザーブしたシステムイメージをセ
ーブするエリアにシステムイメージをセーブするため実
行可能な命令を含み、かつ前記専用メモリエリアは主メ
モリスペースの一部としてマッピングされず、それによ
り前記専用メモリエリアが、前記ＣＰＵにより実行され
る前記オペレーティングシステム及びその他のプログラ
ムによってアクセス不能とされ、 （ｃ）あらかじめ決められた入力を受信した場合、前記
オペレーティングシステム及びその他のプログラムいず
れかの実行に、前記オペレーティングシステム及びその
他のプログラムいずれかによってはマスク不能であり、
かつその他の割込みより高い優先順位を有する割込みを
行い、 （ｄ）主記憶スペースの所定のセグメントに前記専用メ
モリエリアをスイッチインし、かつマッピングを行い、 （ｅ）前記コンピュータシステムの現在のシステム状態
データを前記専用メモリエリアに記憶し、 （ｆ）ＣＰＵを実モード実行に切換え、かつ （ｇ）コンピュータシステムの前記記憶したシステム状
態データを含む、リザーブされたシステムイメージをセ
ーブするエリアにセーブされたシステムイメージを前記
割込み処理プログラムの実行を開始し、 それにより前記コンピュータシステムの前記システムイ
メージが、前記オペレーティングシステムとは独立に、
前記少なくとも１つの永久記憶ユニットにセーブできる
ようにしたことを特徴とするコンピュータシステムのシ
ステムイメージをセーブする方法。 - 【請求項２】 中央処理ユニット（ＣＰＵ）が、少なく
とも１つのメモリユニット及び少なくとも１つの永久記
憶ユニットに接続されており、前記ＣＰＵの複数の命令
を含む少なくとも１つのオペレーティングシステムを実
行し、さらにＣＰＵが、少なくとも２つのプログラム実
行モード、すなわち実モードと保護モードを有し、かつ
プログラム実行を中断する少なくとも１つの割込みを有
する、コンピュータシステムのシステムイメージをセー
ブする方法を実施するコンピュータシステムにおいて、 （ａ）少なくとも１つの永久記憶ユニットが、コンピュ
ータシステムのシステムイメージをセーブするためリザ
ーブされる、フォーマット化されておらず、かつオペレ
ーティングシステムによる一般的な記憶に使用されるエ
リアを有し、 （ｂ）少なくとも１つのメモリユニットが、割込み処理
プログラムとコンピュータシステムの現在のシステム状
態データとを記憶するため専用メモリエリアを有し、前
記専用メモリエリアは、主メモリスペースの一部として
マッピングされず、それにより前記専用メモリエリア
が、前記ＣＰＵによって実行される前記オペレーティン
グシステム及びその他のプログラムによってアクセス不
能になっており、 （ｃ）システムマネージメント割込み（ＳＭＩ）をサー
ビスするための前記割込み処理プログラムは、リザーブ
されたシステムイメージセーブエリア上にシステムイメ
ージをセーブするため実行可能な命令を含み、前記コン
ピュータシステムの前記セーブされたシステムイメージ
は、前記コンピュータシステムの前記記憶したシステム
データを含み、 （ｄ）前記割込みは、前記オペレーティングシステム及
びその他のプログラムいずれかの実行に割込みを行うた
め前記ＳＭＩを有し、もし、主メモリスペースの所定の
セグメントに前記専用メモリエリアをスイッチインしか
つマッピングを行い、前記コンピュータシステムの前記
現在のシステム状態データを前記専用メモリエリアに記
憶し、前記ＣＰＵを実モード実行に切換え、かつ前記割
込み処理プログラムの実行を開始することのいずれかが
生じたとき、前記ＳＭＩは、前記オペレーティングシス
テム及びその他のプログラムいずれかによってはマスク
不能であり、かつその他の割込みより高い優先順位を有
し、 （ｅ）所定の入力を検出するため及び所定の入力を検出
した時に前記ＳＭＩをトリガするため割込み検出手段が
設けられており、 それにより前記コンピュータシステムの前記システムイ
メージが、前記オペレーティングシステムとは独立に、
前記少なくとも１つの永久記憶ユニットにセーブできる
ことを特徴とするコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US85832392A | 1992-03-25 | 1992-03-25 | |
| US858,323 | 1992-03-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0695769A true JPH0695769A (ja) | 1994-04-08 |
| JP3442100B2 JP3442100B2 (ja) | 2003-09-02 |
Family
ID=25328038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08945093A Expired - Fee Related JP3442100B2 (ja) | 1992-03-25 | 1993-03-25 | コンピュータシステムのシステムイメージをセーブする方法及びこの方法を実施するコンピュータシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5339437A (ja) |
| JP (1) | JP3442100B2 (ja) |
| DE (1) | DE4309532C2 (ja) |
| IT (1) | IT1272146B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7925815B1 (en) * | 2006-06-29 | 2011-04-12 | David Dunn | Modifications to increase computer system security |
| US8661265B1 (en) | 2006-06-29 | 2014-02-25 | David Dunn | Processor modifications to increase computer system security |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155809A (en) * | 1989-05-17 | 1992-10-13 | International Business Machines Corp. | Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware |
| GB2266606B (en) * | 1992-04-27 | 1996-02-14 | Intel Corp | A microprocessor with an external command mode |
| US5437039A (en) * | 1992-05-21 | 1995-07-25 | Intel Corporation | Servicing transparent system interrupts and reducing interrupt latency |
| JP2880863B2 (ja) * | 1992-10-29 | 1999-04-12 | 株式会社東芝 | サスペンド制御方法およびシステム |
| US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
| JP2688164B2 (ja) * | 1993-07-26 | 1997-12-08 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報処理システム |
| JP3106401B2 (ja) * | 1993-07-26 | 2000-11-06 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 情報処理システム |
| WO1995013580A1 (en) * | 1993-11-09 | 1995-05-18 | Arcada Software | Data backup and restore system for a computer network |
| US5745770A (en) * | 1993-12-27 | 1998-04-28 | Intel Corporation | Method and apparatus for servicing simultaneous I/O trap and debug traps in a microprocessor |
| US6282645B1 (en) * | 1994-02-28 | 2001-08-28 | Kabushiki Kaisha Toshiba | Computer system for reading/writing system configuration using I/O instruction |
| JP2974577B2 (ja) * | 1994-02-28 | 1999-11-10 | 株式会社東芝 | コンピュータシステム |
| US5530891A (en) * | 1994-05-31 | 1996-06-25 | Advanced Micro Devices | System management interrupt mechanism within a symmetrical multiprocessing system |
| US5537656A (en) * | 1994-06-17 | 1996-07-16 | Intel Corporation | Method and apparatus for a microprocessor to enter and exit a reduced power consumption state |
| EP0715258B1 (en) * | 1994-07-22 | 1998-10-07 | Advanced Micro Devices, Inc. | Improved computer system |
| US5623673A (en) * | 1994-07-25 | 1997-04-22 | Advanced Micro Devices, Inc. | System management mode and in-circuit emulation memory mapping and locking method |
| JP2634147B2 (ja) * | 1994-09-16 | 1997-07-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータシステム、キャッシュヒットの判定方法 |
| US5604904A (en) * | 1994-09-26 | 1997-02-18 | Intel Corporation | Method and apparatus for accessing system management functions of a computer system |
| US5638532A (en) * | 1994-12-06 | 1997-06-10 | Digital Equipment Corporation | Apparatus and method for accessing SMRAM in a computer based upon a processor employing system management mode |
| KR0172003B1 (ko) * | 1995-03-28 | 1999-03-30 | 김광호 | 컴퓨터 시스템 및 그 제어방법 |
| US6393584B1 (en) | 1995-04-26 | 2002-05-21 | International Business Machines Corporation | Method and system for efficiently saving the operating state of a data processing system |
| US5748874A (en) * | 1995-06-05 | 1998-05-05 | Mti Technology Corporation | Reserved cylinder for SCSI device write back cache |
| US5724027A (en) * | 1995-09-28 | 1998-03-03 | Intel Corporation | Method and apparatus for providing system security to personal computer systems using transparent system interrupt |
| US5734910A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Integrating multi-modal synchronous interrupt handlers for computer system |
| US5974552A (en) * | 1995-12-29 | 1999-10-26 | Samsung Electronics Co., Ltd. | Method and apparatus for executing a scheduled operation after wake up from power off state |
| US6678712B1 (en) | 1996-01-19 | 2004-01-13 | International Business Machines Corporation | Method and system for executing a program under one of a plurality of mutually exclusive operating environments |
| US5949762A (en) * | 1996-01-24 | 1999-09-07 | Telebit Corporation | Apparatus and method for processing multiple telephone calls |
| JP2988866B2 (ja) * | 1996-02-29 | 1999-12-13 | 株式会社東芝 | コンピュータシステム |
| KR100245199B1 (ko) * | 1996-05-21 | 2000-02-15 | 윤종용 | 네트워크 사용중의 절전기능을 갖는 컴퓨터의 절전모드전환방법 |
| US5909696A (en) * | 1996-06-04 | 1999-06-01 | Intel Corporation | Method and apparatus for caching system management mode information with other information |
| US5729760A (en) * | 1996-06-21 | 1998-03-17 | Intel Corporation | System for providing first type access to register if processor in first mode and second type access to register if processor not in first mode |
| US5915119A (en) * | 1996-10-01 | 1999-06-22 | Ncr Corporation | Proxy terminal for network controlling of power managed user terminals in suspend mode |
| US6065125A (en) * | 1996-10-30 | 2000-05-16 | Texas Instruments Incorporated | SMM power management circuits, systems, and methods |
| US6038632A (en) * | 1997-05-07 | 2000-03-14 | Kabushiki Kaisha Toshiba | Interrupt control on SMM |
| US6073206A (en) | 1998-04-30 | 2000-06-06 | Compaq Computer Corporation | Method for flashing ESCD and variables into a ROM |
| US6243809B1 (en) | 1998-04-30 | 2001-06-05 | Compaq Computer Corporation | Method of flash programming or reading a ROM of a computer system independently of its operating system |
| US6223284B1 (en) | 1998-04-30 | 2001-04-24 | Compaq Computer Corporation | Method and apparatus for remote ROM flashing and security management for a computer system |
| GB2337345B (en) * | 1998-05-15 | 2000-11-29 | Motorola Israel Ltd | Mapping computer related programs in memory |
| US6212592B1 (en) | 1998-09-17 | 2001-04-03 | Micron Technology, Inc. | Computer system for processing system management interrupt requests |
| US6145048A (en) * | 1998-09-17 | 2000-11-07 | Micron Technology, Inc. | Method of processing system management interrupt requests |
| US6122732A (en) * | 1998-10-23 | 2000-09-19 | Compaq Computer Corporation | System management interrupt for a desktop management interface/system management basic input output system interface function |
| US6615288B1 (en) | 1999-12-27 | 2003-09-02 | Dell Products L.P. | Generating system management interrupt in response to usb controller signal and processing interrupt routine in upper most level of system memory |
| US6694401B2 (en) * | 2001-12-28 | 2004-02-17 | Intel Corporation | Method and apparatus for executing real-mode interrupts from within extended SMRAM handler |
| JP3813930B2 (ja) * | 2002-01-09 | 2006-08-23 | 松下電器産業株式会社 | プロセッサ及びプログラム実行方法 |
| JP4132849B2 (ja) * | 2002-02-06 | 2008-08-13 | 富士通株式会社 | 半導体装置および電子装置 |
| US7165135B1 (en) * | 2002-04-18 | 2007-01-16 | Advanced Micro Devices, Inc. | Method and apparatus for controlling interrupts in a secure execution mode-capable processor |
| US7421431B2 (en) * | 2002-12-20 | 2008-09-02 | Intel Corporation | Providing access to system management information |
| JP4750350B2 (ja) * | 2003-03-13 | 2011-08-17 | パナソニック株式会社 | タスク切換装置、方法及びプログラム |
| US7185229B2 (en) * | 2003-12-04 | 2007-02-27 | International Business Machines Corporation | Method and system for performing remote maintenance operations on a battery powered computer |
| US20060143612A1 (en) * | 2004-12-28 | 2006-06-29 | International Business Machines Corporation | Deskside device-based suspend/resume process |
| US7953994B2 (en) | 2007-03-26 | 2011-05-31 | Stmicroelectronics Pvt. Ltd. | Architecture incorporating configurable controller for reducing on chip power leakage |
| US8296768B2 (en) * | 2007-06-30 | 2012-10-23 | Intel Corporation | Method and apparatus to enable runtime processor migration with operating system assistance |
| US8843742B2 (en) * | 2008-08-26 | 2014-09-23 | Hewlett-Packard Company | Hypervisor security using SMM |
| EP2287732A1 (en) * | 2009-08-21 | 2011-02-23 | Telefonaktiebolaget L M Ericsson (Publ) | Method, apparatus and computer program for memory retention |
| JP5432767B2 (ja) * | 2010-02-25 | 2014-03-05 | 日本光電工業株式会社 | リモートメンテナンスシステム及び中継ユニット |
| US8819225B2 (en) | 2010-11-15 | 2014-08-26 | George Mason Research Foundation, Inc. | Hardware-assisted integrity monitor |
| US10055227B2 (en) | 2012-02-07 | 2018-08-21 | Qualcomm Incorporated | Using the least significant bits of a called function's address to switch processor modes |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0418448A1 (en) * | 1989-09-22 | 1991-03-27 | Computers Iberica S.A. | A system for the protection against mains supply failure for computers by storing the processed information held in the volatile memory |
| JP2644348B2 (ja) * | 1989-11-30 | 1997-08-25 | 株式会社東芝 | コンピュータシステム |
| US5175853A (en) * | 1990-10-09 | 1992-12-29 | Intel Corporation | Transparent system interrupt |
-
1993
- 1993-03-24 DE DE4309532A patent/DE4309532C2/de not_active Expired - Fee Related
- 1993-03-25 IT ITMI930578A patent/IT1272146B/it active IP Right Grant
- 1993-03-25 JP JP08945093A patent/JP3442100B2/ja not_active Expired - Fee Related
- 1993-10-20 US US08/140,277 patent/US5339437A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7925815B1 (en) * | 2006-06-29 | 2011-04-12 | David Dunn | Modifications to increase computer system security |
| US8661265B1 (en) | 2006-06-29 | 2014-02-25 | David Dunn | Processor modifications to increase computer system security |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1272146B (it) | 1997-06-11 |
| ITMI930578A0 (it) | 1993-03-25 |
| ITMI930578A1 (it) | 1994-09-25 |
| DE4309532C2 (de) | 1996-10-31 |
| DE4309532A1 (de) | 1993-09-30 |
| JP3442100B2 (ja) | 2003-09-02 |
| US5339437A (en) | 1994-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442100B2 (ja) | コンピュータシステムのシステムイメージをセーブする方法及びこの方法を実施するコンピュータシステム | |
| US5276888A (en) | Computer system with interrupts transparent to its operating system and application programs | |
| US5369771A (en) | Computer with transparent power-saving manipulation of CPU clock | |
| EP0662652B1 (en) | Method and apparatus for reducing power consumption in a computer system | |
| EP2239662B1 (en) | System management mode inter-processor interrupt redirection | |
| JPH06236284A (ja) | コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム | |
| US5794054A (en) | Flash ROM sharing between a processor and a controller | |
| US5819087A (en) | Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events | |
| JP3845639B2 (ja) | マルチスレッド・プロセッサを単一スレッド・モード及び同時マルチスレッド・モードの間で動的に切り替える装置及び方法 | |
| JP3943665B2 (ja) | スリープ制御方法、およびイベント通知方法 | |
| JP4580528B2 (ja) | コンピュータシステムおよびそのレジューム処理方法 | |
| US5497497A (en) | Method and apparatus for resetting multiple processors using a common ROM | |
| US7971081B2 (en) | System and method for fast platform hibernate and resume | |
| US5931951A (en) | Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode | |
| US7730330B1 (en) | System and method for saving and restoring a processor state without executing any instructions from a first instruction set | |
| JP2743233B2 (ja) | マイクロプロセッサ装置及び自動化停止状態再始動を実行させる方法 | |
| US6681336B1 (en) | System and method for implementing a user specified processing speed in a computer system and for overriding the user specified processing speed during a startup and shutdown process | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| TWI390410B (zh) | 不須執行電力開啟自我測試之操作系統傳送及啟動 | |
| US5274826A (en) | Transparent system interrupts with automated input/output trap restart | |
| TWI485623B (zh) | 快速喚醒電腦系統方法與電腦系統 | |
| JP3943764B2 (ja) | コンピュータシステムおよびそのｃｐｕ性能制御方法 | |
| JP3961669B2 (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JP2753781B2 (ja) | マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法 | |
| JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |