JPH0683519B2 - ノイズシーケンサの制御回路 - Google Patents
ノイズシーケンサの制御回路Info
- Publication number
- JPH0683519B2 JPH0683519B2 JP1270618A JP27061889A JPH0683519B2 JP H0683519 B2 JPH0683519 B2 JP H0683519B2 JP 1270618 A JP1270618 A JP 1270618A JP 27061889 A JP27061889 A JP 27061889A JP H0683519 B2 JPH0683519 B2 JP H0683519B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- output signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stereophonic System (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、左右ステレオ信号LT及びRTからその和及び差
に相当するセンター（Ｃ）出力信号及びサラウンド
（Ｓ）出力信号を作成し、左右ステレオ出力信号、セン
ター出力信号及びサラウンド出力信号を用いて音響再生
を行なう4ch（チャンネル）スピーカシステムに用いら
れるノイズシーケンサの制御回路に関する。
に相当するセンター（Ｃ）出力信号及びサラウンド
（Ｓ）出力信号を作成し、左右ステレオ出力信号、セン
ター出力信号及びサラウンド出力信号を用いて音響再生
を行なう4ch（チャンネル）スピーカシステムに用いら
れるノイズシーケンサの制御回路に関する。
（ロ）従来の技術 左右ステレオ出力信号、センター出力信号及びサラウン
ド出力信号を発生する4chスピーカシステムでは、４つ
の出力信号をそれぞれ増幅し、対応するスピーカを駆動
する為のパワーアンプを必要とする。しかして、その様
なシステムにおいては、スピーカから発生する音量のバ
ランスがとれていないと、所望のサラウンド効果が得ら
れない。その為、前記4chスピーカシステムにおいて
は、ノイズシーケンサというバランス調整源が設けら
れ、前記ノイズシーケンサの出力信号をデコーダに印加
した状態においてパワーアンプのボリュームを調整して
バランス調整を行なう様に成されている。その様なシス
テムは、例えば実願昭63−96021号に記載されている。
ド出力信号を発生する4chスピーカシステムでは、４つ
の出力信号をそれぞれ増幅し、対応するスピーカを駆動
する為のパワーアンプを必要とする。しかして、その様
なシステムにおいては、スピーカから発生する音量のバ
ランスがとれていないと、所望のサラウンド効果が得ら
れない。その為、前記4chスピーカシステムにおいて
は、ノイズシーケンサというバランス調整源が設けら
れ、前記ノイズシーケンサの出力信号をデコーダに印加
した状態においてパワーアンプのボリュームを調整して
バランス調整を行なう様に成されている。その様なシス
テムは、例えば実願昭63−96021号に記載されている。
前記公報に記載されているノイズシーケンサは、４つの
出力信号を所定時間（約1.5秒）毎に自動的に切換えて
デコーダに印加する様に成されており、聴取者は、順に
放音する４つのスピーカの音量を確認しながらバランス
調整を行なうことが出来る。
出力信号を所定時間（約1.5秒）毎に自動的に切換えて
デコーダに印加する様に成されており、聴取者は、順に
放音する４つのスピーカの音量を確認しながらバランス
調整を行なうことが出来る。
（ハ）発明が解決しようとする課題 ところで、一般に前述の4chスピーカシステムはテレビ
ジョン受像機に搭載される。その際、L,C及びＲチャン
ネルのスピーカなテレビジョン受像機と一体化されてい
るので、設けられているが、Ｓチャンネルのスピーカ
は、聴取者が自分で設置しなければならないので設けら
れていない場合がある。その様な場合に、前述のノイズ
シーケンサを使用すると、Ｓチャンネルの期間、放音す
べきスピーカが存在しない為、無音の状態となってしま
う。本来ならば、各スピーカから1.5秒間の試験信号が
連続して放音されるべきなのに、上述の如き使い方をす
ると、無信号期間を含んでしまい違和感を感ずるという
問題があった。
ジョン受像機に搭載される。その際、L,C及びＲチャン
ネルのスピーカなテレビジョン受像機と一体化されてい
るので、設けられているが、Ｓチャンネルのスピーカ
は、聴取者が自分で設置しなければならないので設けら
れていない場合がある。その様な場合に、前述のノイズ
シーケンサを使用すると、Ｓチャンネルの期間、放音す
べきスピーカが存在しない為、無音の状態となってしま
う。本来ならば、各スピーカから1.5秒間の試験信号が
連続して放音されるべきなのに、上述の如き使い方をす
ると、無信号期間を含んでしまい違和感を感ずるという
問題があった。
（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、クロック信
号を分周する分周回路と、クロック信号に応じて動作す
る巡回型シフトレジスタから成る入力バッファ回路と、
該入力バッファ回路の出力信号をデコードするデコード
回路と、該デコード回路の出力信号を前記分周回路の第
１分周出力信号に応じて発生する出力バッファ回路と、
該出力バッファ回路の出力信号の状態が特定のチャンネ
ルであることを検出する検出手段と、該検出手段の検出
出力をモード切換信号に応じて通過又は遮断するゲート
手段と、前記分周回路の第２分周出力信号及び該第２分
周出力信号より短い周期の第３分周出力信号のいずれか
を前記ゲート手段の出力信号に応じて選択し、前記入力
バッファ回路にクロック信号として印加する選択回路
と、を備え、前記出力バッファ回路の出力端よりノイズ
シーケンサを駆動する為の制御信号を得るようにしたこ
とを特徴とする。
号を分周する分周回路と、クロック信号に応じて動作す
る巡回型シフトレジスタから成る入力バッファ回路と、
該入力バッファ回路の出力信号をデコードするデコード
回路と、該デコード回路の出力信号を前記分周回路の第
１分周出力信号に応じて発生する出力バッファ回路と、
該出力バッファ回路の出力信号の状態が特定のチャンネ
ルであることを検出する検出手段と、該検出手段の検出
出力をモード切換信号に応じて通過又は遮断するゲート
手段と、前記分周回路の第２分周出力信号及び該第２分
周出力信号より短い周期の第３分周出力信号のいずれか
を前記ゲート手段の出力信号に応じて選択し、前記入力
バッファ回路にクロック信号として印加する選択回路
と、を備え、前記出力バッファ回路の出力端よりノイズ
シーケンサを駆動する為の制御信号を得るようにしたこ
とを特徴とする。
（ホ）作 用 本発明に依れば、各チャンネルに対応する４ビットの信
号を発生する出力バッファ回路の出力信号がＳチャンネ
ルの状態であることを検出すると、巡回型シフトレジス
タから成る入力バッファ回路に強制的にクロック信号を
印加し、該入力バッファ回路の状態がＳチャンネルの状
態をとばした状態となるようにしている。
号を発生する出力バッファ回路の出力信号がＳチャンネ
ルの状態であることを検出すると、巡回型シフトレジス
タから成る入力バッファ回路に強制的にクロック信号を
印加し、該入力バッファ回路の状態がＳチャンネルの状
態をとばした状態となるようにしている。
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、クロック
端子（１）からのクロック信号を分周する分周回路
（２）と、第１及び第2D−FF（３）及び（４）から成る
入力バッファ回路（５）と、該入力バッファ回路（５）
の出力信号をデコードするデコード回路（６）と、該デ
コード回路（６）の出力信号を前記分周回路（２）の第
１分周出力信号Q1に応じて出力する第３乃至第6D−FF
（７）乃至（10）から成る出力バッファ回路（11）と、
１又は０の制御信号を発生するスイッチ（12）と、前記
第3D−FF（７）の３出力と前記スイッチ（12）の出力
制御信号とが印加されるアンドゲート（13）と、前記分
周回路（２）の第１分周出力信号Q1の反転信号１又は
第２分周出力信号のいずれかを前記アンドゲート（13）
の出力信号に応じて選択する選択回路（14）とから構成
されている。
端子（１）からのクロック信号を分周する分周回路
（２）と、第１及び第2D−FF（３）及び（４）から成る
入力バッファ回路（５）と、該入力バッファ回路（５）
の出力信号をデコードするデコード回路（６）と、該デ
コード回路（６）の出力信号を前記分周回路（２）の第
１分周出力信号Q1に応じて出力する第３乃至第6D−FF
（７）乃至（10）から成る出力バッファ回路（11）と、
１又は０の制御信号を発生するスイッチ（12）と、前記
第3D−FF（７）の３出力と前記スイッチ（12）の出力
制御信号とが印加されるアンドゲート（13）と、前記分
周回路（２）の第１分周出力信号Q1の反転信号１又は
第２分周出力信号のいずれかを前記アンドゲート（13）
の出力信号に応じて選択する選択回路（14）とから構成
されている。
まず、４チャンネルの試験信号を発生させる場合につい
て説明する。この場合にはスイッチ（12）を図示の如く
接点ａ側に切換える。すると、Ｌレベルの制御信号がア
ンドゲート（13）に加わり、その出力はＬレベルとなる
ので、選択回路（14）のアンドゲート（19）が導通し、
アンドゲート（20）が遮断する。そして、クロック端子
（１）からのクロック信号が、分周回路（２）で分周さ
れると、第１分周出力信号Q1の反転信号１がアンドゲ
ート（19）を介して入力バッファ回路（５）にクロック
信号として加わる。該クロック信号に応じて入力バッフ
ァ回路（５）が駆動されると、そのQ1及びQ2出力は第２
図の如くなりL,C,R及びＳのチャンネルに対応する２ビ
ットの信号を発生する。該信号は、デコード回路（６）
でデコードされ、第３図に示す如き４ビットの信号とな
り、出力バッファ回路（11）を構成する第３乃至第6D−
FF（７）乃至（10）のＤ入力に印加される。前記第３乃
至第6D−FF（７）乃至（10）は、分周回路（２）の第１
分周出力信号Q1に応じて第３図のデータを読み込み、出
力端子（15）乃至（18）に出力する。分周回路（２）の
分周出力Q1及び１は逆相の関係であるので、前記分周
出力の周期が1.5秒となるようにすれば、1.5秒周期で変
化する制御信号が得られる。従って、前記制御信号を用
いてノイズシーケンサ（図示せず）を制御すれば４チャ
ンネルの試験信号が得られる。
て説明する。この場合にはスイッチ（12）を図示の如く
接点ａ側に切換える。すると、Ｌレベルの制御信号がア
ンドゲート（13）に加わり、その出力はＬレベルとなる
ので、選択回路（14）のアンドゲート（19）が導通し、
アンドゲート（20）が遮断する。そして、クロック端子
（１）からのクロック信号が、分周回路（２）で分周さ
れると、第１分周出力信号Q1の反転信号１がアンドゲ
ート（19）を介して入力バッファ回路（５）にクロック
信号として加わる。該クロック信号に応じて入力バッフ
ァ回路（５）が駆動されると、そのQ1及びQ2出力は第２
図の如くなりL,C,R及びＳのチャンネルに対応する２ビ
ットの信号を発生する。該信号は、デコード回路（６）
でデコードされ、第３図に示す如き４ビットの信号とな
り、出力バッファ回路（11）を構成する第３乃至第6D−
FF（７）乃至（10）のＤ入力に印加される。前記第３乃
至第6D−FF（７）乃至（10）は、分周回路（２）の第１
分周出力信号Q1に応じて第３図のデータを読み込み、出
力端子（15）乃至（18）に出力する。分周回路（２）の
分周出力Q1及び１は逆相の関係であるので、前記分周
出力の周期が1.5秒となるようにすれば、1.5秒周期で変
化する制御信号が得られる。従って、前記制御信号を用
いてノイズシーケンサ（図示せず）を制御すれば４チャ
ンネルの試験信号が得られる。
次にＳチャンネルを除く、３チャンネルの試験信号を発
生させる場合について第４図を参照しながら説明する。
この場合、スイッチ（12）を接点ｂ側に切換える。その
為、Ｈレベルの制御信号がアンドゲート（13）に加わっ
ている。
生させる場合について第４図を参照しながら説明する。
この場合、スイッチ（12）を接点ｂ側に切換える。その
為、Ｈレベルの制御信号がアンドゲート（13）に加わっ
ている。
今、分周回路（２）の分周出力Q2,Q1及び１が第４図
（イ），（ロ）及び（ハ）の如きものであり、第４図の
時刻t1で第４図（ハ）の１が立ち下がった時、入力バ
ッファ回路（５）が第２図のＣチャンネルの信号を読み
込んだとする。そして、第４図の時刻t2でQ1が立ち下が
ると、第２図のＬチャンネルの信号が出力バッファ回路
（11）で読み込まれ出力端子（15）乃至（18）に出力さ
れる。この時、出力端子（15）の出力は１であるので、
３出力は０であり、アンドゲート（13）の出力も０と
なる。その為、選択回路（14）は分周出力１を選択
し、入力バッファ回路（５）に印加する。次に第４図の
時刻t3でＲチャンネルの信号が読み込まれ、時刻t4で出
力バッファ回路（11）から出力される。この時、第3D−
FF（７）の３出力は、第４図（ニ）の如く１となるの
でアンドゲート（13）の出力が１となりアンドゲート
（20）が導通する。その為、第４図（イ）の分周出力Q2
がオアゲート（21）を介して入力バッファ回路（５）に
印加される。その為、前記入力バッファ回路（５）に印
加されるクロック信号は、第４図（ホ）の加くなる。第
４図（ホ）の時刻t5のクロック信号で、入力バッファ回
路（５）はＳチャンネルの状態となり、時刻t6のクロッ
ク信号でＬチャンネルの状態となる。そして、第４図
（ロ）の時刻t7の立ち下がりで出力バッファ回路（11）
がＬチャンネルの信号を読み込んで出力する。すると、
第3D−FF（７）の３出力が第４図（ニ）の如く０に戻
り、アンドゲート（13）の出力が０となるので、第４図
（ハ）の信号が入力バッファ回路（５）に印加され、以
降Ｃ−Ｒ−Ｌと巡回するようになる。
（イ），（ロ）及び（ハ）の如きものであり、第４図の
時刻t1で第４図（ハ）の１が立ち下がった時、入力バ
ッファ回路（５）が第２図のＣチャンネルの信号を読み
込んだとする。そして、第４図の時刻t2でQ1が立ち下が
ると、第２図のＬチャンネルの信号が出力バッファ回路
（11）で読み込まれ出力端子（15）乃至（18）に出力さ
れる。この時、出力端子（15）の出力は１であるので、
３出力は０であり、アンドゲート（13）の出力も０と
なる。その為、選択回路（14）は分周出力１を選択
し、入力バッファ回路（５）に印加する。次に第４図の
時刻t3でＲチャンネルの信号が読み込まれ、時刻t4で出
力バッファ回路（11）から出力される。この時、第3D−
FF（７）の３出力は、第４図（ニ）の如く１となるの
でアンドゲート（13）の出力が１となりアンドゲート
（20）が導通する。その為、第４図（イ）の分周出力Q2
がオアゲート（21）を介して入力バッファ回路（５）に
印加される。その為、前記入力バッファ回路（５）に印
加されるクロック信号は、第４図（ホ）の加くなる。第
４図（ホ）の時刻t5のクロック信号で、入力バッファ回
路（５）はＳチャンネルの状態となり、時刻t6のクロッ
ク信号でＬチャンネルの状態となる。そして、第４図
（ロ）の時刻t7の立ち下がりで出力バッファ回路（11）
がＬチャンネルの信号を読み込んで出力する。すると、
第3D−FF（７）の３出力が第４図（ニ）の如く０に戻
り、アンドゲート（13）の出力が０となるので、第４図
（ハ）の信号が入力バッファ回路（５）に印加され、以
降Ｃ−Ｒ−Ｌと巡回するようになる。
従って、第１図の回路に依れば、特定のチャンネル（Ｓ
チャンネル）を抜かして３チャンネルで所望の巡回を行
なうことが出来る。
チャンネル）を抜かして３チャンネルで所望の巡回を行
なうことが出来る。
尚、第１図の回路においては、出力バッファ回路（11）
の第3D−FF（７）の３出力によってＳチャンネルであ
ることを検出したが、本発明はこれに限られるものでは
無く、出力バッファ回路（11）の出力を利用するものな
らばどの様なものでも良い。
の第3D−FF（７）の３出力によってＳチャンネルであ
ることを検出したが、本発明はこれに限られるものでは
無く、出力バッファ回路（11）の出力を利用するものな
らばどの様なものでも良い。
（ト）発明の効果 以上述べた如く、本発明に依ればスイッチの切換えに応
じて４チャンネルの試験信号及び３チャンネルの試験信
号を発生させることの出来るノイズシーケンサの制御回
路を提供することが出きる。又、本発明に依れば、特定
のチャンネルを検出し、入力バッファ回路の状態を変化
させるのにアンドゲート３個とオアゲート１個とで行な
うことが出来るので、素子数の増加をほとんど招かない
という利点も有する。
じて４チャンネルの試験信号及び３チャンネルの試験信
号を発生させることの出来るノイズシーケンサの制御回
路を提供することが出きる。又、本発明に依れば、特定
のチャンネルを検出し、入力バッファ回路の状態を変化
させるのにアンドゲート３個とオアゲート１個とで行な
うことが出来るので、素子数の増加をほとんど招かない
という利点も有する。
第１図は、本発明の一実施例を示す回路図、第２図及び
第３図は第１図の説明に供する為の波形図、及び第４図
（イ）乃至（ホ）は第１図の説明に供する為のタイミン
グチャートである。 （２）……分周回路、（５）……入力バッファ回路、
（６）……デコード回路、（11）……出力バッファ回
路、（12）……スイッチ、（13）……アンドゲート、
（14）……選択回路。
第３図は第１図の説明に供する為の波形図、及び第４図
（イ）乃至（ホ）は第１図の説明に供する為のタイミン
グチャートである。 （２）……分周回路、（５）……入力バッファ回路、
（６）……デコード回路、（11）……出力バッファ回
路、（12）……スイッチ、（13）……アンドゲート、
（14）……選択回路。
Claims (2)
- 【請求項１】クロック信号を分周する分周回路と、 クロック信号に応じて動作する巡回型シフトレジスタか
ら成る入力バッファ回路と、 該入力バッファ回路の出力信号をデコードするデコード
回路と、 該デコード回路の出力信号を前記分周回路の第１分周出
力信号に応じて発生する出力バッファ回路と、 該出力バッファ回路の出力信号の状態が特定のチャンネ
ルであることを検出する検出手段と、 該検出手段の検出出力をモード切換信号に応じて通過又
は遮断するゲート手段と、 前記分周回路の第２分周出力信号及び該第２分周出力信
号より短い周期の第３分周出力信号のいずれかを前記ゲ
ート手段の出力信号に応じて選択し、前記入力バッファ
回路にクロック信号として印加する選択回路と、を備
え、前記出力バッファ回路の出力端よりノイズシーケン
サを駆動する為の制御信号を得るようにしたことを特徴
とするノイズシーケンサの制御回路。 - 【請求項２】前記第１及び第２分周出力信号は逆相の関
係であることを特徴とする請求項第１項記載のノイズシ
ーケンサの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270618A JPH0683519B2 (ja) | 1989-10-18 | 1989-10-18 | ノイズシーケンサの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270618A JPH0683519B2 (ja) | 1989-10-18 | 1989-10-18 | ノイズシーケンサの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03132299A JPH03132299A (ja) | 1991-06-05 |
| JPH0683519B2 true JPH0683519B2 (ja) | 1994-10-19 |
Family
ID=17488596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1270618A Expired - Fee Related JPH0683519B2 (ja) | 1989-10-18 | 1989-10-18 | ノイズシーケンサの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683519B2 (ja) |
-
1989
- 1989-10-18 JP JP1270618A patent/JPH0683519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03132299A (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933768A (en) | Sound reproducer | |
| US4926485A (en) | Output level control apparatus | |
| JPH0683519B2 (ja) | ノイズシーケンサの制御回路 | |
| KR960013305B1 (ko) | 텔레비젼 수상기 | |
| JPH0638560Y2 (ja) | ノイズシーケンサーの切換回路 | |
| JP4097426B2 (ja) | 位相変換サラウンド回路 | |
| JPH0775440B2 (ja) | ４チャンネルスピーカシステム | |
| JPH03132300A (ja) | ノイズシーケンサの制御回路 | |
| JPH03258176A (ja) | テレビジョン受像機 | |
| JP2994726B2 (ja) | バランス調整装置 | |
| US7221625B2 (en) | Multi-channel acoustic apparatus with DVD reproduction function | |
| JPS6117270A (ja) | ト−ンコントロ−ル装置 | |
| JPH02131700A (ja) | テレビジョン受像機 | |
| JPH0728550A (ja) | 計数装置 | |
| JPH0314369A (ja) | フィードバッククランプ回路 | |
| KR900011290Y1 (ko) | 좌우 채널 강조 회로 | |
| JPS6238022A (ja) | パルス信号の復調回路 | |
| JP2844981B2 (ja) | 無線選択呼出受信機 | |
| JPH0392698U (ja) | ||
| JP2640033B2 (ja) | バランス調整回路 | |
| JP2543318Y2 (ja) | ディジタル信号切換装置 | |
| SU1205180A1 (ru) | Устройство детекмировани сигналов воспроизведени с магнитного диска | |
| KR100223627B1 (ko) | 디지탈 오디오/비디오 재생기기에서 테스트 모드를 갖기 위한 장치 및 방법 | |
| JPS63309096A (ja) | デジタル・スピ−カの駆動装置 | |
| JPH0865800A (ja) | 音響再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |