JP2994726B2

JP2994726B2 - バランス調整装置

Info

Publication number: JP2994726B2
Application number: JP2289236A
Authority: JP
Inventors: 勉石川; 正人女屋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-10-26
Filing date: 1990-10-26
Publication date: 1999-12-27
Anticipated expiration: 2014-12-27
Also published as: JPH04162900A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、左右ステレオ信号のチャンネル間のアンバ
ランスを調整するバランス調整装置に関するもので、特
にテスト信号を印加するテストモードがバランス調整に
悪影響を与えない様工夫されたバランス調整装置に関す
る。

（ロ）従来の技術左右ステレオ信号を、それぞれ異なるチャンネルを用
いて伝送するステレオ装置においては、各チャンネルを
構成する回路や素子のバラツキ等により、アンバランス
を生じる場合がある。例えば、アナウンサの声は、左右
スピーカの中央に定位しなければならないが、前述の如
くチャンネル間にアンバランスが生じると、左又は右に
片寄った位置に定位し、聴感を損なう。

その為、従来から、左右チャンネルのバランスを取る
為のバランス調整装置が提案され、使用に供された来
た。又、前記ステレオ装置の信号源としては、、コンパ
クトディスクプレーヤやビデオディスクプレーヤ等種々
のものがあるが、各プレーヤによりチャンネル間のアン
バランス量が異なっている。そこで、前記ステレオ装置
のバランス調整装置では、各プレーヤ毎にバランス調整
を切換えて行なっていた。第２図は、その様なバランス
調整装置の一例を示すもので、連動して動作する第１及
び第２スイッチ（１）及び（２）を切換えることによ
り、コンパクトディスクプレーヤ（３）、ビデオディス
クプレーヤ（４）及びテスト信号発生器（５）の出力が
選択的にバランス調整回路（６）に印加される。選択さ
れた２つの信号は、バランス調整回路（６）でレベルが
等しくなるように制御され、レベルの等しい左右ステレ
オ信号がＬ（左）出力端子（７）及びＲ（右）出力端子
（８）に得られる。

尚、最近のステレオ装置では、左右の正しく対応した
スピーカから等しい音量で放音されているか否か、テス
トするための左右全く等しいテスト信号を発生するテス
ト信号発生器（５）が備えられている。これにより、バ
ランス調整回路（６）の後段の回路に起因する左右のア
ンバランスも補正できる。

（ハ）発明が解決しようとする課題しかしながら、第２図の回路において、コンパクトデ
ィスクプレーヤ（３）又はビデオディスクプレーヤ
（４）を選択している状態の途中で一時的にテスト信号
発生器（５）を選択すると、復起後の再調整に時間がか
かる恐れがあった。

第２図のバランス調整回路（６）は、モノラル信号
（入力される左右ステレオ信号が互いに等しい場合）が
印加された時のみバランス調整が可能である。即ち、バ
ランス調整作業は、常時行なえる訳ではなく、ソースに
よっては時おりしか調整されない場合がある。その為、
テスト信号発生器（５）を一旦選択し、再び戻すと再度
のバランス調整に時間のかかる場合が起こり問題となっ
た。

（ニ）課題を解決するための手段本発明は、上述の点に鑑み成されたもので、チャンネ
ル間のバランス調整が必要である信号源からの信号のバ
ランス調整を行なうとともにその調整値を保持出来るバ
ランス調整回路を備えたバランス調整装置であって、チ
ャンネル間のバランス調整が不要であるテスト信号発生
器と、前記バランス調整回路に前記テスト信号発生器か
らのテスト信号が印加されていることを検出する検出回
路と、該検出回路の第１検出出力信号に応じて前記バラ
ンス調整回路の調整値を取り込み保持するとともに、前
記検出回路の第２検出出力信号に応じて保持していた前
記調整値を前記バランス調整回路に戻す第１レジスタ
と、を備えることを特徴とする。

（ホ）作用本発明に依れば、バランス調整回路の調整値をテスト
信号が印加される期間、第１レジスタで保持し、前記期
間終了後、保持していた調整値を前記バランス調整回路
に戻している。

（ヘ）実施例第１図は、本発明の一実施例を示す回路図で、（９）
は、バランス調整回路（６）に内蔵され左右ステレオ信
号のレベル差に応じた調整値を保持する第２レジスタ、
（10）は該第２レジスタ（９）に保持されたデータをテ
スト信号印加中に保持する第１レジスタ、（11）は、立
上りエッジ検出回路（12）及び立下りエッジ検出回路
（13）を備え、制御端子（14）からの切換制御信号を波
形整形する検出回路である。

尚、第１図において、第２図と同一の回路素子につい
ては同一の符号を付し、説明を省略する。

第１図において、例えば制御端子（14）に「Ｌ」レベ
ルの制御信号が加わり、第１及び第２スイッチ（１）及
び（２）が共にａ側に切換わり、コンパクトディスクプ
レーヤ（３）からの信号が選択されたとする。選択され
た左右ステレオ信号は、バランス調整回路（６）で互い
にレベルが等しくなるように制御され、その時の制御量
即ち調整値が第２レジスタ（９）に保持される。その結
果、レベルの揃った左右ステレオ信号がＬ及びＲ出力端
子（７）及び（８）に得られる。

上述の状態で、一時的にテストモードにする。テスト
モードになると、制御端子（14）に「Ｈ」レベルの制御
信号が加わり、その波形は第３図（イ）の如く示され
る。第３図（イ）の信号が立上りエッジ検出回路（12）
に印加されると、その出力は第３図（ロ）の如くなる。
第３図（ロ）の時刻t₁の立上り信号は、第１レジスタ
（10）のクロック（CL）端子に印加される。すると、第
１レジスタ（10）は、その時の第２レジスタ（９）のデ
ータを取り込み保持する。そして、時刻t₂になると、第
３図（ロ）の立下り信号が第２レジスタ（９）のリセッ
ト（Ｒ）端子に印加される。第２レジスタ（９）は、リ
セットされると調整値が零となり、バランス調整回路
（６）が左右のバランス調整を行なわなくなる。一方、
この時、第３図（イ）の「Ｈ」レベルの信号に応じて、
第１及び第２スイッチ（１）及び（２）は、ｂ側に切換
わり、テスト信号が選択されているので、該テスト信号
は何ら制御されずＬ及びＲ出力端子（７）及び（８）に
発生する。

そして、テスト信号期間を終えて、第３図（イ）の信
号が立下がると、その立下がりを立下りエッジ検出回路
（13）が検出し、第３図（ハ）の信号を発生する。時刻
t₃の第３図（ハ）の立上り信号は、第２レジスタ（９）
のクロック端子に印加される。すると、第２レジスタ
（９）は、その時の第１レジスタ（10）のデータを取り
込み保持する。このデータは、第２レジスタ（９）がテ
スト信号期間直前に有していたものと同じであるので、
第１及び第２スイッチ（１）及び（２）が切換わりコン
パクトディスクプレーヤ（３）からの左右ステレオ信号
が印加されるとただちに調整を実行出来る。換言するな
らば、バランス調整回路（６）は、再調整を行なう必要
がなく、調整不要な状態となる。

従って、第１図の回路に依ればあるモードからテスト
モードに一時的に切換えてもバランス調整に悪影響を及
ぼすことがない。

第４図は、第１図のバランス調整回路（６）の具体例
を示すもので、（15）は左ステレオ信号が印加される左
入力端子、（16）は右ステレオ信号が印加される右入力
端子、（17）は左ステレオ信号が導出される左出力端
子、（18）は右ステレオ信号が導出される右出力端子、
（19）は左伝送路（チャンネル）に挿入された左減衰回
路、（20）は右伝送路（チャンネル）に挿入された右減
衰回路、（21）は左右出力端子（17）及び（18）にそれ
ぞれ得られる左右ステレオ信号のレベル比に応じた信号
を発生する信号発生回路、（22）は該信号発生回路（2
1）の出力信号レベルが所定範囲内か否かを判別する判
別回路、（23）は該判別回路（22）から得られるタイミ
ング信号に応じて動作する発振回路、（24）は前記信号
発生回路（21）の出力信号と基準電圧Vrefとを比較し、
方向信号を発生する比較回路、（25）は該比較回路（2
4）の出力信号に応じて、アップ信号又はダウン信号を
発生するアップダウン回路、（26）は前記発振回路（2
3）の出力信号をクロックとし、前記アップダウン回路
（25）の出力信号に応じた方向の計数を行なう計数回
路、及び（27）は該計数回路（26）の計数値をデコード
するデコーダである。

いま、説明を簡単にする為、左右入力端子（15）及び
（16）に印加される信号を３種類、すなわち左ステレオ
信号のみの状態、右ステレオ信号のみの状態、左右ステ
レオ信号が略同レベルで印加される状態（モノラル信号
と称す）に限定する。

左入力端子（15）に左入力信号のみが印加される第１
の状態においては、信号発生回路（21）の出力端に基準
電圧Vrefよりも十分大なる出力信号が発生する。判別回
路（22）の基準電圧V_Aは、基準電圧Vrefよりも所定値大
なる値に設定され、基準電圧V_Bは基準電圧Vrefよりも所
定値小なる値に設定されているので、判別回路（22）は
入力信号がV_Aよりも大又はV_Bよりも小のとき「Ｈ」の出
力信号を、入力信号がV_AとV_Bの間にあるとき「Ｌ」の出
力信号を発生する。しかして、信号発生回路（21）の出
力信号が基準電圧Vrefよりも十分大である場合、判別回
路（22）の出力は「Ｈ」になり、発振回路（23）は動作
を開始しない。従って、計数回路（26）も計数を開始せ
ず、左右減衰回路（19）及び（20）は、非減衰状態とな
る。

右入力端子（16）に右入力信号のみが印加される第２
の状態においては、信号発生回路（21）の出力端に基準
電圧Vrefよりも十分小なる出力信号が発生する。この場
合も、判別回路（22）の出力は「Ｈ」になり、発振回路
（23）が動作せず、左右減衰回路（19）及び（20）は非
減衰状態となる。

左右入力端子（15）及び（16）に略等しいレベルの左
右ステレオ信号が印加される第３の状態においては、信
号発生回路（21）の出力信号の値がVref近傍となる。そ
の為、判別回路（22）の出力信号は「Ｌ」になり、発振
回路（23）は動作を開始し、その出力信号を計数回路
（26）にクロックとして印加する。一方、信号発生回路
（21）の出力信号は、比較回路（24）にも印加され、基
準電圧Vrefと比較される。いま、信号発生回路（21）の
出力信号が基準電圧Vrefよりも大であるとすれば、比較
回路（24）の出力は「Ｈ」になり、アップダウン回路
（25）からアップ信号が発生し、計数回路（26）の計数
方向をアップ方向に定める。その為、計数回路（26）
は、発振回路（23）の出力信号をクロックとしてアップ
方向の計数を行なう。また、信号発生回路（21）の出力
信号が基準電圧Vrefよりも小である場合は、比較回路
（24）の出力が「Ｌ」になり、アップダウン回路（25）
から発生するダウン信号に応じて、計数回路（26）がダ
ウン方向の計数を行なう。

デコーダ（27）は、計数回路（26）の計数値を順次デ
コードし、左右減衰回路（19）及び（20）を駆動する。
その際、デコーダ（27）の出力信号は、左減衰回路（1
9）に直接印加され、右減衰回路（20）はインバータ（2
8）を介して印加されているので、左右減衰回路（19）
及び（20）は互いに逆方向に制御される。左出力信号の
レベルが右出力信号のレベルよりも大の場合は、計数回
路（26）がアップ方向の計数を行ない、左減衰回路（1
9）の減衰量が増大し、右減衰回路（20）の減衰量が減
少する。逆に、左出力信号のレベルが右出力信号のレベ
ルよりも小の場合は、計数回路（26）がダウン方向の計
数を行ない、左減衰回路（19）の減衰量が減少し、右減
衰回路（20）の減衰量が増大する。すなわち、左右減衰
回路（19）及び（20）は、互いに逆方向に制御される。

先に述べた如く、発振回路（23）は、信号発生回路
（21）の出力信号V_Xが、V_A＞V_X＞V_Bの範囲にある限り、
発振を継続する。その為、デコーダ（27）は、発振回路
（23）の発振が継続する間、計数回路（26）の計数値を
順次デコードし、左右減衰回路（19）及び（20）を制御
してバランス状態を保つ。尚、計数回路（26）は、リミ
ッタ機能を備えており、所定の計数を行なった時それ以
上の計数を行なうことが出来ない様に構成されている。
また、左右減衰回路（19）及び（20）の制御に応じて、
左右出力端子（17）及び（18）に得られる左右ステレオ
信号のレベルが逆転した場合には、計数回路（26）の計
数方向が逆転し、同様の減衰動作を行なう。

第４図の計数回路（26）が第１図の第２レジスタ
（９）に相当し、リセット信号に応じてアップダウンの
中間の値になるようにすれば良い。

尚、本発明は、２チャンネルステレオばかりで無く、
４チャンネルステレオ等の多チャンネルステレオにも応
用可能である。

（ト）発明の効果以上述べた如く、本発明に依れば、テストモードにし
てもバランス調整回路の再調整が不要となり、調整時間
の短縮を計ることができる。そして、デジタル処理によ
って調整を行なっているので、構成簡単にして正確に動
作するバランス調整装置を提供出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
のバランス調整装置を示す回路図、第３図（イ）乃至
（ハ）は第１図の説明に供する為の波形図、及び第４図
は第１図のバランス調整回路（６）の具体回路例であ
る。（３）……コンパクトディスクプレーヤ、（５）……テ
スト信号発生器、（６）……バランス調整回路、（９）
……第２レジスタ、（10）……第１レジスタ、（11）…
…検出回路。

Claims

(57)【特許請求の範囲】

【請求項１】チャンネル間のバランス調整が必要である
信号源からの信号のバランス調整を行なうとともにその
調整値を保持出来るバランス調整回路を備えたバランス
調整装置であって、チャンネル間のバランス調整が不要であるテスト信号発
生器と、前記バランス調整回路に前記テスト信号発生器からのテ
スト信号が印加されていることを検出する検出回路と、該検出回路の第１検出出力信号に応じて前記バランス調
整回路の調整値を取り込み保持するとともに、前記検出
回路の第２検出出力信号に応じて保持していた前記調整
値を前記バランス調整回路に戻す第１レジスタと、を備えることを特徴とするバランス調整装置。
【請求項２】前記バランス調整回路は、第２レジスタを
備えており、前記第１検出出力信号は、前記第１レジス
タにクロック信号として、第２レジスタにリセット信号
として印加され、前記第２検出出力信号は、前記第２レ
ジスタにクロック信号として印加されることを特徴とす
る請求項第１項記載のバランス調整装置。