JPH0662284A - 雑音除去装置 - Google Patents
雑音除去装置Info
- Publication number
- JPH0662284A JPH0662284A JP4208063A JP20806392A JPH0662284A JP H0662284 A JPH0662284 A JP H0662284A JP 4208063 A JP4208063 A JP 4208063A JP 20806392 A JP20806392 A JP 20806392A JP H0662284 A JPH0662284 A JP H0662284A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- median
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【構成】 順次入力されるｎ個の入力信号について、信
号レベルの平滑値を求め、そのｆ倍を出力するローパス
フィルター部３１と、信号レベルのメディアンを求め、
そのｇ倍を出力するメディアンフィルター部３２と、
（ｎ＋１）／２番目の信号の信号レベルを求め、そのｈ
倍を出力する信号処理部３３と、ローパスフィルター部
３１の出力とメディアンフィルター部３２の出力と信号
処理部３３の出力を加算する加算器３４が備えられてお
り、上記の乗数ｆ、ｇ、ｈは、ｓが所定の第１のレベル
より小さい場合、加算器３４が平滑値を出力し、ｓが第
２のレベルより大きい場合、加算器３４がメディアンを
出力するように、設定されている。 【効果】 レベルが周期的に変化する微小雑音が重畳し
ている信号が入力された場合においても、雑音を除去で
きる。
号レベルの平滑値を求め、そのｆ倍を出力するローパス
フィルター部３１と、信号レベルのメディアンを求め、
そのｇ倍を出力するメディアンフィルター部３２と、
（ｎ＋１）／２番目の信号の信号レベルを求め、そのｈ
倍を出力する信号処理部３３と、ローパスフィルター部
３１の出力とメディアンフィルター部３２の出力と信号
処理部３３の出力を加算する加算器３４が備えられてお
り、上記の乗数ｆ、ｇ、ｈは、ｓが所定の第１のレベル
より小さい場合、加算器３４が平滑値を出力し、ｓが第
２のレベルより大きい場合、加算器３４がメディアンを
出力するように、設定されている。 【効果】 レベルが周期的に変化する微小雑音が重畳し
ている信号が入力された場合においても、雑音を除去で
きる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号等の信号中に
含まれる雑音を除去する雑音除去装置に関するものであ
る。
含まれる雑音を除去する雑音除去装置に関するものであ
る。
【０００２】
【従来の技術】従来、映像信号に含まれる雑音除去のた
めにメディアンフィルターが用いられている。
めにメディアンフィルターが用いられている。
【０００３】メディアンフィルターは、例えば図１２に
示すように、入力端子５１と、入力信号（所定の周期で
標本化されているものとする）を標本化の周期に等しい
時間（Ｔ）だけ遅延させる単位遅延回路５２、５３と、
入力信号、入力信号をＴ時間遅延させた信号および２Ｔ
時間遅延させた信号の３つの信号の中からレベルが２番
目に大きい信号を選択し出力する中央値選択回路５４
と、出力端子５５から構成されている。
示すように、入力端子５１と、入力信号（所定の周期で
標本化されているものとする）を標本化の周期に等しい
時間（Ｔ）だけ遅延させる単位遅延回路５２、５３と、
入力信号、入力信号をＴ時間遅延させた信号および２Ｔ
時間遅延させた信号の３つの信号の中からレベルが２番
目に大きい信号を選択し出力する中央値選択回路５４
と、出力端子５５から構成されている。
【０００４】このメディアンフィルターの入力端子５１
に、図１３（ａ）に示すような信号が入力された場合、
同図（ｂ）に示すような出力信号が得られる。出力信号
では、入力信号のパルス性の雑音５６が除去されてお
り、しかも、入力信号のエッジ部５７の情報は保持され
ている。
に、図１３（ａ）に示すような信号が入力された場合、
同図（ｂ）に示すような出力信号が得られる。出力信号
では、入力信号のパルス性の雑音５６が除去されてお
り、しかも、入力信号のエッジ部５７の情報は保持され
ている。
【０００５】ところが、図１４（ａ）に示すように、振
幅が周期的に正負に変化する信号が入力された場合、隣
合う３つの信号の中からレベルが２番目に大きい信号を
中央値選択回路５４で選択すると、出力信号のレベル
は、同図（ｂ）に示すように、フラットになってしま
う。
幅が周期的に正負に変化する信号が入力された場合、隣
合う３つの信号の中からレベルが２番目に大きい信号を
中央値選択回路５４で選択すると、出力信号のレベル
は、同図（ｂ）に示すように、フラットになってしま
う。
【０００６】そこで、この問題を解決するために、特開
平２−２９０２０号公報では、図１５に示すように、上
記のメディアンフィルターに付加回路６１を設けた雑音
除去装置が開示されている。
平２−２９０２０号公報では、図１５に示すように、上
記のメディアンフィルターに付加回路６１を設けた雑音
除去装置が開示されている。
【０００７】付加回路６１は、第１の減算回路６２、振
幅制限回路６３および第２の減算回路６４からなってい
る。遅延回路５２でＴ時間遅延させた信号の電圧値をＳ
とし、中央値選択回路５４の出力信号の電圧値をＭとす
ると、減算回路６２は（Ｓ−Ｍ）の電圧を出力し、振幅
制限回路６３は（Ｓ−Ｍ）の電圧をｋ（Ｓ−Ｍ）の電圧
に変換して出力し、減算回路６４は（Ｓ−ｋ（Ｓ−
Ｍ））の電圧、つまり、（１−ｋ）Ｓ＋ｋＭの電圧を出
力端子５５ａに出力するようになっている。
幅制限回路６３および第２の減算回路６４からなってい
る。遅延回路５２でＴ時間遅延させた信号の電圧値をＳ
とし、中央値選択回路５４の出力信号の電圧値をＭとす
ると、減算回路６２は（Ｓ−Ｍ）の電圧を出力し、振幅
制限回路６３は（Ｓ−Ｍ）の電圧をｋ（Ｓ−Ｍ）の電圧
に変換して出力し、減算回路６４は（Ｓ−ｋ（Ｓ−
Ｍ））の電圧、つまり、（１−ｋ）Ｓ＋ｋＭの電圧を出
力端子５５ａに出力するようになっている。
【０００８】上記のｋを、（Ｓ−Ｍ）に応じて、例えば
図１６（ｂ）のように設定した場合、振幅制限回路６３
の出力電圧のｋ（Ｓ−Ｍ）は（Ｓ−Ｍ）に応じて、図１
６（ａ）のように変化する。
図１６（ｂ）のように設定した場合、振幅制限回路６３
の出力電圧のｋ（Ｓ−Ｍ）は（Ｓ−Ｍ）に応じて、図１
６（ａ）のように変化する。
【０００９】すなわち、｜Ｓ−Ｍ｜が小さい領域６５お
よび大きい領域６７・６７に対しては、ｋを１にセット
することにより、出力端子５５ａからの出力をＭにし、
小振幅の微小雑音および大振幅のパルス性雑音を除去し
ている。一方、｜Ｓ−Ｍ｜が中程度の領域６６・６６に
対しては、ｋを０にセットすることにより、出力端子５
５ａからの出力をＳにし、必要な信号が失われないよう
にしている。
よび大きい領域６７・６７に対しては、ｋを１にセット
することにより、出力端子５５ａからの出力をＭにし、
小振幅の微小雑音および大振幅のパルス性雑音を除去し
ている。一方、｜Ｓ−Ｍ｜が中程度の領域６６・６６に
対しては、ｋを０にセットすることにより、出力端子５
５ａからの出力をＳにし、必要な信号が失われないよう
にしている。
【００１０】
【発明が解決しようとする課題】ところが、上記の雑音
除去装置では、図１７（ａ）のように、レベルが単調増
加する信号６８にレベルが周期的に変化する微小雑音が
重畳している信号６９が入力された場合、常にＭが出力
されるので、出力信号７０は同図（ｂ）のように波を打
ち、雑音を充分除去できないという問題点を有してい
る。
除去装置では、図１７（ａ）のように、レベルが単調増
加する信号６８にレベルが周期的に変化する微小雑音が
重畳している信号６９が入力された場合、常にＭが出力
されるので、出力信号７０は同図（ｂ）のように波を打
ち、雑音を充分除去できないという問題点を有してい
る。
【００１１】
【課題を解決するための手段】請求項１の発明に係る雑
音除去装置は、上記の課題を解決するために、順次入力
される２Ｎ＋１個の入力信号について、信号レベルの平
滑値を求め、そのｆ倍を出力するローパスフィルター部
と、信号レベルのメディアンを求め、そのｇ倍を出力す
るメディアンフィルター部と、Ｎ＋１番目の信号の信号
レベルを求め、そのｈ倍を出力する信号処理部と、ロー
パスフィルター部の出力とメディアンフィルター部の出
力と信号処理部の出力を加算する加算器が備えられてお
り、上記の乗数ｆ、ｇ、ｈは、メディアンとＮ＋１番目
の信号の信号レベルとの差の絶対値に応じて設定されて
おり、絶対値が所定の第１のレベルより小さい場合、加
算器が平滑値を出力し、絶対値が第２のレベルより大き
い場合、加算器がメディアンを出力するように、設定さ
れていることを特徴としている。
音除去装置は、上記の課題を解決するために、順次入力
される２Ｎ＋１個の入力信号について、信号レベルの平
滑値を求め、そのｆ倍を出力するローパスフィルター部
と、信号レベルのメディアンを求め、そのｇ倍を出力す
るメディアンフィルター部と、Ｎ＋１番目の信号の信号
レベルを求め、そのｈ倍を出力する信号処理部と、ロー
パスフィルター部の出力とメディアンフィルター部の出
力と信号処理部の出力を加算する加算器が備えられてお
り、上記の乗数ｆ、ｇ、ｈは、メディアンとＮ＋１番目
の信号の信号レベルとの差の絶対値に応じて設定されて
おり、絶対値が所定の第１のレベルより小さい場合、加
算器が平滑値を出力し、絶対値が第２のレベルより大き
い場合、加算器がメディアンを出力するように、設定さ
れていることを特徴としている。
【００１２】請求項２の発明に係る雑音除去装置は、上
記の課題を解決するために、入力信号を所定の時間遅延
させる遅延回路と、入力信号及び前記遅延回路のすべて
の出力信号を入力し、入力された信号の中から中央の値
を出力する中央値選択回路を備えた雑音除去装置におい
て、入力信号及び、前記すべての遅延回路による総遅延
量の半分の遅延量だけ遅延した信号を除くすべての遅延
回路の出力信号を入力し平均値を出力する平均値出力回
路と、入力信号及び前記すべての遅延回路の出力信号を
入力し演算を行う第１演算回路と、第１演算回路の出力
を入力し非線型の特性を有する第１乗数可変乗算器と、
前記すべての遅延回路による総遅延量の半分の遅延量だ
け遅延した信号と中央値選択回路から出力された中央値
を入力し演算を行う第２演算回路と、第２演算回路の出
力を入力し非線型の特性を有する第２乗数可変乗算器
と、平均値出力回路の出力と第１乗数可変乗算器の出力
と第２乗数可変乗算器の出力を加算する加算器が備えら
れており、第１および第２乗数可変乗算器の乗数は、第
２演算回路から出力される制御信号によって決定され、
制御信号が所定の第１のレベルより小さい場合、加算器
が平均値を出力し、絶対値が第２のレベルより大きい場
合、加算器がメディアンを出力するように、設定されて
いることを特徴としている。
記の課題を解決するために、入力信号を所定の時間遅延
させる遅延回路と、入力信号及び前記遅延回路のすべて
の出力信号を入力し、入力された信号の中から中央の値
を出力する中央値選択回路を備えた雑音除去装置におい
て、入力信号及び、前記すべての遅延回路による総遅延
量の半分の遅延量だけ遅延した信号を除くすべての遅延
回路の出力信号を入力し平均値を出力する平均値出力回
路と、入力信号及び前記すべての遅延回路の出力信号を
入力し演算を行う第１演算回路と、第１演算回路の出力
を入力し非線型の特性を有する第１乗数可変乗算器と、
前記すべての遅延回路による総遅延量の半分の遅延量だ
け遅延した信号と中央値選択回路から出力された中央値
を入力し演算を行う第２演算回路と、第２演算回路の出
力を入力し非線型の特性を有する第２乗数可変乗算器
と、平均値出力回路の出力と第１乗数可変乗算器の出力
と第２乗数可変乗算器の出力を加算する加算器が備えら
れており、第１および第２乗数可変乗算器の乗数は、第
２演算回路から出力される制御信号によって決定され、
制御信号が所定の第１のレベルより小さい場合、加算器
が平均値を出力し、絶対値が第２のレベルより大きい場
合、加算器がメディアンを出力するように、設定されて
いることを特徴としている。
【００１３】
【作用】請求項１の構成によれば、乗数ｆ、ｇ、ｈは、
メディアンとＮ＋１番目の信号の信号レベルとの差の絶
対値に応じて設定されており、絶対値が所定の第１のレ
ベルより小さい場合、加算器が平滑値を出力し、絶対値
が第２のレベルより大きい場合、加算器がメディアンを
出力するように、設定されているので、小振幅の微小雑
音に対してはローパスフィルターとして働き、大振幅の
パルス性の雑音に対しては、メディアンフィルターとし
て働く。これにより、レベルが周期的に変化する微小雑
音が重畳している信号が入力された場合においても、雑
音を除去できる。
メディアンとＮ＋１番目の信号の信号レベルとの差の絶
対値に応じて設定されており、絶対値が所定の第１のレ
ベルより小さい場合、加算器が平滑値を出力し、絶対値
が第２のレベルより大きい場合、加算器がメディアンを
出力するように、設定されているので、小振幅の微小雑
音に対してはローパスフィルターとして働き、大振幅の
パルス性の雑音に対しては、メディアンフィルターとし
て働く。これにより、レベルが周期的に変化する微小雑
音が重畳している信号が入力された場合においても、雑
音を除去できる。
【００１４】請求項２の構成によれば、第１および第２
乗数可変乗算器の乗数は、第２演算回路から出力される
制御信号によって決定され、制御信号が所定の第１のレ
ベルより小さい場合、加算器が平均値を出力し、絶対値
が第２のレベルより大きい場合、加算器がメディアンを
出力するように、設定されているので、請求項１と同様
に作用する。
乗数可変乗算器の乗数は、第２演算回路から出力される
制御信号によって決定され、制御信号が所定の第１のレ
ベルより小さい場合、加算器が平均値を出力し、絶対値
が第２のレベルより大きい場合、加算器がメディアンを
出力するように、設定されているので、請求項１と同様
に作用する。
【００１５】
【実施例】本発明の第１の実施例について図１ないし図
６に基づいて説明すれば、以下の通りである。
６に基づいて説明すれば、以下の通りである。
【００１６】本実施例の雑音除去装置は、図１に示すよ
うに、信号の入力端子１を有している。信号は、映像信
号等のアナログ信号を所定のサンプリング周波数で標本
化し、適当なビット数に量子化したディジタル信号から
なっている。
うに、信号の入力端子１を有している。信号は、映像信
号等のアナログ信号を所定のサンプリング周波数で標本
化し、適当なビット数に量子化したディジタル信号から
なっている。
【００１７】雑音除去装置は、さらに、遅延回路２、３
および中央値選択回路４からなるメディアンフィルター
１１を有している。遅延回路２、３は標本化の周期（サ
ンプリング周波数の逆数）に等しい時間（Ｔ）だけ入力
信号を遅延させるようになっており、中央値選択回路４
は、入力信号、入力信号をＴ時間遅延させた信号および
２Ｔ時間遅延させた信号の３つの信号の中からレベルが
２番目に大きい信号を選択し出力するようになってい
る。
および中央値選択回路４からなるメディアンフィルター
１１を有している。遅延回路２、３は標本化の周期（サ
ンプリング周波数の逆数）に等しい時間（Ｔ）だけ入力
信号を遅延させるようになっており、中央値選択回路４
は、入力信号、入力信号をＴ時間遅延させた信号および
２Ｔ時間遅延させた信号の３つの信号の中からレベルが
２番目に大きい信号を選択し出力するようになってい
る。
【００１８】雑音除去装置は、さらにまた、平均値出力
回路５と、第１および第２の演算回路６、７と、乗算器
８（第１乗数可変乗算器）、９（第１乗数可変乗算器）
と、加算器１０を備えている。
回路５と、第１および第２の演算回路６、７と、乗算器
８（第１乗数可変乗算器）、９（第１乗数可変乗算器）
と、加算器１０を備えている。
【００１９】平均値出力回路５は、図２に示すように、
加算器１３と割算回路１４から構成されている。ある時
刻において、入力端子１の入力信号、遅延回路２、３の
出力信号をそれぞれＸ-1、Ｘ0 、Ｘ+1とすると、加算器
１３にはＸ-1とＸ+1が入力され、（Ｘ-1＋Ｘ+1）が出力
される。割算回路１４は、（Ｘ-1＋Ｘ+1）／２を加算器
１０に出力する。
加算器１３と割算回路１４から構成されている。ある時
刻において、入力端子１の入力信号、遅延回路２、３の
出力信号をそれぞれＸ-1、Ｘ0 、Ｘ+1とすると、加算器
１３にはＸ-1とＸ+1が入力され、（Ｘ-1＋Ｘ+1）が出力
される。割算回路１４は、（Ｘ-1＋Ｘ+1）／２を加算器
１０に出力する。
【００２０】演算回路６は、図３に示すように、減算器
１５、１６と、加算器１７と、割算回路１８から構成さ
れている。減算器１５にはＸ-1とＸ0 が入力され、（Ｘ
0 −Ｘ-1）が出力される。減算器１６にはＸ0 とＸ+1が
入力され、（Ｘ0 −Ｘ+1）が出力される。加算器１７に
は減算器１５からのＳ１と減算器１６からのＳ２が入力
され、（Ｓ１＋Ｓ２）が出力される。ここで、Ｓ１＝
（Ｘ0 −Ｘ-1）とし、Ｓ２＝（Ｘ0 −Ｘ+1）とした。割
算回路１８は、（Ｓ１＋Ｓ２）／２を乗算器８に出力す
る。
１５、１６と、加算器１７と、割算回路１８から構成さ
れている。減算器１５にはＸ-1とＸ0 が入力され、（Ｘ
0 −Ｘ-1）が出力される。減算器１６にはＸ0 とＸ+1が
入力され、（Ｘ0 −Ｘ+1）が出力される。加算器１７に
は減算器１５からのＳ１と減算器１６からのＳ２が入力
され、（Ｓ１＋Ｓ２）が出力される。ここで、Ｓ１＝
（Ｘ0 −Ｘ-1）とし、Ｓ２＝（Ｘ0 −Ｘ+1）とした。割
算回路１８は、（Ｓ１＋Ｓ２）／２を乗算器８に出力す
る。
【００２１】演算回路７は、図４に示すように、減算器
１９と絶対値回路２０から構成されている。減算器１９
には遅延回路２からのＸ0 と中央値選択回路４からのｍ
が入力され、（ｍ−Ｘ0 ）が絶対値回路２０と乗算器９
に出力される。ここで、ｍは、Ｘ-1、Ｘ0 、Ｘ+1の中の
２番目に大きいレベルである。絶対値回路２０は、｜ｍ
−Ｘ0 ｜を乗算器８と９に出力する。
１９と絶対値回路２０から構成されている。減算器１９
には遅延回路２からのＸ0 と中央値選択回路４からのｍ
が入力され、（ｍ−Ｘ0 ）が絶対値回路２０と乗算器９
に出力される。ここで、ｍは、Ｘ-1、Ｘ0 、Ｘ+1の中の
２番目に大きいレベルである。絶対値回路２０は、｜ｍ
−Ｘ0 ｜を乗算器８と９に出力する。
【００２２】乗算器８には、演算回路６からの（Ｓ１＋
Ｓ２）／２と演算回路７からの｜ｍ−Ｘ0 ｜が入力さ
れ、Ａ（Ｓ１＋Ｓ２）／２を加算器１０に出力する。Ａ
は、後述するように、｜ｍ−Ｘ0 ｜に応じて決定され
る。
Ｓ２）／２と演算回路７からの｜ｍ−Ｘ0 ｜が入力さ
れ、Ａ（Ｓ１＋Ｓ２）／２を加算器１０に出力する。Ａ
は、後述するように、｜ｍ−Ｘ0 ｜に応じて決定され
る。
【００２３】乗算器９には、演算回路７からの（ｍ−Ｘ
0 ）と演算回路７からの｜ｍ−Ｘ0｜が入力され、Ｂ
（ｍ−Ｘ0 ）を加算器１０に出力する。Ｂは、後述する
ように、｜ｍ−Ｘ0 ｜に応じて決定される。
0 ）と演算回路７からの｜ｍ−Ｘ0｜が入力され、Ｂ
（ｍ−Ｘ0 ）を加算器１０に出力する。Ｂは、後述する
ように、｜ｍ−Ｘ0 ｜に応じて決定される。
【００２４】加算器１０には、平均値出力回路５からの
（Ｘ-1＋Ｘ+1）／２と、乗算器８からのＡ（Ｓ１＋Ｓ
２）／２と、乗算器９からのＢ（ｍ−Ｘ0 ）が入力さ
れ、Ｆを出力端子１２から出力する。ここで、 Ｆ＝Ａ・（Ｓ１＋Ｓ２）／２ ＋（Ｘ-1＋Ｘ+1）／２ ＋Ｂ・（ｍ−Ｘ0 ） である。
（Ｘ-1＋Ｘ+1）／２と、乗算器８からのＡ（Ｓ１＋Ｓ
２）／２と、乗算器９からのＢ（ｍ−Ｘ0 ）が入力さ
れ、Ｆを出力端子１２から出力する。ここで、 Ｆ＝Ａ・（Ｓ１＋Ｓ２）／２ ＋（Ｘ-1＋Ｘ+1）／２ ＋Ｂ・（ｍ−Ｘ0 ） である。
【００２５】上記のＡ、Ｂの決定方法を図５に基づいて
説明する。
説明する。
【００２６】演算回路７から出力される｜ｍ−Ｘ0 ｜は
雑音のレベルに比例すると仮定する。そして、｜ｍ−Ｘ
0 ｜があるレベル（以下、第１のレベルと呼ぶ）より小
さい場合、小振幅の微小雑音と判定し、｜ｍ−Ｘ0 ｜が
第１のレベルとは別のあるレベル（以下、第２のレベル
と呼ぶ）より大きい場合、大振幅のパルス性雑音と判定
する。この判定結果に応じて、Ａ、Ｂが決定される。
雑音のレベルに比例すると仮定する。そして、｜ｍ−Ｘ
0 ｜があるレベル（以下、第１のレベルと呼ぶ）より小
さい場合、小振幅の微小雑音と判定し、｜ｍ−Ｘ0 ｜が
第１のレベルとは別のあるレベル（以下、第２のレベル
と呼ぶ）より大きい場合、大振幅のパルス性雑音と判定
する。この判定結果に応じて、Ａ、Ｂが決定される。
【００２７】一例として、Ａ、Ｂを｜ｍ−Ｘ0 ｜に対し
てプロットしたグラフをそれぞれ図５（ａ）、（ｂ）に
示す。
てプロットしたグラフをそれぞれ図５（ａ）、（ｂ）に
示す。
【００２８】乗算器８では、｜ｍ−Ｘ0 ｜＜Ｍ１のと
き、Ａが１／２にセットされ、｜ｍ−Ｘ0 ｜＞Ｍ２のと
き、Ａが１にセットされる。乗算器９では、｜ｍ−Ｘ0
｜＜Ｍ３のとき、Ｂは０にセットされ、｜ｍ−Ｘ0 ｜＞
Ｍ４のとき、Ｂは１にセットされる。図中のＭmax は、
｜ｍ−Ｘ0 ｜の最大値である。Ｍ１が上記の第１のレベ
ルに対応し、Ｍ４が上記の第２のレベルに対応する。
き、Ａが１／２にセットされ、｜ｍ−Ｘ0 ｜＞Ｍ２のと
き、Ａが１にセットされる。乗算器９では、｜ｍ−Ｘ0
｜＜Ｍ３のとき、Ｂは０にセットされ、｜ｍ−Ｘ0 ｜＞
Ｍ４のとき、Ｂは１にセットされる。図中のＭmax は、
｜ｍ−Ｘ0 ｜の最大値である。Ｍ１が上記の第１のレベ
ルに対応し、Ｍ４が上記の第２のレベルに対応する。
【００２９】Ｍ１、Ｍ２、Ｍ３、Ｍ４は以下の条件を満
たしている必要がある。すなわち、Ｍ１、Ｍ２間の関数
をｆ（ｘ）、Ｍ３、Ｍ４の関数をｇ（ｙ）とおくと、 Ｍ１≦Ｍ２、Ｍ１≦ｘ≦Ｍ２、ｆ（Ｍ１）＝１／２、ｆ
（Ｍ２）＝１ Ｍ３≦Ｍ４、Ｍ３≦ｙ≦Ｍ４、ｇ（Ｍ３）＝０、ｇ（Ｍ
４）＝１ Ｍ１≦Ｍ２＜Ｍ３≦Ｍ４ このため、｜ｍ−Ｘ0 ｜＜Ｍ１のとき、小振幅の微小雑
音と判定され、Ａ＝１／２、Ｂ＝０にセットされる。こ
のとき、 Ｆ＝（Ｓ１＋Ｓ２）／４＋（Ｘ-1＋Ｘ+1）／２ ＝（（Ｘ0 −Ｘ-1）＋（Ｘ0 −Ｘ+1））／４＋（Ｘ-1＋Ｘ+1）／２ ＝（Ｘ-1＋２Ｘ0 ＋Ｘ+1）／４ となる。したがって、本実施例の雑音除去装置はＦＩＲ
（Finite-duration Impulse-Respons)型のローパスフィ
ルターとして動作し、入力信号を平滑化した信号が出力
端子１２から出力される。
たしている必要がある。すなわち、Ｍ１、Ｍ２間の関数
をｆ（ｘ）、Ｍ３、Ｍ４の関数をｇ（ｙ）とおくと、 Ｍ１≦Ｍ２、Ｍ１≦ｘ≦Ｍ２、ｆ（Ｍ１）＝１／２、ｆ
（Ｍ２）＝１ Ｍ３≦Ｍ４、Ｍ３≦ｙ≦Ｍ４、ｇ（Ｍ３）＝０、ｇ（Ｍ
４）＝１ Ｍ１≦Ｍ２＜Ｍ３≦Ｍ４ このため、｜ｍ−Ｘ0 ｜＜Ｍ１のとき、小振幅の微小雑
音と判定され、Ａ＝１／２、Ｂ＝０にセットされる。こ
のとき、 Ｆ＝（Ｓ１＋Ｓ２）／４＋（Ｘ-1＋Ｘ+1）／２ ＝（（Ｘ0 −Ｘ-1）＋（Ｘ0 −Ｘ+1））／４＋（Ｘ-1＋Ｘ+1）／２ ＝（Ｘ-1＋２Ｘ0 ＋Ｘ+1）／４ となる。したがって、本実施例の雑音除去装置はＦＩＲ
（Finite-duration Impulse-Respons)型のローパスフィ
ルターとして動作し、入力信号を平滑化した信号が出力
端子１２から出力される。
【００３０】｜ｍ−Ｘ0 ｜＞Ｍ４のとき、大振幅のパル
ス性雑音と判定され、Ａ＝１、Ｂ＝１にセットされる。
このとき、 Ｆ＝（Ｓ１＋Ｓ２）／２＋（Ｘ-1＋Ｘ+1）／２＋（ｍ−Ｘ0 ） ＝（（Ｘ0 −Ｘ-1）＋（Ｘ0 −Ｘ+1））／２＋（Ｘ-1＋Ｘ+1）／２＋（ｍ− Ｘ0 ） ＝ｍ となる。したがって、本実施例の雑音除去装置は従来の
メディアンフィルターとして動作し、入力信号から大振
幅のパルス性雑音を除去した信号が出力端子１２から出
力される。
ス性雑音と判定され、Ａ＝１、Ｂ＝１にセットされる。
このとき、 Ｆ＝（Ｓ１＋Ｓ２）／２＋（Ｘ-1＋Ｘ+1）／２＋（ｍ−Ｘ0 ） ＝（（Ｘ0 −Ｘ-1）＋（Ｘ0 −Ｘ+1））／２＋（Ｘ-1＋Ｘ+1）／２＋（ｍ− Ｘ0 ） ＝ｍ となる。したがって、本実施例の雑音除去装置は従来の
メディアンフィルターとして動作し、入力信号から大振
幅のパルス性雑音を除去した信号が出力端子１２から出
力される。
【００３１】Ｍ２＜｜ｍ−Ｘ0 ｜＜Ｍ３のとき、信号成
分と判定され、Ａ＝１、Ｂ＝０にセットされる。このと
き、 Ｆ＝（Ｓ１＋Ｓ２）／２＋（Ｘ-1＋Ｘ+1）／２ ＝（（Ｘ0 −Ｘ-1）＋（Ｘ0 −Ｘ+1））／２＋（Ｘ-1＋Ｘ+1）／２ ＝Ｘ0 となる。したがって、入力信号が出力端子１２から出力
される。
分と判定され、Ａ＝１、Ｂ＝０にセットされる。このと
き、 Ｆ＝（Ｓ１＋Ｓ２）／２＋（Ｘ-1＋Ｘ+1）／２ ＝（（Ｘ0 −Ｘ-1）＋（Ｘ0 −Ｘ+1））／２＋（Ｘ-1＋Ｘ+1）／２ ＝Ｘ0 となる。したがって、入力信号が出力端子１２から出力
される。
【００３２】上記の雑音除去装置では、図６（ａ）のよ
うに、レベルが単調増加する信号６８にレベルが周期的
に変化する微小雑音が重畳している信号６９が入力され
ても、同図（ｂ）のように、雑音がほとんど除かれた出
力信号４１を得ることができる。
うに、レベルが単調増加する信号６８にレベルが周期的
に変化する微小雑音が重畳している信号６９が入力され
ても、同図（ｂ）のように、雑音がほとんど除かれた出
力信号４１を得ることができる。
【００３３】本発明の第２の実施例について図７ないし
図９に基づいて説明すれば、以下の通りである。なお、
説明の便宜上、前記の実施例の図面に示した部材と同一
の機能を有する部材には、同一の符号を付記し、その説
明を省略する。
図９に基づいて説明すれば、以下の通りである。なお、
説明の便宜上、前記の実施例の図面に示した部材と同一
の機能を有する部材には、同一の符号を付記し、その説
明を省略する。
【００３４】本実施例の雑音除去装置では、図７に示す
ように、メディアンフィルター１１ａの中央値選択回路
４ａの構成と、第１の演算回路６ａの構成が前記実施例
とは異なっている。
ように、メディアンフィルター１１ａの中央値選択回路
４ａの構成と、第１の演算回路６ａの構成が前記実施例
とは異なっている。
【００３５】中央値選択回路４ａは、図８に示すよう
に、演算器２１〜２３と、セレクトロジック２４と、セ
レクター２５から構成されている。演算器２１にはＸ-1
とＸ0が入力され、（Ｘ0 −Ｘ-1）が出力される。演算
器２２にはＸ0 とＸ+1が入力され、（Ｘ0 −Ｘ+1）が出
力される。演算器２３にはＸ-1とＸ+1が入力され、（Ｘ
-1−Ｘ+1）が出力される。セレクトロジック２４には、
演算器２１〜２３からの出力信号が入力され、セレクタ
ー２５の制御信号が出力される。セレクター２５にはＸ
-1、Ｘ0 、Ｘ+1が入力され、セレクトロジック２４から
の制御信号に基づいてＸ-1、Ｘ0 、Ｘ+1の中からメディ
アンを選択し、出力する。
に、演算器２１〜２３と、セレクトロジック２４と、セ
レクター２５から構成されている。演算器２１にはＸ-1
とＸ0が入力され、（Ｘ0 −Ｘ-1）が出力される。演算
器２２にはＸ0 とＸ+1が入力され、（Ｘ0 −Ｘ+1）が出
力される。演算器２３にはＸ-1とＸ+1が入力され、（Ｘ
-1−Ｘ+1）が出力される。セレクトロジック２４には、
演算器２１〜２３からの出力信号が入力され、セレクタ
ー２５の制御信号が出力される。セレクター２５にはＸ
-1、Ｘ0 、Ｘ+1が入力され、セレクトロジック２４から
の制御信号に基づいてＸ-1、Ｘ0 、Ｘ+1の中からメディ
アンを選択し、出力する。
【００３６】演算回路６ａは、図９に示すように、加算
器２６と割算回路２７から構成されている。加算器２６
には演算器２１からのＳ１（＝Ｘ0 −Ｘ-1）および演算
器２２からのＳ２（＝Ｘ0 −Ｘ+1）が入力され、（Ｓ１
＋Ｓ２）が出力される。割算回路２７は、（Ｓ１＋Ｓ
２）／２を乗算器８に出力する。
器２６と割算回路２７から構成されている。加算器２６
には演算器２１からのＳ１（＝Ｘ0 −Ｘ-1）および演算
器２２からのＳ２（＝Ｘ0 −Ｘ+1）が入力され、（Ｓ１
＋Ｓ２）が出力される。割算回路２７は、（Ｓ１＋Ｓ
２）／２を乗算器８に出力する。
【００３７】以上のように、本実施例では、中央値選択
回路４ａの演算処理途中で現れるＳ１およびＳ２を利用
するようにしたので、前記実施例と比較して演算回路６
ａの構成を簡素化できる。これにより、雑音除去装置の
コストを下げることができる。
回路４ａの演算処理途中で現れるＳ１およびＳ２を利用
するようにしたので、前記実施例と比較して演算回路６
ａの構成を簡素化できる。これにより、雑音除去装置の
コストを下げることができる。
【００３８】本発明の第３の実施例について図１０およ
び図１１に基づいて説明すれば、以下の通りである。な
お、説明の便宜上、前記の実施例の図面に示した部材と
同一の機能を有する部材には、同一の符号を付記し、そ
の説明を省略する。
び図１１に基づいて説明すれば、以下の通りである。な
お、説明の便宜上、前記の実施例の図面に示した部材と
同一の機能を有する部材には、同一の符号を付記し、そ
の説明を省略する。
【００３９】本実施例の雑音除去装置は、本発明を一般
化したものであり、ｎ個の信号の中から信号レベルのメ
ディアンを選択し出力する点で前記実施例とは異なって
いる。
化したものであり、ｎ個の信号の中から信号レベルのメ
ディアンを選択し出力する点で前記実施例とは異なって
いる。
【００４０】雑音除去装置は、図１０に示すように、ロ
ーパスフィルター部３１と、メディアンフィルター部３
２と、信号処理部３３と、加算器３４を備えている。ロ
ーパスフィルター部３１は、平滑化回路３１ａと、第１
の乗算器３１ｂから構成されている。メディアンフィル
ター部３２は、メディアンフィルター３２ａと、第２の
乗算器３２ｂから構成されている。信号処理部３３は、
ディレイライン３３ａ（遅延回路）と、第２の乗算器３
２ｂから構成されている。
ーパスフィルター部３１と、メディアンフィルター部３
２と、信号処理部３３と、加算器３４を備えている。ロ
ーパスフィルター部３１は、平滑化回路３１ａと、第１
の乗算器３１ｂから構成されている。メディアンフィル
ター部３２は、メディアンフィルター３２ａと、第２の
乗算器３２ｂから構成されている。信号処理部３３は、
ディレイライン３３ａ（遅延回路）と、第２の乗算器３
２ｂから構成されている。
【００４１】入力端子１からｎ個の信号、 Ｘ-(n-1)/2，・・・，Ｘ-1，Ｘ0 ，Ｘ+1，・・・，Ｘ
+(n-1)/2 が、平滑化回路３１ａ、メディアンフィルター３２ａお
よびディレイライン３３ａに入力される。ただし、ｎは
奇数である。
+(n-1)/2 が、平滑化回路３１ａ、メディアンフィルター３２ａお
よびディレイライン３３ａに入力される。ただし、ｎは
奇数である。
【００４２】メディアンフィルター３２ａは、ｎ個のＸ
-(n-1)/2，・・・，Ｘ-1，Ｘ0 ，Ｘ+1，・・・，Ｘ
+(n-1)/2の中から（ｎ＋１）／２番目に大きいレベル
（ｍ）を選択し、乗算器３２ｂに出力する。また、メデ
ィアンフィルター３２ａは、ｓを乗算器３１ａ〜３１ｂ
に出力する。ここで、ｓ＝｜ｍ−Ｘ0 ｜である。乗算器
３２ｂは、ｇ（ｓ）・ｍを加算器３４に出力する。ｇ
（ｓ）は、後述するように、ｓに応じて決定される。
-(n-1)/2，・・・，Ｘ-1，Ｘ0 ，Ｘ+1，・・・，Ｘ
+(n-1)/2の中から（ｎ＋１）／２番目に大きいレベル
（ｍ）を選択し、乗算器３２ｂに出力する。また、メデ
ィアンフィルター３２ａは、ｓを乗算器３１ａ〜３１ｂ
に出力する。ここで、ｓ＝｜ｍ−Ｘ0 ｜である。乗算器
３２ｂは、ｇ（ｓ）・ｍを加算器３４に出力する。ｇ
（ｓ）は、後述するように、ｓに応じて決定される。
【００４３】平滑化回路３１ａは、Σａi Ｘi を乗算器
３１ｂに出力する。ここで、−（ｎ−１）／２≦ｉ≦
（ｎ−１）／２である。ａi はＸi に応じて設定されて
いる重率であり、Σａi ＝１である。乗算器３１ｂは、
ｆ（ｓ）・Σａi Ｘi を加算器３４に出力する。ｆ
（ｓ）は、後述するように、ｓに応じて決定される。
３１ｂに出力する。ここで、−（ｎ−１）／２≦ｉ≦
（ｎ−１）／２である。ａi はＸi に応じて設定されて
いる重率であり、Σａi ＝１である。乗算器３１ｂは、
ｆ（ｓ）・Σａi Ｘi を加算器３４に出力する。ｆ
（ｓ）は、後述するように、ｓに応じて決定される。
【００４４】ディレイライン３３ａは、ｎ個のＸ
-(n-1)/2，・・・，Ｘ-1，Ｘ0 ，Ｘ+1，・・・，Ｘ
+(n-1)/2の中から（ｎ＋１）／２個目のＸ0 を乗算器３
３ｂに出力する。乗算器３３ｂは、ｈ（ｓ）・Ｘ0 を加
算器３４に出力する。ｈ（ｓ）は、後述するように、ｓ
に応じて決定される。
-(n-1)/2，・・・，Ｘ-1，Ｘ0 ，Ｘ+1，・・・，Ｘ
+(n-1)/2の中から（ｎ＋１）／２個目のＸ0 を乗算器３
３ｂに出力する。乗算器３３ｂは、ｈ（ｓ）・Ｘ0 を加
算器３４に出力する。ｈ（ｓ）は、後述するように、ｓ
に応じて決定される。
【００４５】加算器３４からの出力は、 Ｆ＝ｆ（ｓ）・Σａi Ｘi ＋ｇ（ｓ）・ｍ＋ｈ（ｓ）・Ｘ0 である。
【００４６】上記のｆ（ｓ）、ｇ（ｓ）、および、ｈ
（ｓ）の決定方法を図１１に基づいて説明する。
（ｓ）の決定方法を図１１に基づいて説明する。
【００４７】メディアンフィルター３２ａから出力され
るｓは雑音のレベルに比例すると仮定する。ｓがあるレ
ベル（以下、第１のレベルと呼ぶ）より小さい場合、小
振幅の微小雑音と判定し、ｓが第１のレベルとは別のあ
るレベル（以下、第２のレベルと呼ぶ）より大きい場
合、大振幅のパルス性雑音と判定する。この判定結果に
応じて、ｆ（ｓ）、ｇ（ｓ）、および、ｈ（ｓ）が決定
される。
るｓは雑音のレベルに比例すると仮定する。ｓがあるレ
ベル（以下、第１のレベルと呼ぶ）より小さい場合、小
振幅の微小雑音と判定し、ｓが第１のレベルとは別のあ
るレベル（以下、第２のレベルと呼ぶ）より大きい場
合、大振幅のパルス性雑音と判定する。この判定結果に
応じて、ｆ（ｓ）、ｇ（ｓ）、および、ｈ（ｓ）が決定
される。
【００４８】一例として、ｆ（ｓ）、ｇ（ｓ）、およ
び、ｈ（ｓ）をｓに対してプロットしたグラフをそれぞ
れ図１１（ａ）、（ｂ）、（ｃ）に示す。
び、ｈ（ｓ）をｓに対してプロットしたグラフをそれぞ
れ図１１（ａ）、（ｂ）、（ｃ）に示す。
【００４９】乗算器３１ｂでは、ｓ＜th１のとき、ｆ
（ｓ）が１にセットされ、ｓ＞th１のとき、ｆ（ｓ）が
０にセットされる。乗算器３２ｂでは、ｓ＜th２のと
き、ｇ（ｓ）が０にセットされ、ｓ＞th２のとき、ｇ
（ｓ）が１にセットされる。乗算器３３ｂでは、ｓ＜th
１のとき、ｈ（ｓ）が０にセットされ、th１＜ｓ＜th２
のとき、ｈ（ｓ）が１にセットされ、ｓ＞th２のとき、
ｈ（ｓ）が０にセットされる。なお、th１が上記の第１
のレベルに対応し、th２が上記の第２のレベルに対応す
る。
（ｓ）が１にセットされ、ｓ＞th１のとき、ｆ（ｓ）が
０にセットされる。乗算器３２ｂでは、ｓ＜th２のと
き、ｇ（ｓ）が０にセットされ、ｓ＞th２のとき、ｇ
（ｓ）が１にセットされる。乗算器３３ｂでは、ｓ＜th
１のとき、ｈ（ｓ）が０にセットされ、th１＜ｓ＜th２
のとき、ｈ（ｓ）が１にセットされ、ｓ＞th２のとき、
ｈ（ｓ）が０にセットされる。なお、th１が上記の第１
のレベルに対応し、th２が上記の第２のレベルに対応す
る。
【００５０】すなわち、ｓ＜th１のとき、小振幅の微小
雑音と判定され、ｆ（ｓ）＝１、ｇ（ｓ）＝０、ｈ
（ｓ）＝０にセットされる。このとき、 Ｆ＝Σａi Ｘi となる。したがって、本実施例の雑音除去装置はＦＩＲ
型のローパスフィルターとして動作し、入力信号を平滑
化した信号が出力端子１２から出力される。
雑音と判定され、ｆ（ｓ）＝１、ｇ（ｓ）＝０、ｈ
（ｓ）＝０にセットされる。このとき、 Ｆ＝Σａi Ｘi となる。したがって、本実施例の雑音除去装置はＦＩＲ
型のローパスフィルターとして動作し、入力信号を平滑
化した信号が出力端子１２から出力される。
【００５１】th１＜ｓ＜th２のとき、信号成分と判定さ
れ、ｆ（ｓ）＝０、ｇ（ｓ）＝０、ｈ（ｓ）＝１にセッ
トされる。このとき、 Ｆ＝Ｘ0 となる。したがって、入力信号が出力端子１２から出力
される。
れ、ｆ（ｓ）＝０、ｇ（ｓ）＝０、ｈ（ｓ）＝１にセッ
トされる。このとき、 Ｆ＝Ｘ0 となる。したがって、入力信号が出力端子１２から出力
される。
【００５２】ｓ＞th２のとき、ｆ（ｓ）＝０、ｇ（ｓ）
＝１、ｈ（ｓ）＝０にセットされる。このとき、 Ｆ＝ｍ となる。したがって、本実施例の雑音除去装置は従来の
メディアンフィルターとして動作し、入力信号から大振
幅のパルス性雑音を除去した信号が出力端子１２から出
力される。
＝１、ｈ（ｓ）＝０にセットされる。このとき、 Ｆ＝ｍ となる。したがって、本実施例の雑音除去装置は従来の
メディアンフィルターとして動作し、入力信号から大振
幅のパルス性雑音を除去した信号が出力端子１２から出
力される。
【００５３】
【発明の効果】請求項１の発明に係る雑音除去装置は、
以上のように、順次入力される２Ｎ＋１個の入力信号に
ついて、信号レベルの平滑値を求め、そのｆ倍を出力す
るローパスフィルター部と、信号レベルのメディアンを
求め、そのｇ倍を出力するメディアンフィルター部と、
Ｎ＋１番目の信号の信号レベルを求め、そのｈ倍を出力
する信号処理部と、ローパスフィルター部の出力とメデ
ィアンフィルター部の出力と信号処理部の出力を加算す
る加算器が備えられており、上記の乗数ｆ、ｇ、ｈは、
メディアンとＮ＋１番目の信号の信号レベルとの差の絶
対値に応じて設定されており、絶対値が所定の第１のレ
ベルより小さい場合、加算器が平滑値を出力し、絶対値
が第２のレベルより大きい場合、加算器がメディアンを
出力するように、設定されているので、小振幅の微小雑
音に対してはローパスフィルターとして働き、大振幅の
パルス性の雑音に対しては、メディアンフィルターとし
て働く。これにより、レベルが周期的に変化する微小雑
音が重畳している信号が入力された場合においても、雑
音を除去できるという効果を奏する。
以上のように、順次入力される２Ｎ＋１個の入力信号に
ついて、信号レベルの平滑値を求め、そのｆ倍を出力す
るローパスフィルター部と、信号レベルのメディアンを
求め、そのｇ倍を出力するメディアンフィルター部と、
Ｎ＋１番目の信号の信号レベルを求め、そのｈ倍を出力
する信号処理部と、ローパスフィルター部の出力とメデ
ィアンフィルター部の出力と信号処理部の出力を加算す
る加算器が備えられており、上記の乗数ｆ、ｇ、ｈは、
メディアンとＮ＋１番目の信号の信号レベルとの差の絶
対値に応じて設定されており、絶対値が所定の第１のレ
ベルより小さい場合、加算器が平滑値を出力し、絶対値
が第２のレベルより大きい場合、加算器がメディアンを
出力するように、設定されているので、小振幅の微小雑
音に対してはローパスフィルターとして働き、大振幅の
パルス性の雑音に対しては、メディアンフィルターとし
て働く。これにより、レベルが周期的に変化する微小雑
音が重畳している信号が入力された場合においても、雑
音を除去できるという効果を奏する。
【００５４】請求項２の発明に係る雑音除去装置は、以
上のように、入力信号及び、すべての遅延回路による総
遅延量の半分の遅延量だけ遅延した信号を除くすべての
遅延回路の出力信号を入力し平均値を出力する平均値出
力回路と、入力信号及び前記すべての遅延回路の出力信
号を入力し演算を行う第１演算回路と、第１演算回路の
出力を入力し非線型の特性を有する第１乗数可変乗算器
と、前記すべての遅延回路による総遅延量の半分の遅延
量だけ遅延した信号と中央値選択回路から出力された中
央値を入力し演算を行う第２演算回路と、第２演算回路
の出力を入力し非線型の特性を有する第２乗数可変乗算
器と、平均値出力回路の出力と第１乗数可変乗算器の出
力と第２乗数可変乗算器の出力を加算する加算器が備え
られており、第１および第２乗数可変乗算器の乗数は、
第２演算回路から出力される制御信号によって決定さ
れ、制御信号が所定の第１のレベルより小さい場合、加
算器が平均値を出力し、絶対値が第２のレベルより大き
い場合、加算器がメディアンを出力するように、設定さ
れているので、請求項１と同様の効果を奏する。
上のように、入力信号及び、すべての遅延回路による総
遅延量の半分の遅延量だけ遅延した信号を除くすべての
遅延回路の出力信号を入力し平均値を出力する平均値出
力回路と、入力信号及び前記すべての遅延回路の出力信
号を入力し演算を行う第１演算回路と、第１演算回路の
出力を入力し非線型の特性を有する第１乗数可変乗算器
と、前記すべての遅延回路による総遅延量の半分の遅延
量だけ遅延した信号と中央値選択回路から出力された中
央値を入力し演算を行う第２演算回路と、第２演算回路
の出力を入力し非線型の特性を有する第２乗数可変乗算
器と、平均値出力回路の出力と第１乗数可変乗算器の出
力と第２乗数可変乗算器の出力を加算する加算器が備え
られており、第１および第２乗数可変乗算器の乗数は、
第２演算回路から出力される制御信号によって決定さ
れ、制御信号が所定の第１のレベルより小さい場合、加
算器が平均値を出力し、絶対値が第２のレベルより大き
い場合、加算器がメディアンを出力するように、設定さ
れているので、請求項１と同様の効果を奏する。
【図１】本発明の第１の実施例を示すものであり、雑音
除去装置の全体構成を示すブロック図である。
除去装置の全体構成を示すブロック図である。
【図２】図１の平均値出力回路の構成を示すブロック図
である。
である。
【図３】図１の第１の演算回路の構成を示すブロック図
である。
である。
【図４】図１の第２の演算回路の構成を示すブロック図
である。
である。
【図５】図１の乗算器の乗数を示すグラフである。
【図６】図１の雑音除去装置の入力信号と出力信号を示
す説明図である。
す説明図である。
【図７】本発明の第２の実施例を示すものであり、雑音
除去装置の全体構成を示すブロック図である。
除去装置の全体構成を示すブロック図である。
【図８】図７の中央値選択回路の構成を示すブロック図
である。
である。
【図９】図７の第１の演算回路の構成を示すブロック図
である。
である。
【図１０】本発明の第３の実施例を示すものであり、雑
音除去装置の全体構成を示すブロック図である。
音除去装置の全体構成を示すブロック図である。
【図１１】図１１の乗算器の乗数を示すグラフである。
【図１２】従来のメディアンフィルターを示すブロック
図である。
図である。
【図１３】図１２のメディアンフィルターの動作を示す
説明図である。
説明図である。
【図１４】図１２のメディアンフィルターの動作を示す
説明図である。
説明図である。
【図１５】従来の雑音除去装置を示すブロック図であ
る。
る。
【図１６】図１５の振幅制限回路の特性を示すグラフで
ある。
ある。
【図１７】図１５の雑音除去装置の入力信号と出力信号
を示す説明図である。
を示す説明図である。
２ 遅延回路 ３ 遅延回路 ４ 中央値選択回路 ５ 平均値出力回路 ６ 演算回路（第１演算回路） ６ａ 演算回路（第１演算回路） ７ 演算回路（第２演算回路） ８ 乗算器（第１乗数可変乗算器） ９ 乗算器（第２乗数可変乗算器） １０ 加算器 １１ メディアンフィルター １１ａ メディアンフィルター ３１ ローパスフィルター部 ３１ａ 平滑化回路 ３１ｂ 乗算器 ３２ メディアンフィルター部 ３２ａ メディアンフィルター ３２ｂ 乗算器 ３３ 信号処理部 ３３ａ ディレイライン（遅延回路） ３３ｂ 乗算器 ３４ 加算器３４
Claims (2)
- 【請求項１】順次入力される２Ｎ＋１個の入力信号につ
いて、信号レベルの平滑値を求め、そのｆ倍を出力する
ローパスフィルター部と、信号レベルのメディアンを求
め、そのｇ倍を出力するメディアンフィルター部と、Ｎ
＋１番目の信号の信号レベルを求め、そのｈ倍を出力す
る信号処理部と、ローパスフィルター部の出力とメディ
アンフィルター部の出力と信号処理部の出力を加算する
加算器が備えられており、 上記の乗数ｆ、ｇ、ｈは、メディアンとＮ＋１番目の信
号の信号レベルとの差の絶対値に応じて設定されてお
り、絶対値が所定の第１のレベルより小さい場合、加算
器が平滑値を出力し、絶対値が第２のレベルより大きい
場合、加算器がメディアンを出力するように、設定され
ていることを特徴とする雑音除去装置。 - 【請求項２】入力信号を所定の時間遅延させる遅延回路
と、入力信号及び前記遅延回路のすべての出力信号を入
力し、入力された信号の中から中央の値を出力する中央
値選択回路を備えた雑音除去装置において、 入力信号及び、前記すべての遅延回路による総遅延量の
半分の遅延量だけ遅延した信号を除くすべての遅延回路
の出力信号を入力し平均値を出力する平均値出力回路
と、入力信号及び前記すべての遅延回路の出力信号を入
力し演算を行う第１演算回路と、第１演算回路の出力を
入力し非線型の特性を有する第１乗数可変乗算器と、前
記すべての遅延回路による総遅延量の半分の遅延量だけ
遅延した信号と中央値選択回路から出力された中央値を
入力し演算を行う第２演算回路と、第２演算回路の出力
を入力し非線型の特性を有する第２乗数可変乗算器と、
平均値出力回路の出力と第１乗数可変乗算器の出力と第
２乗数可変乗算器の出力を加算する加算器が備えられて
おり、 第１および第２乗数可変乗算器の乗数は、第２演算回路
から出力される制御信号によって決定され、制御信号が
所定の第１のレベルより小さい場合、加算器が平均値を
出力し、絶対値が第２のレベルより大きい場合、加算器
がメディアンを出力するように、設定されていることを
特徴とする雑音除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208063A JPH0662284A (ja) | 1992-08-04 | 1992-08-04 | 雑音除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208063A JPH0662284A (ja) | 1992-08-04 | 1992-08-04 | 雑音除去装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662284A true JPH0662284A (ja) | 1994-03-04 |
Family
ID=16550033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4208063A Pending JPH0662284A (ja) | 1992-08-04 | 1992-08-04 | 雑音除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662284A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052524A1 (en) * | 2000-01-13 | 2001-07-19 | Koninklijke Philips Electronics N.V. | Noise reduction |
| JP2006135993A (ja) * | 2004-11-04 | 2006-05-25 | Tektronix Inc | 線形補正器及び非線形歪補償方法 |
| JP2009512233A (ja) * | 2005-06-06 | 2009-03-19 | ルートロン エレクトロニクス カンパニー インコーポレイテッド | 照明及びモータ制御用システム |
| JP2009301331A (ja) * | 2008-06-13 | 2009-12-24 | Sony Corp | 信号処理装置および方法、並びにプログラム |
| US7729555B2 (en) | 2006-02-22 | 2010-06-01 | Huper Laboratories Co., Ltd. | Video noise reduction method using adaptive spatial and motion-compensation temporal filters |
-
1992
- 1992-08-04 JP JP4208063A patent/JPH0662284A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052524A1 (en) * | 2000-01-13 | 2001-07-19 | Koninklijke Philips Electronics N.V. | Noise reduction |
| JP2006135993A (ja) * | 2004-11-04 | 2006-05-25 | Tektronix Inc | 線形補正器及び非線形歪補償方法 |
| JP2009512233A (ja) * | 2005-06-06 | 2009-03-19 | ルートロン エレクトロニクス カンパニー インコーポレイテッド | 照明及びモータ制御用システム |
| US8068014B2 (en) | 2005-06-06 | 2011-11-29 | Lutron Electronics Co., Inc. | System for control of lights and motors |
| US8471687B2 (en) | 2005-06-06 | 2013-06-25 | Lutron Electronics Co., Inc. | Method and apparatus for communicating message signals in a load control system |
| US7729555B2 (en) | 2006-02-22 | 2010-06-01 | Huper Laboratories Co., Ltd. | Video noise reduction method using adaptive spatial and motion-compensation temporal filters |
| JP2009301331A (ja) * | 2008-06-13 | 2009-12-24 | Sony Corp | 信号処理装置および方法、並びにプログラム |
| JP4586893B2 (ja) * | 2008-06-13 | 2010-11-24 | ソニー株式会社 | 信号処理装置および方法、並びにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863294B2 (ja) | ノイズ低減信号処理回路および映像表示装置 | |
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| JPH0662284A (ja) | 雑音除去装置 | |
| JPS6149581A (ja) | ビデオ信号処理装置 | |
| US6718355B2 (en) | Systems and methods for a partial sum digital fir filter | |
| JPWO2004079905A1 (ja) | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
| KR960011563B1 (ko) | 적응형 디지탈 개구 보상 잡음 제거 회로 | |
| US5440593A (en) | Combined aligner blender | |
| JPH07143361A (ja) | リンギング除去装置 | |
| EP0820145B1 (en) | Interpolation filter | |
| JP2760255B2 (ja) | 画質補正装置 | |
| JP3223280B2 (ja) | 波形データ補間装置 | |
| JPH06181424A (ja) | ディジタルフィルタシステム | |
| JP2574803B2 (ja) | カラ−テレビジョン信号の雑音軽減回路 | |
| JP2543535B2 (ja) | デイジタルノイズリデユ―サ | |
| JPH0732347B2 (ja) | 巡回形デイジタルフイルタ | |
| KR970004196B1 (ko) | 티브이의 노이즈 제거장치 | |
| Nair et al. | Optimized FIR filter using distributed parallel architectures for audio application | |
| JP2797467B2 (ja) | 量子化器および逆量子化器 | |
| JP4783319B2 (ja) | ダイナミックレンジスケール回路 | |
| JPH07245759A (ja) | 画像符号化方法及び画像符号化装置 | |
| JPH04324765A (ja) | エッジ急峻化回路 | |
| JPS63114375A (ja) | デジタルクリツパ回路 | |
| JPH0391313A (ja) | 電力系統の事故電流測定用ディジタルフィルタ | |
| JPS6367812A (ja) | 平滑化回路 |