JPH0661822A - Switching transistor drive circuit - Google Patents
Switching transistor drive circuitInfo
- Publication number
- JPH0661822A JPH0661822A JP20989992A JP20989992A JPH0661822A JP H0661822 A JPH0661822 A JP H0661822A JP 20989992 A JP20989992 A JP 20989992A JP 20989992 A JP20989992 A JP 20989992A JP H0661822 A JPH0661822 A JP H0661822A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- output terminal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はプッシュプル回路による
スイッチングトランジスタ駆動回路に関し、特に出力端
子電圧が接地電圧以下の状態となり、寄生トランジスタ
が発生して誤動作することを防止すす回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching transistor driving circuit using a push-pull circuit, and more particularly to a circuit for preventing a malfunction due to occurrence of a parasitic transistor when an output terminal voltage becomes lower than a ground voltage.
【0002】[0002]
【従来の技術】従来のトランジスタのスイッチング駆動
を目的としたプッシュプル回路は、図3の様に、トラン
ジスタ1のコレクタを電源VCCに接続し、そのエミッ
タをスイッチング素子8に接続し、トランジスタ2のコ
レクタをトランジスタ1のエミッタに接続し、トランジ
スタ2のエミッタを接地する回路となっていた。2. Description of the Related Art In a conventional push-pull circuit for switching driving of a transistor, a collector of a transistor 1 is connected to a power supply VCC, an emitter of the transistor 1 is connected to a switching element 8, and a transistor 2 is connected as shown in FIG. The circuit is such that the collector is connected to the emitter of the transistor 1 and the emitter of the transistor 2 is grounded.
【0003】ここで、トランジスタ1,2のベースに
は、それぞれ図6の信号1,信号2が印加される。Here, the signals 1 and 2 of FIG. 6 are applied to the bases of the transistors 1 and 2, respectively.
【0004】次に動作について説明する。トランジスタ
1がONし、トランジスタ2がOFFしている時に、出
力(Vout)端子7の状態は、図4に示すHigh
(VCC)レベルで、トランジスタ1がOFFし、トラ
ンジスタ2がONしている時、出力端子7の状態は図4
に示すLow(GND)レベルとなる。Next, the operation will be described. When the transistor 1 is on and the transistor 2 is off, the state of the output (Vout) terminal 7 is High as shown in FIG.
When the transistor 1 is OFF and the transistor 2 is ON at the (VCC) level, the state of the output terminal 7 is as shown in FIG.
It becomes the Low (GND) level shown in.
【0005】しかし、実際には出力端子7に布線による
インダクタンス(L)成分がある為、図5に示すよう
に、出力電位がGND電位より低くなるアンダーシュー
トW現象が起こる。これをアンダーシュートといい半導
体集積回路内で、コレクタ(エピタキシャル領域)がサ
ブストレートより低くなる状態となり、寄生トランジス
タを動作させてしまう。この寄生トランジスタが動作す
ると、誤動作を起こす原因となる。However, since the output terminal 7 actually has an inductance (L) component due to the wiring, an undershoot W phenomenon in which the output potential becomes lower than the GND potential occurs as shown in FIG. This is called undershoot, and in the semiconductor integrated circuit, the collector (epitaxial region) becomes lower than the substrate, causing the parasitic transistor to operate. When this parasitic transistor operates, it causes a malfunction.
【0006】そこで、図3に示すようなショットキバリ
アダイオード10のアノード側をGNDに接続し、カソ
ード側を出力端子7に接続する。ショットキバリアダイ
オード10のVF=約0.4Vなので、ショットキバリ
アダイオード10は、〔Vout−0.4V〕で導通
し、それ以上電位は下がらない。このようにして、出力
端子7の電位が下がるのを防止していた。この電位では
半導体集積回路内の誤動作は起こらない。Therefore, the anode side of the Schottky barrier diode 10 as shown in FIG. 3 is connected to GND, and the cathode side is connected to the output terminal 7. Since the VF of the Schottky barrier diode 10 is about 0.4V, the Schottky barrier diode 10 conducts at [Vout-0.4V] and the potential does not drop further. In this way, the potential of the output terminal 7 was prevented from dropping. This potential does not cause malfunction in the semiconductor integrated circuit.
【0007】[0007]
【発明が解決しようとする課題】この図3の従来のプッ
シュプル回路、通常、半導体集積回路で構成することが
多く、前述の様に出力端子7のアンダーシュートによる
誤動作を防止する目的で、ショットキバリアダイオード
10を使用していたが、部品点数が増えるため、コスト
が高くなるという問題点があった。The conventional push-pull circuit shown in FIG. 3, which is usually a semiconductor integrated circuit, is used for the purpose of preventing malfunction due to undershoot of the output terminal 7 as described above. Although the barrier diode 10 is used, there is a problem that the cost is increased because the number of parts is increased.
【0008】本発明の目的は、前記問題点を解決し、部
品点数を増加させず、コストが高くならずに、アッダー
シュート現象による誤動作を防止したスイッチングトラ
ンジスタ駆動回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, to provide a switching transistor drive circuit which prevents malfunction due to the adder shoot phenomenon without increasing the number of parts and increasing the cost.
【0009】[0009]
【課題を解決するための手段】本発明の第1の構成は、
第1,第2の電源端の間に接続されたプッシュプル回路
の出力端子でスイッチング素子を駆動するスイッチング
トランジスタ駆動回路において、コレクタとベースとを
共通接続し、かつエミッタを前記第2の電源端に接続し
た第1のトランジスタと、前記第1のトランジスタのコ
レクタ・ベース接続点と前記第1の電源端との間に接続
された定電流源と、コレクタを前記第1の電源端にベー
スを前記第1のトランジスタのコレクタ・ベースの接続
点にそれぞれ接続し、かつエミッタを前記プッシュプル
回路の出力端子に接続し、かつ前記第1のトランジスタ
と同一伝導型の第2のトランジスタとを備えたクランプ
回路を設けたことを特徴とする。The first structure of the present invention is as follows.
In a switching transistor drive circuit for driving a switching element with an output terminal of a push-pull circuit connected between first and second power supply terminals, a collector and a base are commonly connected, and an emitter is the second power supply terminal. A first transistor connected to the first power supply terminal, a constant current source connected between the collector / base connection point of the first transistor and the first power supply terminal, and a collector connected to the first power supply terminal at the base. A second transistor of the same conductivity type as that of the first transistor, each of which is connected to a collector-base connection point of the first transistor, and an emitter of which is connected to an output terminal of the push-pull circuit; It is characterized in that a clamp circuit is provided.
【0010】本発明の第2の構成は、コレクタとベース
とを共通接続した第1のトランジスタと、前記第1のト
ランジスタのコレクタ・ベース接続点と第1の電源端と
の間に接続された定電流源と、前記第1のトランジスタ
のエミッタと第2の電源端との間に、コレクタ・ベース
を共通接続した1個又は複数個のトランジスタの直列体
と、コレクタを別の電源端に接続しかつベースを前記第
1のトランジスタのコレクタ・ベース接続点に接続した
第2のトランジスタと、前記第2のトランジスタのエミ
ッタと前記プッシュプル回路の出力端子との間に、前記
1個又は複数個のトランジスタの直列体と、同個数で、
かつ同一伝導型で、かつ同一接続である1個又は複数の
トランジスタとを備えたクロック回路を設けたことを特
徴とする。A second structure of the present invention is connected between a first transistor having a collector and a base commonly connected, and a collector-base connection point of the first transistor and a first power supply terminal. A constant current source, a series body of one or a plurality of transistors whose collector and base are commonly connected between the emitter of the first transistor and the second power supply terminal, and the collector is connected to another power supply terminal. And between the second transistor whose base is connected to the collector-base connection point of the first transistor, and the emitter of the second transistor and the output terminal of the push-pull circuit. In the same number as the series body of transistors,
A clock circuit having one or a plurality of transistors of the same conductivity type and the same connection is provided.
【0011】[0011]
【実施例】図1は本発明の第1の実施例のスイッチング
トランジスタ駆動回路を示す回路図である。図1におい
て、本実施例のスイッチングトランジスタ駆動回路は、
電源の両端(VCC−接地)に接続されたプッシュプル
回路の出力(Vout)端子7でスイッチング素子8を
駆動するスイッチングトランジスタ駆動回路において、
コレクタとベースを共通接続し、エミッタを電源の他端
に接続した第1のトランジスタ4と、第1のトランジス
タ4のコレクタ・ベース接続点と電源の一端との間に接
続された定電流源9と、コレクタを電源の一端,ベース
を前記第1のトランジスタ4のコレクタ・ベースの接続
点に接続しエミッタを前記プッシュプル回路の出力端子
7に接続した前記第1のトランジスタ4と同一伝導型の
第2のトランジスタ3とで構成されるクランプ回路を有
することを特徴とする。1 is a circuit diagram showing a switching transistor drive circuit according to a first embodiment of the present invention. In FIG. 1, the switching transistor drive circuit of the present embodiment is
In a switching transistor drive circuit in which a switching element 8 is driven by an output (Vout) terminal 7 of a push-pull circuit connected to both ends of a power source (VCC-ground),
A first transistor 4 having a collector and a base commonly connected and an emitter connected to the other end of a power supply, and a constant current source 9 connected between a collector-base connection point of the first transistor 4 and one end of the power supply. Of the same conductivity type as the first transistor 4 in which the collector is connected to one end of the power supply, the base is connected to the collector-base connection point of the first transistor 4, and the emitter is connected to the output terminal 7 of the push-pull circuit. It is characterized in that it has a clamp circuit composed of the second transistor 3.
【0012】プッシュプル回路は、トランジスタ1のコ
レクタを電源に、トランジスタ1のエミッタをトランジ
スタ2のコレクタに接続し、トランジスタ2のエミッタ
は接地し、トランジスタ1のベースとトランジスタ2の
ベースには、トランジスタをONできる信号とトランジ
スタをOFFできる信号(図6)が交互に入力する回路
が接続し、トランジスタ2のコレクタを出力端子7と
し、この出力端子7は外部スイッチング素子8に接続
し、電源から定電流源9を接続し、トランジスタ4のコ
レクタとベースを定電流源に、トランジスタ4のエミッ
タをGNDに接続し、トランジスタ3のコレクタを電源
にトランジスタ3のベースを定電流源とトランジスタ4
のコレクタの交点に接続し、トランジスタ3のエミッタ
を前記出力端子7に接続する構成である。In the push-pull circuit, the collector of the transistor 1 is connected to the power source, the emitter of the transistor 1 is connected to the collector of the transistor 2, the emitter of the transistor 2 is grounded, and the bases of the transistor 1 and the base of the transistor 2 are connected to each other. A circuit for alternately inputting a signal for turning on the transistor and a signal for turning off the transistor (FIG. 6) is connected, and the collector of the transistor 2 is used as an output terminal 7. The output terminal 7 is connected to the external switching element 8 and is supplied from the power source. The current source 9 is connected, the collector and the base of the transistor 4 are connected to the constant current source, the emitter of the transistor 4 is connected to the GND, the collector of the transistor 3 is used as the power source, and the base of the transistor 3 is connected to the constant current source and the transistor 4.
Is connected to the intersection of the collectors of and the emitter of the transistor 3 is connected to the output terminal 7.
【0013】今、トランジスタ1がONした時、トラン
ジスタ2はOFFし、出力Voutに電流が流れ出し、
Voutは図4に示すHigh(電源電圧の電位)の状
態となる。また、トランジスタ1がOFFした時、トラ
ンジスタ2はONし、電流がVoutからトランジスタ
2に流れ出し、Voutは図4に示すLow(GND)
の状態となる。Now, when the transistor 1 is turned on, the transistor 2 is turned off, and a current flows into the output Vout,
Vout is in the High (potential of the power supply voltage) state shown in FIG. Further, when the transistor 1 is turned off, the transistor 2 is turned on, and a current flows from Vout to the transistor 2, and Vout is Low (GND) shown in FIG.
It becomes the state of.
【0014】VoutがHighからLowの状態にな
る時、図5に示す様に、出力端の布線のL成分のため、
一瞬だけ電圧が負に振れること(アンダーシュート)が
あると、半導体集積回路内に寄生トランジスタが発生
し、半導体集積回路が誤動作することがある。When Vout changes from High to Low, as shown in FIG. 5, because of the L component of the wiring at the output end,
If the voltage fluctuates negatively for a moment (undershoot), a parasitic transistor may be generated in the semiconductor integrated circuit, and the semiconductor integrated circuit may malfunction.
【0015】そこで、トランジスタ1がOFFし、トラ
ンジスタ2がONして、出力端子7がLowの状態にな
った時、定電流源9とトランジスタ4とにより、トラン
ジスタ3はONする。このとき、出力端子7の電圧Vo
utは、次式できまる。Therefore, when the transistor 1 is turned off, the transistor 2 is turned on, and the output terminal 7 is in a low state, the constant current source 9 and the transistor 4 turn on the transistor 3. At this time, the voltage Vo of the output terminal 7
ut can be calculated by the following equation.
【0016】Vout=VBE4−VBE3 但し、VBE4:トランジスタ4のベース・エミッタ間
順方向電圧,VBE3:トランジスタ3のベース・エミ
ッタ間順方向電圧。Vout = VBE4-VBE3 where VBE4 is the base-emitter forward voltage of the transistor 4, and VBE3 is the base-emitter forward voltage of the transistor 3.
【0017】VBE3=VBE4≒0.7Vとなるの
で、Voutは0Vとなり、それ以下に下がることはな
い。Since VBE3 = VBE4.apprxeq.0.7V, Vout becomes 0V, and does not fall below that.
【0018】図2は本発明の第2の実施例のスイッチン
グトランジスタ駆動回路を示す回路図である。図2にお
いて、プッシュプル回路は、トランジスタ1のコレクタ
を電源に、トランジスタ1のエミッタをトランジスタ2
のコレクタに接続し、トランジスタ2のエミッタは接地
し、トランジスタ1のベースとトランジスタ2のベース
には、トランジスタをONできる信号とトランジスタを
OFFできる信号(図6)が交互に入力する回路が接続
し、トランジスタ2のコレクタを出力端子7としてい
る。この出力端子7は、外部スイッチング素子7に接続
し、電源から定電流源9を接続し、NPNトランジスタ
4のコレクタとベースを定電流源9に、NPNトランジ
スタ4のエミッタをPNPトランジスタ5のエミッタに
接続し、PNPトランジスタ5のコレクタとベースは接
地する。更に、NPNトランジスタ3のコレクタを電源
に、NPNトランジスタ3のベースを定電流源9とトラ
ンジスタ4のコレクタとの交点に接続し、NPNトラン
ジスタ3のエミッタをPNPトランジスタ6のエミッタ
に接続し、PNPトランジスタ6のベースとコレクタと
を前記出力端子7に接続する構成である。FIG. 2 is a circuit diagram showing a switching transistor drive circuit according to the second embodiment of the present invention. In the push-pull circuit shown in FIG. 2, the collector of the transistor 1 is used as a power source and the emitter of the transistor 1 is used as the transistor 2
Connected to the collector of the transistor 2, the emitter of the transistor 2 is grounded, and the base of the transistor 1 and the base of the transistor 2 are connected to a circuit in which a signal for turning on the transistor and a signal for turning off the transistor (Fig. 6) are alternately input. , The collector of the transistor 2 is used as the output terminal 7. The output terminal 7 is connected to the external switching element 7, the constant current source 9 is connected from the power source, the collector and the base of the NPN transistor 4 are the constant current source 9, and the emitter of the NPN transistor 4 is the emitter of the PNP transistor 5. The PNP transistor 5 has its collector and base connected to ground. Further, the collector of the NPN transistor 3 is used as a power source, the base of the NPN transistor 3 is connected to the intersection of the constant current source 9 and the collector of the transistor 4, the emitter of the NPN transistor 3 is connected to the emitter of the PNP transistor 6, and the PNP transistor is connected. The base and collector of 6 are connected to the output terminal 7.
【0019】前記第1の実施例の動作では、電源電圧が
高くVoutの電圧が高くなりすぎると、NPNトラン
ジスタ3のEB逆耐圧が低い為、NPNトランジスタ3
のエミッタ・ベース間がブレーク・ダウンし、同トラン
ジスタが劣化又は破壊することがある。そこで、図2の
本実施例では、EB逆耐圧がNPNトランジスタより高
いPNPトランジスタを加えることにより、電源電圧が
高い時でも、トランジスタ3等のEB間に逆耐圧が印加
され、ブレーク・ダウンを起こし、破壊するこなく、安
定したアンダーシュートの防止ができる。In the operation of the first embodiment, when the power supply voltage is high and the voltage Vout is too high, the EB reverse withstand voltage of the NPN transistor 3 is low, so the NPN transistor 3
There is a possibility that the transistor will be broken down between the emitter and the base, and the transistor will be deteriorated or destroyed. Therefore, in the present embodiment of FIG. 2, by adding a PNP transistor having a higher EB reverse breakdown voltage than the NPN transistor, the reverse breakdown voltage is applied between the EBs of the transistor 3 and the like even when the power supply voltage is high, causing a breakdown. The stable undershoot can be prevented without breaking.
【0020】[0020]
【発明の効果】以上説明したように、本発明は、半導体
集積回路内にNPNトランジスタを少なくとも2個と定
電流源とで構成されるクランプ回路を設けることによ
り、出力端子のアンダーシュートによる誤動作が防止で
きるので、従来のショットキバリアダイオードを使用し
なくてよく、部品点数が増加することがなく十分にコス
トダウンできるという効果を有する。As described above, according to the present invention, by providing the clamp circuit composed of at least two NPN transistors and the constant current source in the semiconductor integrated circuit, the malfunction due to the undershoot of the output terminal is prevented. Since it can be prevented, it is not necessary to use the conventional Schottky barrier diode, and there is an effect that the cost can be sufficiently reduced without increasing the number of parts.
【図1】本発明の第1の実施例のスイッチングトランジ
スタ駆動回路を示す回路図である。FIG. 1 is a circuit diagram showing a switching transistor drive circuit according to a first embodiment of the present invention.
【図2】本発明の第2の実施例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】従来のスイッチングトランジスタ駆動回路を示
す回路図である。FIG. 3 is a circuit diagram showing a conventional switching transistor drive circuit.
【図4】図1の回路の動作を示す出力波形図である。FIG. 4 is an output waveform diagram showing the operation of the circuit of FIG.
【図5】誤動作防止策をしない時の状態を示す出力波形
図である。FIG. 5 is an output waveform diagram showing a state when no malfunction prevention measure is taken.
【図6】プッシュプル回路の一対の入力波形図である。FIG. 6 is a pair of input waveform diagrams of the push-pull circuit.
【符号の説明】 1,2,3,4 NPNトランジスタ 5,6 PNPトランジスタ 7 出力端子(Vout) 8 スイッチング素子 9 定電流源 10 ショットキバリアダイオード W アンダーシュート[Explanation of symbols] 1,2,3,4 NPN transistor 5,6 PNP transistor 7 Output terminal (Vout) 8 Switching element 9 Constant current source 10 Schottky barrier diode W Undershoot
Claims (2)
ッシュプル回路の出力端子でスイッチング素子を駆動す
るスイッチングトランジスタ駆動回路において、コレク
タとベースとを共通接続し、かつエミッタを前記第2の
電源端に接続した第1のトランジスタと、前記第1のト
ランジスタのコレクタ・ベース接続点と前記第1の電源
端との間に接続された定電流源と、コレクタを前記第1
の電源端にベースを前記第1のトランジスタのコレクタ
・ベースの接続点にそれぞれ接続し、かつエミッタを前
記プッシュプル回路の出力端子に接続し、かつ前記第1
のトランジスタと同一伝導型の第2のトランジスタとを
備えたクランプ回路を設けたことを特徴とするスイッチ
ングトランジスタ駆動回路。1. A switching transistor drive circuit for driving a switching element at an output terminal of a push-pull circuit connected between first and second power supply terminals, wherein a collector and a base are commonly connected and an emitter is said A first transistor connected to a second power supply terminal, a constant current source connected between a collector-base connection point of the first transistor and the first power supply terminal, and a collector connected to the first transistor.
A base is connected to a connection point between the collector and the base of the first transistor, and an emitter is connected to an output terminal of the push-pull circuit,
And a second transistor of the same conductivity type as the clamp circuit.
のトランジスタと、前記第1のトランジスタのコレクタ
・ベース接続点と第1の電源端との間に接続された定電
流源と、前記第1のトランジスタのエミッタと第2の電
源端との間に、コレクタ・ベースを共通接続した1個又
は複数個のトランジスタの直列体と、コレクタを別の電
源端に接続しかつベースを前記第1のトランジスタのコ
レクタ・ベース接続点に接続した第2のトランジスタ
と、前記第2のトランジスタのエミッタと前記プッシュ
プル回路の出力端子との間に、前記1個又は複数個のト
ランジスタの直列体と、同個数で、かつ同一伝導型で、
かつ同一接続である1個又は複数のトランジスタとを備
えたクロック回路を設けたことを特徴とするスイッチン
グトランジスタ駆動回路。2. A first connection in which a collector and a base are commonly connected.
Transistor, a constant current source connected between the collector / base connection point of the first transistor and the first power supply terminal, and between the emitter of the first transistor and the second power supply terminal. A series body of one or more transistors whose collectors and bases are commonly connected, and a second transistor whose collector is connected to another power supply terminal and whose base is connected to the collector-base connection point of the first transistor. And, between the emitter of the second transistor and the output terminal of the push-pull circuit, the same number and the same conductivity type as the series body of the one or more transistors,
A switching transistor drive circuit is provided with a clock circuit including one or a plurality of transistors that are connected in the same manner.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20989992A JPH0661822A (en) | 1992-08-06 | 1992-08-06 | Switching transistor drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20989992A JPH0661822A (en) | 1992-08-06 | 1992-08-06 | Switching transistor drive circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0661822A true JPH0661822A (en) | 1994-03-04 |
Family
ID=16580492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20989992A Pending JPH0661822A (en) | 1992-08-06 | 1992-08-06 | Switching transistor drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0661822A (en) |
-
1992
- 1992-08-06 JP JP20989992A patent/JPH0661822A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6373479B1 (en) | Power supply apparatus of an LCD and voltage sequence control method | |
EP0383554A2 (en) | BiMOS tri-state output buffer | |
US4603268A (en) | Totem pole output circuit with reduced current spikes | |
US20030086456A1 (en) | Laser drive device | |
EP0768762A1 (en) | Output circuit | |
US5146120A (en) | Low-noise output buffer circuit | |
US20240186965A1 (en) | Driving Circuit for a Switching Transistor and a Driving Device Including the Same | |
JPH0661822A (en) | Switching transistor drive circuit | |
EP0528659A1 (en) | Impedance multiplier | |
JPH06334505A (en) | Pmos output circuit | |
US5616971A (en) | Power switching circuit | |
CN215581093U (en) | Push-pull type driving device | |
JP2005191896A (en) | Semiconductor integrated circuit provided with output drive circuit | |
JP3963251B2 (en) | Electronic circuit | |
JPH10200056A (en) | Bipolar ic | |
US5999036A (en) | Output circuit with output voltage controlled by current flow through an output transistor circuit | |
JPH03746Y2 (en) | ||
JPS6047747B2 (en) | Malfunction prevention circuit | |
JP3068355B2 (en) | Inverter circuit | |
JPH0513064Y2 (en) | ||
JP3240104B2 (en) | Switch circuit | |
JP2001085627A (en) | Switching power supply | |
JPS61150229A (en) | Integrated circuit | |
JP2592990B2 (en) | Voltage control circuit | |
JPH05191240A (en) | Short-circuit protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981117 |