[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001085627A - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP2001085627A
JP2001085627A JP26149799A JP26149799A JP2001085627A JP 2001085627 A JP2001085627 A JP 2001085627A JP 26149799 A JP26149799 A JP 26149799A JP 26149799 A JP26149799 A JP 26149799A JP 2001085627 A JP2001085627 A JP 2001085627A
Authority
JP
Japan
Prior art keywords
transistor
switching transistor
switching
detection circuit
overcurrent detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26149799A
Other languages
Japanese (ja)
Inventor
Yasuhiro Maruyama
康弘 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26149799A priority Critical patent/JP2001085627A/en
Publication of JP2001085627A publication Critical patent/JP2001085627A/en
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent erroneous function of a circuit for protecting an output power transistor in switching the output power transistor when the output power transistor and the protective circuit are not formed on one chip. SOLUTION: In an IC 15 for switching power supply, a high potential insular region 40 is formed between a region where an overcurrent detection circuit 1 is formed and a region where an output power transistor Tr1 is formed along with a cross under 16 having a minus voltage when the output power transistor Tr1 is turned off. The insular region 40 is isolated from other circuits and provided with a high potential by applying a voltage VIN inputted to the IC 15 for switching power supply.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はスイッチングによっ
て出力電圧を制御するトランジスタと、トランジスタを
過電流から保護する保護回路が1チップ上に形成されて
いるスイッチング電源装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device in which a transistor for controlling an output voltage by switching and a protection circuit for protecting the transistor from overcurrent are formed on one chip.

【0002】[0002]

【従来の技術】図5はスイッチング電源装置のブロック
図である。このスイッチング電源装置において、11は
入力電圧VINが入力される入力端子である。C1はノ
イズ等を除去するコンデンサである。
2. Description of the Related Art FIG. 5 is a block diagram of a switching power supply. In this switching power supply, reference numeral 11 denotes an input terminal to which an input voltage VIN is input. C1 is a capacitor for removing noise and the like.

【0003】1は入力端子11と出力パワートランジス
タTr1のコレクタの間に介在し、入力端子11から出
力パワートランジスタTr1に流れる電流が所定の過電
流検出レベルを超えているか否かを検出する過電流検出
回路である。出力パワートランジスタTr1はNPN型
トランジスタである。
An overcurrent 1 intervenes between the input terminal 11 and the collector of the output power transistor Tr1 and detects whether the current flowing from the input terminal 11 to the output power transistor Tr1 exceeds a predetermined overcurrent detection level. It is a detection circuit. The output power transistor Tr1 is an NPN transistor.

【0004】7は出力パワートランジスタTr1のベー
スに接続されており、出力パワートランジスタTr1を
ON・OFF駆動する駆動回路である。L1は出力パワ
ートランジスタTr1がONしているときにエネルギー
を蓄積し、出力パワートランジスタTr1がOFFして
いるときにエネルギーを放出するコイルであり、一端が
出力パワートランジスタTr1のエミッタに接続されて
いる。C2はコンデンサであり、一端が接地され、他端
がコイルL1に接続されている。コイルL1とコンデン
サC2によって出力パワートランジスタTr1のエミッ
タに現れる電圧VOUTが平滑されて出力電圧VOとな
る。
A driving circuit 7 is connected to the base of the output power transistor Tr1 and drives the output power transistor Tr1 ON / OFF. L1 is a coil that stores energy when the output power transistor Tr1 is on and releases energy when the output power transistor Tr1 is off. One end is connected to the emitter of the output power transistor Tr1. . C2 is a capacitor having one end grounded and the other end connected to the coil L1. The voltage VOUT appearing at the emitter of the output power transistor Tr1 is smoothed by the coil L1 and the capacitor C2 to become the output voltage VO.

【0005】F1は出力パワートランジスタTr1のス
イッチングによって輻射されるノイズを低減するために
設けられているフェライトビーズである。D1はフリー
ホイール用のダイオードであり、アノードが接地されカ
ソードがフェライトビーズF1を介して出力パワートラ
ンジスタTr1のエミッタに接続されている。12は出
力電圧VOを出力するための出力端子である。
F1 is a ferrite bead provided to reduce noise radiated by switching of the output power transistor Tr1. D1 is a freewheeling diode whose anode is grounded and whose cathode is connected to the emitter of the output power transistor Tr1 via the ferrite bead F1. Reference numeral 12 denotes an output terminal for outputting the output voltage VO.

【0006】R3は出力端子12に接続されている負荷
を抵抗で表したものである。R1とR2は出力端子12
とグランドの間に直列に接続されている抵抗である。2
は反転入力端子に抵抗R1とR2の接続中点の電圧Va
が入力され、非反転入力端子に基準電圧Vrefが入力
されることによって電圧VaとVrefの差を増幅する
差動増幅器である。3は基準電圧Vrefを出力する基
準電圧源である。
[0006] R3 represents a load connected to the output terminal 12 by a resistor. R1 and R2 are output terminals 12
And a resistor connected in series between the ground. 2
Is the voltage Va at the midpoint of connection of the resistors R1 and R2 to the inverting input terminal.
Is input, and a reference voltage Vref is input to a non-inverting input terminal to amplify a difference between the voltages Va and Vref. Reference numeral 3 denotes a reference voltage source that outputs a reference voltage Vref.

【0007】4は差動増幅器2の出力電圧Vbと発振器
5から供給される三角波の電圧を比較して、電圧Vbが
三角波の電圧より高いときにハイレベルを出力し、電圧
Vbが三角波の電圧より低いときにローレベルを出力す
るコンパレータである。6はRSフリップフロップ回路
であり、過電流検出回路1が過電流を検出したときにセ
ットされ、発振器5からのリセット信号によってリセッ
トされる。点Paでコンパレータ4の出力端子とRSフ
リップフロップ回路6のセット出力端子が接続されてい
る。これにより、過電流検出回路1が過電流を検出して
いないときにはコンパレータ4より出力される信号SP
が駆動回路7に入力され、一方過電流検出回路1が過電
流を検出したときはRSフリップフロップ回路6は発振
器5からのリセット信号によってリセットされるまで信
号SPを遮断し、駆動回路7にローレベルの信号を入力
する。
Reference numeral 4 compares the output voltage Vb of the differential amplifier 2 with the voltage of the triangular wave supplied from the oscillator 5, and outputs a high level when the voltage Vb is higher than the voltage of the triangular wave. This is a comparator that outputs a low level when it is lower. Reference numeral 6 denotes an RS flip-flop circuit, which is set when the overcurrent detection circuit 1 detects an overcurrent, and is reset by a reset signal from the oscillator 5. At the point Pa, the output terminal of the comparator 4 and the set output terminal of the RS flip-flop circuit 6 are connected. Thus, the signal SP output from the comparator 4 when the overcurrent detection circuit 1 does not detect an overcurrent.
Is input to the drive circuit 7, while the overcurrent detection circuit 1 detects an overcurrent, the RS flip-flop circuit 6 shuts off the signal SP until reset by the reset signal from the oscillator 5, and the drive circuit 7 Input level signal.

【0008】9は定電圧Vcを供給する定電圧源であ
る。8は電圧Vaと定電圧Vcを比較して、電圧Vaが
定電圧Vcより高いときにハイレベルを出力し、電圧V
aが定電圧Vcより低いときにローレベルを出力するコ
ンパレータである。10はコンパレータ8より出力され
る信号によって発振器5より出力される三角波及びリセ
ット信号の発振周波数を変更する発振周波数変更回路で
ある。発振器5が出力する三角波とリセット信号の周波
数は等しくなっている。
Reference numeral 9 denotes a constant voltage source for supplying a constant voltage Vc. 8 compares the voltage Va with the constant voltage Vc and outputs a high level when the voltage Va is higher than the constant voltage Vc;
This is a comparator that outputs a low level when a is lower than the constant voltage Vc. An oscillation frequency changing circuit 10 changes the oscillation frequency of the triangular wave output from the oscillator 5 and the reset signal by the signal output from the comparator 8. The frequency of the triangular wave output from the oscillator 5 and the frequency of the reset signal are equal.

【0009】15はスイッチング電源用IC(集積回
路)であり、出力パワートランジスタTr1と過電流検
出回路1と差動増幅器2と基準電圧源3とコンパレータ
4と発振器5とRSフリップフロップ回路6と駆動回路
7とコンパレータ8と定電圧源9と発振周波数変更回路
10が1チップ上に形成されたものである。
Reference numeral 15 denotes a switching power supply IC (integrated circuit) which drives the output power transistor Tr1, the overcurrent detection circuit 1, the differential amplifier 2, the reference voltage source 3, the comparator 4, the oscillator 5, the RS flip-flop circuit 6, and the like. The circuit 7, the comparator 8, the constant voltage source 9, and the oscillation frequency changing circuit 10 are formed on one chip.

【0010】図6は過電流検出回路1の内部回路例を示
す回路図である。過電流検出回路1において、RM1は
入力端子11と出力パワートランジスタTr1の間に挿
入されている抵抗である。63はPNP型トランジスタ
であり、エミッタが抵抗RM1と入力端子11の間の点
P1に接続されている。64はPNP型トランジスタで
あり、エミッタが抵抗RM1と出力パワートランジスタ
Tr1のコレクタとの間の点P2に接続され、ベースが
PNP型トランジスタ63のベースに接続され、コレク
タがベースに接続されている。
FIG. 6 is a circuit diagram showing an example of an internal circuit of the overcurrent detection circuit 1. In the overcurrent detection circuit 1, RM1 is a resistor inserted between the input terminal 11 and the output power transistor Tr1. Numeral 63 denotes a PNP transistor whose emitter is connected to a point P1 between the resistor RM1 and the input terminal 11. Reference numeral 64 denotes a PNP transistor whose emitter is connected to a point P2 between the resistor RM1 and the collector of the output power transistor Tr1, whose base is connected to the base of the PNP transistor 63, and whose collector is connected to the base.

【0011】67はNPN型トランジスタであり、エミ
ッタが接地され、コレクタがPNP型トランジスタ63
のコレクタに接続されている。68はNPN型トランジ
スタであり、エミッタが接地され、コレクタがPNP型
トランジスタ64のコレクタに接続されている。
Numeral 67 denotes an NPN transistor, whose emitter is grounded and whose collector is a PNP transistor 63.
Connected to the collector. Reference numeral 68 denotes an NPN transistor whose emitter is grounded and whose collector is connected to the collector of the PNP transistor 64.

【0012】69はNPN型トランジスタであり、エミ
ッタが接地され、ベースがNPN型トランジスタ67、
68のベースに接続され、コレクタがベースに接続され
ている。66はNPN型トランジスタであり、エミッタ
が接地され、ベースがNPN型トランジスタ67のコレ
クタに接続され、コレクタがRSフリップフロップ回路
6のセット入力端子に接続されている。
Reference numeral 69 denotes an NPN transistor, whose emitter is grounded and whose base is an NPN transistor 67;
68 and the collector is connected to the base. Reference numeral 66 denotes an NPN transistor whose emitter is grounded, whose base is connected to the collector of the NPN transistor 67, and whose collector is connected to the set input terminal of the RS flip-flop circuit 6.

【0013】65は定電流源回路であり、定電流をNP
N型トランジスタ69のコレクタ及びNPN型トランジ
スタ67、68、69のベースに向けて出力する。13
は出力パワートランジスタTr1のエミッタに現れる電
圧VOUTを出力するための出力端子である。
Reference numeral 65 denotes a constant current source circuit, which supplies a constant current to NP.
The signal is output toward the collector of the N-type transistor 69 and the base of the NPN-type transistors 67, 68, 69. 13
Is an output terminal for outputting a voltage VOUT appearing at the emitter of the output power transistor Tr1.

【0014】30はスイッチング電源用IC15におい
て形成されている寄生のNPN型トランジスタであり、
エミッタが出力パワートランジスタTr1のベースに接
続され、P型シリコン基板がベースになり、コレクタが
PNP型トランジスタ63、64のベースに接続されて
いる。
Numeral 30 denotes a parasitic NPN transistor formed in the switching power supply IC 15,
The emitter is connected to the base of the output power transistor Tr1, the P-type silicon substrate serves as the base, and the collector is connected to the bases of the PNP transistors 63 and 64.

【0015】出力パワートランジスタTr1のコレクタ
電流I1が過電流検出レベルを超えない通常時では、P
NP型トランジスタ63、64及びNPN型トランジス
タ67、68、69はONしている。NPN型トランジ
スタ67は飽和しており、そのコレクタ電圧V1は十分
に低いためNPN型トランジスタ66はOFFしてい
る。これにより、RSフリップフロップ回路6はセット
出力端子をハイレベルにセットする。
In a normal state where the collector current I1 of the output power transistor Tr1 does not exceed the overcurrent detection level, P
The NP transistors 63 and 64 and the NPN transistors 67, 68 and 69 are ON. The NPN transistor 67 is saturated, and its collector voltage V1 is sufficiently low, so that the NPN transistor 66 is off. Thereby, the RS flip-flop circuit 6 sets the set output terminal to a high level.

【0016】電流I1が大きくなると、抵抗RM1の電
圧降下によりPNP型トランジスタ63、64のベース
電位が下がるのでPNP型トランジスタ63のベース・
エミッタ間電圧VBEが大きくなり、PNP型トランジ
スタ63のコレクタ電流I2は増加する。出力パワート
ランジスタTr1のコレクタ電流I1が更に増加し、抵
抗RM1の抵抗値で設定されている過電流検出レベルを
超えると、電流I2は飽和状態のNPN型トランジスタ
67がコレクタからエミッタに流すことのできる電流よ
り大きくなるので、NPN型トランジスタ67のコレク
タ電圧V1が上昇し、NPN型トランジスタ66がON
する。これにより、RSフリップフロップ回路6はセッ
ト出力端子をローレベルにセットする。
When the current I1 increases, the base potential of the PNP transistors 63 and 64 decreases due to the voltage drop of the resistor RM1, so that the base potential of the PNP transistors 63 and 64 decreases.
The emitter-to-emitter voltage VBE increases, and the collector current I2 of the PNP transistor 63 increases. When the collector current I1 of the output power transistor Tr1 further increases and exceeds the overcurrent detection level set by the resistance value of the resistor RM1, the current I2 can flow from the collector to the emitter of the saturated NPN transistor 67. Since the current becomes larger than the current, the collector voltage V1 of the NPN transistor 67 increases, and the NPN transistor 66 is turned on.
I do. As a result, the RS flip-flop circuit 6 sets the set output terminal to a low level.

【0017】図7は駆動回路7の内部回路例を示す回路
図である。51はPNP型トランジスタであり、エミッ
タが過電流検出回路1と出力パワートランジスタTr1
のコレクタとを結ぶラインfに接続され、ベースが抵抗
58を介してラインfに接続され、コレクタがベースに
接続されている。52はPNP型トランジスタであり、
エミッタがラインfに接続され、ベースがPNP型トラ
ンジスタ51のベースに接続され、コレクタが抵抗61
を介して出力パワートランジスタTr1のエミッタに接
続されている。
FIG. 7 is a circuit diagram showing an example of the internal circuit of the drive circuit 7. Reference numeral 51 denotes a PNP transistor whose emitter has an overcurrent detection circuit 1 and an output power transistor Tr1.
And the base is connected to the line f via the resistor 58, and the collector is connected to the base. 52 is a PNP transistor;
The emitter is connected to the line f, the base is connected to the base of the PNP transistor 51, and the collector is connected to the resistor 61.
Is connected to the emitter of the output power transistor Tr1.

【0018】53はPNP型トランジスタであり、エミ
ッタがラインfに接続され、ベースが抵抗59を介して
ラインfに接続され、コレクタがベースに接続されてい
る。54は出力パワートランジスタTr1をON・OF
F駆動するPNP型トランジスタであり、エミッタがラ
インfに接続され、ベースがPNP型トランジスタ53
のベースに接続され、コレクタが出力パワートランジス
タTr1のベースに接続されている。
Reference numeral 53 denotes a PNP transistor, the emitter of which is connected to the line f, the base of which is connected to the line f via the resistor 59, and the collector of which is connected to the base. 54 turns ON / OF the output power transistor Tr1
A PNP type transistor driven by F, an emitter connected to the line f, and a base connected to the PNP type transistor 53
And the collector is connected to the base of the output power transistor Tr1.

【0019】55はNPN型トランジスタであり、エミ
ッタが出力パワートランジスタTr1のエミッタに接続
され、ベースがPNP型トランジスタ52のコレクタに
接続され、コレクタが出力パワートランジスタTr1の
ベースに接続されている。56はNPN型トランジスタ
であり、エミッタが接地され、ベースがインバータ62
の出力端子に接続され、コレクタがPNP型トランジス
タ51のコレクタに接続されている。57はNPN型ト
ランジスタであり、エミッタが接地され、ベースが点P
aに接続され、コレクタがPNP型トランジスタ53の
コレクタに接続されている。
An NPN transistor 55 has an emitter connected to the emitter of the output power transistor Tr1, a base connected to the collector of the PNP transistor 52, and a collector connected to the base of the output power transistor Tr1. An NPN transistor 56 has an emitter grounded and a base connected to an inverter 62.
, And the collector is connected to the collector of the PNP transistor 51. An NPN transistor 57 has an emitter grounded and a base connected to a point P.
a, and the collector is connected to the collector of the PNP transistor 53.

【0020】60は出力パワートランジスタTr1のベ
ースとエミッタの間に介在する抵抗である。インバータ
62は点PaがハイレベルであるときローレベルをNP
N型トランジスタ56のベースに出力し、点Paがロー
レベルであるときハイレベルをNPN型トランジスタ5
6のベースに出力する。
Reference numeral 60 denotes a resistor interposed between the base and the emitter of the output power transistor Tr1. The inverter 62 sets the low level to NP when the point Pa is at the high level.
The signal is output to the base of the N-type transistor 56, and when the point Pa is at the low level, the high level is
6 to the base.

【0021】RSフリップフロップ回路6とコンパレー
タ4によって点Paがハイレベルになっているときは、
NPN型トランジスタ57のベース電圧がハイレベルと
なるためNPN型トランジスタ57はONする。NPN
型トランジスタ56のベース電圧はインバータ62によ
ってローレベルとなるためNPN型トランジスタ56は
OFFする。NPN型トランジスタ56がOFFしてい
るため、抵抗58によってPNP型トランジスタ51、
52のエミッタ・ベース間の電圧がゼロとなり、PNP
型トランジスタ51、52はOFFする。これにより、
NPN型トランジスタ55のエミッタ・ベース間の電圧
は抵抗61によってゼロとなり、NPN型トランジスタ
55はOFFする。
When the point Pa is at a high level by the RS flip-flop circuit 6 and the comparator 4,
Since the base voltage of the NPN transistor 57 becomes high level, the NPN transistor 57 is turned on. NPN
Since the base voltage of the type transistor 56 becomes low level by the inverter 62, the NPN type transistor 56 is turned off. Since the NPN transistor 56 is OFF, the PNP transistor 51,
52, the voltage between the emitter and the base becomes zero, and PNP
The type transistors 51 and 52 are turned off. This allows
The voltage between the emitter and the base of the NPN transistor 55 becomes zero by the resistor 61, and the NPN transistor 55 is turned off.

【0022】また、NPN型トランジスタ57がONし
ているため、PNP型トランジスタ53、54のエミッ
タ・ベース間の電圧は大きくなり、PNP型トランジス
タ53、54はONする。PNP型トランジスタ54に
よって出力パワートランジスタTr1のベースは高電圧
に保たれ、出力パワートランジスタTr1がONする。
Since the NPN transistor 57 is ON, the voltage between the emitter and the base of the PNP transistors 53 and 54 increases, and the PNP transistors 53 and 54 are turned ON. The base of the output power transistor Tr1 is maintained at a high voltage by the PNP transistor 54, and the output power transistor Tr1 is turned on.

【0023】これに対して、点Paがローレベルになっ
ているときは、NPN型トランジスタ57がOFFし、
NPN型トランジスタ56がONする。NPN型トラン
ジスタ57がOFFしているため、PNP型トランジス
タ53、54がOFFする。抵抗60によって出力パワ
ートランジスタTr1のエミッタ・ベース間の電圧がゼ
ロとなるので、出力パワートランジスタTr1はOFF
する。
On the other hand, when the point Pa is at a low level, the NPN transistor 57 is turned off,
The NPN transistor 56 turns on. Since the NPN transistor 57 is off, the PNP transistors 53 and 54 are off. Since the voltage between the emitter and the base of the output power transistor Tr1 becomes zero by the resistor 60, the output power transistor Tr1 is turned off.
I do.

【0024】また、NPN型トランジスタ56がONし
ているため、PNP型トランジスタ51、52がONす
る。これにより、NPN型トランジスタ55のベース電
圧が高電圧となるため、NPN型トランジスタ55がO
Nする。NPN型トランジスタ55がONしていると、
出力パワートランジスタTr1のベースから電流を引き
抜く作用があるので、点Paがハイレベルからローレベ
ルに変化したときにNPN型トランジスタ55は出力パ
ワートランジスタTr1を速くOFFさせる。
Since the NPN transistor 56 is turned on, the PNP transistors 51 and 52 are turned on. As a result, the base voltage of the NPN transistor 55 becomes a high voltage.
N. When the NPN transistor 55 is ON,
The NPN transistor 55 quickly turns off the output power transistor Tr1 when the point Pa changes from the high level to the low level, because the current has the effect of extracting current from the base of the output power transistor Tr1.

【0025】再び図5に戻って、このスイッチング電源
装置においては、入力電圧VINが出力パワートランジ
スタTr1によってスイッチングされる。出力パワート
ランジスタTr1がONしている期間では、出力パワー
トランジスタTr1のエミッタに現れる電圧VOUTに
より、コイルL1を通してコンデンサC2及び負荷R3
に対して電力が供給される。出力パワートランジスタT
r1がOFFしている期間では、コイルL1に蓄えられ
ていたエネルギーによってダイオードD1を通して電流
が与えられる。
Returning to FIG. 5, in this switching power supply, the input voltage VIN is switched by the output power transistor Tr1. While the output power transistor Tr1 is ON, the voltage VOUT appearing at the emitter of the output power transistor Tr1 causes the capacitor C2 and the load R3 to pass through the coil L1.
Is supplied with power. Output power transistor T
During the period when r1 is OFF, a current is supplied through the diode D1 by the energy stored in the coil L1.

【0026】出力電圧VOは抵抗R1、R2の抵抗値に
よる比率で分割されて電圧Vaとなる。差動増幅器2に
よって電圧Vaと基準電圧Vrefの差を増幅した電圧
Vbが得られる。電圧Vbと発振器5より出力される1
00KHzの三角波とがコンパレータ4で比較される。
The output voltage VO is divided by a ratio according to the resistance values of the resistors R1 and R2 to become a voltage Va. The voltage Vb obtained by amplifying the difference between the voltage Va and the reference voltage Vref by the differential amplifier 2 is obtained. Voltage Vb and 1 output from oscillator 5
The comparator 4 compares the triangular wave of 00 KHz.

【0027】コンパレータ4からは差動増幅器2より出
力される電圧Vbに応じたパルス幅のPWM(パルス幅
変調)信号SPが出力される。過電流検出回路1が過電
流を検出していない通常状態では、このPWM信号SP
が点Paを通って駆動回路7に与えられるので、PWM
信号SPのデューティサイクルに応じて駆動回路7は出
力パワートランジスタTr1のON期間とOFF期間を
制御する。これにより、電圧Vaが基準電圧Vrefに
一致するように出力電圧VOは制御される。
The comparator 4 outputs a PWM (pulse width modulation) signal SP having a pulse width corresponding to the voltage Vb output from the differential amplifier 2. In a normal state in which the overcurrent detection circuit 1 does not detect an overcurrent, the PWM signal SP
Is given to the drive circuit 7 through the point Pa, so that PWM
The drive circuit 7 controls the ON period and the OFF period of the output power transistor Tr1 according to the duty cycle of the signal SP. Thus, the output voltage VO is controlled such that the voltage Va matches the reference voltage Vref.

【0028】これに対し、過電流検出回路1が過電流を
検出しているときの過電流状態ではPWM信号SPに関
係なく、RSフリップフロップ回路6から点Paを介し
てローレベルの信号が駆動回路7に入力されるので駆動
回路7は出力パワートランジスタTr1をOFFする。
このようにRSフリップフロップ回路6は出力パワート
ランジスタTr1に流れる電流を抑えるように駆動回路
7を制御する。
On the other hand, in an overcurrent state when the overcurrent detection circuit 1 detects an overcurrent, a low-level signal is driven from the RS flip-flop circuit 6 via the point Pa regardless of the PWM signal SP. Since the driving power is input to the circuit 7, the driving circuit 7 turns off the output power transistor Tr1.
Thus, the RS flip-flop circuit 6 controls the drive circuit 7 so as to suppress the current flowing through the output power transistor Tr1.

【0029】図8は過電流検出回路1が過電流を検出し
ていない通常状態での電圧VOUT、コイルL1を流れ
る電流IL、RSフリップフロップ回路6のセット出力
端子電圧とリセット端子電圧の時間変化を示す波形図で
ある。図9は過電流検出回路1が過電流を検出して過電
流保護機能が動作している過電流状態での電圧VOU
T、電流IL、RSフリップフロップ回路6のセット出
力端子電圧とリセット端子電圧の時間変化を示す波形図
である。
FIG. 8 shows a time change of the voltage VOUT, the current IL flowing through the coil L1, the set output terminal voltage and the reset terminal voltage of the RS flip-flop circuit 6 in the normal state where the overcurrent detection circuit 1 does not detect the overcurrent. FIG. FIG. 9 shows a voltage VOU in an overcurrent state in which the overcurrent detection circuit 1 detects an overcurrent and the overcurrent protection function operates.
FIG. 9 is a waveform diagram illustrating a time change of a set output terminal voltage and a reset terminal voltage of T, a current IL, and an RS flip-flop circuit 6;

【0030】通常状態では、図8に示すようにRSフリ
ップフロップ回路6のセット出力端子電圧はハイレベル
のままである。RSフリップフロップ回路6のリセット
端子電圧は発振器5からの周期Tのパルスとなる。RS
フリップフロップ回路6の出力はハイレベルのままであ
るので、駆動回路7にはPWM信号SPが入力される。
駆動回路7はPWM信号SPに応じて出力パワートラン
ジスタTr1をON・OFFする。
In the normal state, the set output terminal voltage of the RS flip-flop circuit 6 remains at a high level as shown in FIG. The reset terminal voltage of the RS flip-flop circuit 6 is a pulse having a period T from the oscillator 5. RS
Since the output of the flip-flop circuit 6 remains at the high level, the PWM signal SP is input to the drive circuit 7.
The drive circuit 7 turns ON / OFF the output power transistor Tr1 according to the PWM signal SP.

【0031】出力パワートランジスタTr1がOFFし
た瞬間には後述のように電圧VOUTがマイナス電位に
大きく振れるがすぐに回復してグランドレベルより少し
低い電圧で安定する。出力パワートランジスタTr1が
OFFしている期間では、電流ILがしだいに減少す
る。出力パワートランジスタTr1がONしている期間
では、電圧VOUTは高電圧側に保たれ、電流ILはし
だいに増大する。PWM信号SPによってトランジスタ
Tr1は周期Tでスイッチングを繰り返し、PWM信号
SPのデューティサイクルによってスイッチング電源装
置の出力電圧VOが制御される。通常状態では電流IL
は過電流レベルIrefを超えることはない。
At the moment when the output power transistor Tr1 is turned off, the voltage VOUT greatly swings to a negative potential as described later, but is recovered immediately and stabilized at a voltage slightly lower than the ground level. During the period when the output power transistor Tr1 is OFF, the current IL gradually decreases. During the period in which the output power transistor Tr1 is ON, the voltage VOUT is kept on the high voltage side, and the current IL gradually increases. The transistor Tr1 repeats switching at a period T by the PWM signal SP, and the output voltage VO of the switching power supply is controlled by the duty cycle of the PWM signal SP. In the normal state, the current IL
Does not exceed the overcurrent level Iref.

【0032】これに対して、過電流状態では、図9に示
すように電流ILが過電流レベルIrefを超えた時点
t1で過電流検出回路1が過電流を検出する。その直後
の時点t2でRSフリップフロップ回路6のセット出力
端子電圧はローレベルにセットされる。これにより、時
点t3で出力パワートランジスタTr1がOFFされる
と、電圧VOUTがマイナス電位にかなり大きく振れた
後グランドレベルより少し低い電圧で安定する。電流I
Lは時点t3から減少に転じる。RSフリップフロップ
回路6はセット出力端子電圧を次のリセット信号が入力
される時点t4までローレベルに保持する。
On the other hand, in the overcurrent state, as shown in FIG. 9, the overcurrent detection circuit 1 detects the overcurrent at time t1 when the current IL exceeds the overcurrent level Iref. Immediately after that, at time t2, the set output terminal voltage of the RS flip-flop circuit 6 is set to low level. Thus, when the output power transistor Tr1 is turned off at the time point t3, the voltage VOUT swings significantly to a negative potential, and then stabilizes at a voltage slightly lower than the ground level. Current I
L starts to decrease from time t3. The RS flip-flop circuit 6 holds the set output terminal voltage at a low level until time t4 when the next reset signal is input.

【0033】RSフリップフロップ回路6が時点t4で
リセット信号によりリセットされたときには電流ILの
減少により電流ILが過電流レベルIrefを下回って
いるため過電流検出回路1は過電流を検出せず、再びR
Sフリップフロップ回路6はセット出力端子電圧をハイ
レベルにセットする。その後、PWM信号SPによって
出力パワートランジスタTr1がスイッチング制御され
るので、時間t5で出力パワートランジスタt5がON
する。すると、電圧VOUTは高電圧になり、電流IL
は増大に転じる。
When the RS flip-flop circuit 6 is reset by the reset signal at time t4, the current IL falls below the overcurrent level Iref due to the decrease in the current IL, so that the overcurrent detection circuit 1 does not detect the overcurrent, and R
The S flip-flop circuit 6 sets the set output terminal voltage to a high level. Thereafter, the switching of the output power transistor Tr1 is controlled by the PWM signal SP, so that the output power transistor t5 is turned on at time t5.
I do. Then, the voltage VOUT becomes a high voltage and the current IL
Turns to increase.

【0034】その後、再び電流ILが過電流レベルIr
efを超えると、過電流検出回路1が過電流を検出する
ので、RSフリップフロップ回路6のセット出力電圧が
ローレベルにセットされる。RSフリップフロップ回路
6のセット出力電圧がローレベルとなっているときに
は、駆動回路7にローレベルの信号が入力されるので、
駆動回路7は出力パワートランジスタTr1をOFFし
て電圧VOUTがローレベルとなるように設定する。
Thereafter, the current IL is again changed to the overcurrent level Ir.
When ef is exceeded, the overcurrent detection circuit 1 detects an overcurrent, so that the set output voltage of the RS flip-flop circuit 6 is set to a low level. When the set output voltage of the RS flip-flop circuit 6 is at a low level, a low-level signal is input to the drive circuit 7,
The drive circuit 7 turns off the output power transistor Tr1 and sets the voltage VOUT to a low level.

【0035】以上のように過電流保護機能が動作する
と、出力パワートランジスタTr1のONデューティが
小さくなり、結局それは出力パワートランジスタTr1
がONしてから過電流保護がかかるまでの幅となる。O
Nデューティが小さくなると、スイッチング電源装置は
負荷R3が必要としている電流を供給しないので、出力
電圧VOが低下する。
When the overcurrent protection function operates as described above, the ON duty of the output power transistor Tr1 becomes smaller, and eventually the output power transistor Tr1 becomes smaller.
Is the width from the time when is turned ON until the overcurrent protection is activated. O
When the N duty becomes small, the switching power supply does not supply the current required by the load R3, so that the output voltage VO decreases.

【0036】これにより、出力電圧VOが低下し電圧V
aが定電圧Vcより低下すると、コンパレータ8は発振
周波数変更回路10への出力をハイレベルからローレベ
ルに切り替える。すると、発振周波数変更回路10から
発振器5に発振周波数を低下させる信号が出力される。
発振器5はこの信号を受けると発振周波数を決定するた
めの定電流値を変化させて発振周波数を低下させる。
As a result, the output voltage VO decreases and the voltage V
When “a” becomes lower than the constant voltage Vc, the comparator 8 switches the output to the oscillation frequency changing circuit 10 from the high level to the low level. Then, a signal for lowering the oscillation frequency is output from the oscillation frequency changing circuit 10 to the oscillator 5.
When the oscillator 5 receives this signal, it changes the constant current value for determining the oscillation frequency to lower the oscillation frequency.

【0037】スイッチング電源用IC15のチップ上に
出力パワートランジスタTr1等の素子を配置するとき
には、駆動回路7からトランジスタTr1への電流の流
れを勘案して信号ラインが複雑とならないようにするた
めなるべく駆動回路7とトランジスタTr1の間の距離
を短くする。また、比較的大きな電流を扱う駆動回路
7、出力パワートランジスタTr1はノイズの発生源で
もあるので、その影響が他の回路に及ばないように考慮
して過電流検出回路1とその検出場所となる出力パワー
トランジスタTr1のコレクタが遠くにならないように
する。
When arranging elements such as the output power transistor Tr1 on the chip of the switching power supply IC 15, the driving is performed so as not to complicate the signal line in consideration of the current flow from the drive circuit 7 to the transistor Tr1. The distance between the circuit 7 and the transistor Tr1 is reduced. Further, since the drive circuit 7 and the output power transistor Tr1 which handle a relatively large current are also sources of noise, the overcurrent detection circuit 1 and its detection location are taken into consideration so as not to affect other circuits. The collector of the output power transistor Tr1 is kept from becoming far.

【0038】また、一般にアナログICにおいて比較的
微弱な電流や電圧を扱う回路はその信号の発生源から遠
くに離すほど信号そのものが減衰したり、周りのノイズ
を拾ったりして誤動作しやすくなる。そのため、一般に
アナログICではこのように比較的微弱な電流や電圧を
扱う回路は信号の発生源の近くに配置するように心がけ
る必要がある。図6に示す過電流検出回路1は抵抗RM
1の両端に生ずる比較的微弱な電圧を扱う回路であるの
で、抵抗RM1の近くに過電流検出回路1を構成するト
ランジスタ等の素子を配置するように心がける。また、
性能を発揮できる範囲でチップ面積がなるべく小さくな
るように考慮する。
In general, a circuit for handling a relatively weak current or voltage in an analog IC is liable to malfunction as the signal is attenuated or the surrounding noise is picked up as the distance from the signal source increases. Therefore, in general, in an analog IC, it is necessary to place a circuit that handles such a relatively weak current or voltage near a signal generation source. The overcurrent detection circuit 1 shown in FIG.
1 is a circuit for handling a relatively weak voltage generated at both ends of the circuit 1. Therefore, care is taken to arrange an element such as a transistor constituting the overcurrent detection circuit 1 near the resistor RM1. Also,
Consider that the chip area is as small as possible within the range where performance can be exhibited.

【0039】これらを考慮した結果、従来ではスイッチ
ング電源用IC15の主要素子の配置は図10に示すよ
うになっていた。入力端子11は細長い長方形をしてお
り、スイッチング電源用IC15の左辺と接し、その辺
に対してその長方形の長い方の辺が平行となるように配
置されている。出力パワートランジスタTr1も細長い
長方形で入力端子11より面積が大きく、入力端子11
と隣接し、その長方形の長い方の辺は入力端子11の長
い方の辺と平行となるように配置されている。
As a result of these considerations, the arrangement of the main elements of the switching power supply IC 15 is conventionally as shown in FIG. The input terminal 11 has an elongated rectangular shape, and is arranged so as to be in contact with the left side of the switching power supply IC 15 and the longer side of the rectangle is parallel to the left side. The output power transistor Tr1 is also elongated and rectangular and has a larger area than the input terminal 11;
And the longer side of the rectangle is arranged so as to be parallel to the longer side of the input terminal 11.

【0040】出力パワートランジスタTr1が入力端子
11と面している辺と対向する辺には複数のクロスアン
ダー16がその辺に直角な方向に伸びるように設けられ
ている。クロスアンダー16は単層メタルのIC等でメ
タル配線が通らないときにメタルの代わりに使用される
もので、多くの場合N+拡散層によるものが使用されて
いる。クロスアンダー16と平行でスイッチング電源用
IC15の下辺に接する位置に出力端子13が設けられ
ている。駆動回路7はスイッチング電源用IC15の左
上コーナーに設けられている。
A plurality of cross-unders 16 are provided on the side opposite to the side of the output power transistor Tr1 facing the input terminal 11 so as to extend in a direction perpendicular to the side. The cross-under 16 is used instead of metal when a metal wiring does not pass through a single-layer metal IC or the like. In many cases, the cross-under 16 is an N + diffusion layer. An output terminal 13 is provided at a position parallel to the cross-under 16 and in contact with the lower side of the switching power supply IC 15. The drive circuit 7 is provided at the upper left corner of the switching power supply IC 15.

【0041】また、駆動回路7のうち出力パワートラン
ジスタTr1のON・OFFを駆動するPNP型トラン
ジスタ54は出力パワートランジスタTr1と接する位
置になるように設けられている。過電流検出回路1はク
ロスアンダー16を挟んで出力パワートランジスタTr
1と向かい合う位置に設けられている。入力端子11よ
り入力される入力電圧VINはクロスアンダー16の1
つを介して過電流検出回路1に入力される。
The PNP transistor 54 that drives the ON / OFF of the output power transistor Tr1 in the drive circuit 7 is provided at a position in contact with the output power transistor Tr1. The overcurrent detection circuit 1 has an output power transistor Tr
It is provided at a position facing 1. The input voltage VIN input from the input terminal 11 is 1
And input to the overcurrent detection circuit 1 via the

【0042】図10において点(A)から点(B)まで
のスイッチング電源用IC15の断面を図11に示す。
点(A)から点(B)に向かってまずP型シリコン基板
20の上の出力パワートランジスタTr1にあたる部分
にN+埋込層21aが設けられている。次に基板20の
上のクロスアンダー16にあたる部分にN+埋込層21
bが設けられている。次に基板20の上の過電流検出回
路1にあたる部分にN+埋込層21cが設けられてい
る。
FIG. 11 shows a cross section of the switching power supply IC 15 from the point (A) to the point (B) in FIG.
First, from the point (A) to the point (B), an N + buried layer 21a is provided in a portion corresponding to the output power transistor Tr1 on the P-type silicon substrate 20. Next, an N + buried layer 21 is formed in a portion corresponding to the cross under 16 on the substrate 20.
b is provided. Next, an N + buried layer 21c is provided in a portion corresponding to the overcurrent detection circuit 1 on the substrate 20.

【0043】N+埋込層21aの上部にN型半導体のエ
ピタキシャル成長部22aが設けられている。N+埋込
層21bの上部にN型半導体のエピタキシャル成長部2
2bが設けられている。エピタキシャル成長部22aと
22bはP型半導体の素子分離層28で分離されてい
る。N+埋込層21cの上部にN型半導体のエピタキシ
ャル成長部22cが設けられている。エピタキシャル成
長部22bと22cはP型半導体の素子分離層29で分
離されている。
An N-type semiconductor epitaxial growth portion 22a is provided above the N + buried layer 21a. An epitaxial growth portion 2 of an N-type semiconductor is formed on the N + buried layer 21b.
2b is provided. The epitaxial growth portions 22a and 22b are separated by an element isolation layer 28 of a P-type semiconductor. An N-type semiconductor epitaxial growth portion 22c is provided above the N + buried layer 21c. The epitaxial growth portions 22b and 22c are separated by a P-type semiconductor device isolation layer 29.

【0044】エピタキシャル成長部22aにN+拡散層
23が設けられている。また、エピタキシャル成長部2
2aにP拡散層24がN+拡散層23とは離れた位置に
設けられている。P拡散層24の内部にN+拡散層25
が設けられている。これにより、N+拡散層23がコレ
クタとなり、P拡散層24がベースとなり、N+拡散層
25がエミッタとなるNPN型の出力パワートランジス
タTr1が形成されている。
An N + diffusion layer 23 is provided in the epitaxial growth portion 22a. In addition, the epitaxial growth part 2
2a, a P diffusion layer 24 is provided at a position distant from the N + diffusion layer 23. An N + diffusion layer 25 is provided inside the P diffusion layer 24.
Is provided. Thus, an NPN-type output power transistor Tr1 is formed in which the N + diffusion layer 23 serves as a collector, the P diffusion layer 24 serves as a base, and the N + diffusion layer 25 serves as an emitter.

【0045】エピタキシャル成長部22bにおいてN+
拡散層26が設けられている。これにより、エピタキシ
ャル成長部22bにクロスアンダー16が設けられてい
る。エピタキシャル成長部22cにP拡散層27が設け
られている。このようにして、エピタキシャル成長部2
2cに図6に示すような構成の過電流検出回路1が形成
されている。出力パワートランジスタTr1のベースに
あたるP拡散層24とクロスアンダー16のN+埋込層
が配線50によって接続されている。
In the epitaxial growth portion 22b, N +
A diffusion layer 26 is provided. Thus, the cross-under 16 is provided in the epitaxial growth portion 22b. P diffusion layer 27 is provided in epitaxial growth portion 22c. Thus, the epitaxial growth portion 2
An overcurrent detection circuit 1 having a configuration as shown in FIG. 6 is formed in 2c. The P diffusion layer 24 serving as the base of the output power transistor Tr1 and the N + buried layer of the cross under 16 are connected by a wiring 50.

【0046】寄生のNPN型トランジスタ30はエピタ
キシャル成長部22bがエミッタとなり、P型シリコン
基板20がベースとなり、エピタキシャル成長部22c
がコレクタとなるように形成されている。
In the parasitic NPN transistor 30, the epitaxial growth portion 22b serves as an emitter, the P-type silicon substrate 20 serves as a base, and the epitaxial growth portion 22c
Is formed to be a collector.

【0047】[0047]

【発明が解決しようとする課題】上記従来のスイッチン
グ電源装置が、オーディオ再生装置等のようにノイズを
嫌う回路に使用される場合に、図5に示すようにフェラ
イトビーズF1がスイッチング電源装置に挿入されるこ
とがある。フェライトビーズF1は透磁性の高い磁性材
料を筒状にして、配線や部品のリードに挿入して簡単に
コイルを形成しようとするものである。
When the above-mentioned conventional switching power supply is used in a circuit which dislikes noise such as an audio reproducing apparatus, a ferrite bead F1 is inserted into the switching power supply as shown in FIG. May be done. The ferrite bead F1 is a tube made of a magnetic material having high magnetic permeability and inserted into leads of a wiring or a component to easily form a coil.

【0048】一般にダイオードD1は印加電圧が順方向
から逆方向に逆転した瞬間に大きな短絡電流が流れてし
まう。これを逆回復特性という。スイッチング電源装置
では、フェライトビーズF1が挿入されていないとき
に、ダイオードD1がこの逆回復特性により大きな短絡
電流が流れ、ノイズ源となってしまう。そこで、ダイオ
ードD1のリードにフェライトビーズF1を挿入するこ
とで、等価的にコイルを挿入したことにする。すると、
フェライトビーズF1のインピーダンス成分により短絡
電流が抑制されてノイズの発生量が低減される。
Generally, a large short-circuit current flows through the diode D1 at the moment when the applied voltage is reversed from the forward direction to the reverse direction. This is called a reverse recovery characteristic. In the switching power supply, when the ferrite bead F1 is not inserted, a large short-circuit current flows through the diode D1 due to the reverse recovery characteristic, and the diode D1 becomes a noise source. Therefore, the coil is equivalently inserted by inserting the ferrite bead F1 into the lead of the diode D1. Then
The short-circuit current is suppressed by the impedance component of the ferrite bead F1, and the amount of generated noise is reduced.

【0049】ところが、フェライトビーズF1が挿入さ
れている場合には、出力パワートランジスタTr1のス
イッチングOFF時にフェライトビーズF1のインピー
ダンス成分により電圧VOUTはマイナス電位に大きく
振れるが、過渡的にインピーダンス成分が小さくなり、
電圧VOUTはグランドレベルからダイオードD1の順
方向電圧だけ低下した電圧で安定する。
However, when the ferrite bead F1 is inserted, the voltage VOUT greatly swings to a negative potential due to the impedance component of the ferrite bead F1 when the output power transistor Tr1 is switched off, but the impedance component transiently decreases. ,
The voltage VOUT is stabilized at a voltage lower than the ground level by the forward voltage of the diode D1.

【0050】この電圧VOUTがマイナス電位に振れる
度合いは負荷R3によって異なる。負荷R3が軽い場合
は、図12に示すように、電圧VOUTがマイナス電位
に振れる度合いが小さく、特に問題は生じない。しか
し、負荷R3が重くなると、図13に示すように、出力
パワートランジスタTr1のエミッタに現れる電圧VO
UTがマイナス電位に振れる度合いが大きくなるため、
出力パワートランジスタTr1がONして出力パワート
ランジスタTr1のベースも同時にマイナス電位にな
る。なお、図12は負荷R3が軽い場合のセット出力端
子電圧と電圧VOUTの時間変化を示す波形図であり、
図13は負荷R3が重い場合のセット出力端子電圧と電
圧VOUTの時間変化を示す波形図である。
The degree to which the voltage VOUT swings to a negative potential depends on the load R3. When the load R3 is light, as shown in FIG. 12, the degree to which the voltage VOUT swings to a negative potential is small, and no particular problem occurs. However, when the load R3 becomes heavy, the voltage VO appearing at the emitter of the output power transistor Tr1 as shown in FIG.
Because the degree to which the UT swings to a negative potential increases,
The output power transistor Tr1 is turned on, and the base of the output power transistor Tr1 also has the negative potential at the same time. FIG. 12 is a waveform diagram showing a time change of the set output terminal voltage and the voltage VOUT when the load R3 is light,
FIG. 13 is a waveform diagram showing a change over time of the set output terminal voltage and the voltage VOUT when the load R3 is heavy.

【0051】出力パワートランジスタTr1のベースは
クロスアンダー16を介して駆動回路7に接続されてい
るため、このクロスアンダー16もマイナス電位にな
る。すると、図11に示すようにクロスアンダー16を
構成するN+拡散層26とN型半導体のエピタキシャル
成長部22bとN+埋込層21bとがマイナス電位にな
るので、寄生のNPN型トランジスタ30がONし、矢
印31に示すように過電流検出回路1からクロスアンダ
ー16に電流が流れる。
Since the base of the output power transistor Tr1 is connected to the drive circuit 7 via the cross under 16, the cross under 16 also has a negative potential. Then, as shown in FIG. 11, the N + diffusion layer 26, the N-type semiconductor epitaxial growth portion 22b, and the N + buried layer 21b constituting the cross-under 16 have a negative potential, so that the parasitic NPN transistor 30 is turned on. Then, as shown by an arrow 31, a current flows from the overcurrent detection circuit 1 to the cross-under 16.

【0052】過電流検出回路1においてPNP型トラン
ジスタ63、64(図6参照)のベースは図11のN型
半導体のエピタキシャル成長部22c(図11参照)に
相当するので、寄生トランジスタ30がONするとPN
P型トランジスタ63、64のベース電圧が下がる。
In the overcurrent detection circuit 1, the bases of the PNP transistors 63 and 64 (see FIG. 6) correspond to the N-type semiconductor epitaxial growth portion 22c (see FIG. 11) of FIG.
The base voltages of the P-type transistors 63 and 64 decrease.

【0053】つまり、出力パワートランジスタTr1の
エミッタ電圧がマイナス側に大きく振れてしまうと、P
NP型トランジスタ63、64のベース電圧は大きく下
がってしまうことになる。すると、PNP型トランジス
タ63のベース・エミッタ間電圧VBEが大きく広がる
ので、PNP型トランジスタ63のコレクタ電流I2が
増加し、NPN型トランジスタ66がONしてしまう。
これは、過電流検出回路1が誤って過電流状態を検出し
たことになる。
That is, when the emitter voltage of the output power transistor Tr1 greatly swings to the minus side,
The base voltages of the NP-type transistors 63 and 64 are greatly reduced. Then, since the base-emitter voltage VBE of the PNP transistor 63 greatly increases, the collector current I2 of the PNP transistor 63 increases, and the NPN transistor 66 turns on.
This means that the overcurrent detection circuit 1 has erroneously detected the overcurrent state.

【0054】過電流検出回路1が過電流状態を誤検出す
ると、RSフリップフロップ回路6はセット出力端子を
ローレベルにセットする。出力パワートランジスタTr
1のエミッタに現れる電圧VOUTがマイナス電位であ
る時間が長いと、図9に示すような過電流状態での動作
と同じくRSフリップフロップ回路6がセットされたま
ま発振器5からのリセット信号によりリセットされるの
で、PWM信号SPのパルス幅を狭めてスイッチングパ
ルス幅を狭める。また、これによって出力電圧VOが下
がる。
When the overcurrent detection circuit 1 erroneously detects an overcurrent state, the RS flip-flop circuit 6 sets the set output terminal to a low level. Output power transistor Tr
If the time during which the voltage VOUT appearing at the emitter 1 is a negative potential is long, the RS flip-flop circuit 6 is reset by the reset signal from the oscillator 5 while the RS flip-flop circuit 6 is set as in the operation in the overcurrent state as shown in FIG. Therefore, the pulse width of the PWM signal SP is narrowed to narrow the switching pulse width. This also lowers the output voltage VO.

【0055】そして、電圧Vaが定電圧Vcより下がる
とコンパレータ8よりハイレベルの信号が発振周波数変
更回路10に伝えられ、発振周波数変更回路10によっ
て発振器5の発振周波数が低下する。この結果、図13
に示すように電圧VOUTが高電圧側と低電圧側とを繰
り返す周期が長くなる。このように上記従来のスイッチ
ング電源装置(図5参照)では負荷R3が重いときには
出力パワートランジスタTr1のOFF時に過電流検出
回路1が誤検出し、スイッチング電源用IC15が正常
に動作しなくなるという問題があった。
When the voltage Va falls below the constant voltage Vc, a high-level signal is transmitted from the comparator 8 to the oscillation frequency changing circuit 10, and the oscillation frequency of the oscillator 5 is reduced by the oscillation frequency changing circuit 10. As a result, FIG.
As shown in (2), the cycle in which the voltage VOUT repeats the high voltage side and the low voltage side becomes longer. As described above, in the conventional switching power supply device (see FIG. 5), when the load R3 is heavy, the overcurrent detection circuit 1 erroneously detects when the output power transistor Tr1 is turned off, and the switching power supply IC 15 does not operate normally. there were.

【0056】本発明は上記課題を解決するもので、出力
パワートランジスタのスイッチング時に誤動作しないよ
うにしたスイッチング電源装置を提供することを目的と
する。
An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to provide a switching power supply device which does not malfunction at the time of switching of an output power transistor.

【0057】[0057]

【課題を解決するための手段】上記目的を達成するため
に、第1の発明では、NPN型のスイッチングトランジ
スタと、前記スイッチングトランジスタをスイッチング
駆動する駆動回路と、前記スイッチングトランジスタに
流れる電流が過電流状態であるか否かを検出する過電流
検出回路と、前記過電流状態であるときに前記スイッチ
ングトランジスタに流れる電流を抑えるように前記駆動
回路を制御する回路と、一端が前記スイッチングトラン
ジスタのエミッタ側に接続され他端が負荷と接続するた
めの出力端子に接続されたコイルと、前記スイッチング
トランジスタのエミッタ側と前記コイルの接続ノードに
カソードが接続されアノードが所定の電圧に接続された
ダイオードとから成り、少なくとも前記スイッチングト
ランジスタと前記過電流検出回路とが1つのチップ上に
形成されているスイッチング電源装置において、前記ス
イッチングトランジスタが形成されている領域と前記過
電流検出回路が形成されている領域の間に一定の電圧が
印加される低インピーダンスの領域が形成されているよ
うにしている。
In order to achieve the above object, according to a first aspect of the present invention, an NPN-type switching transistor, a drive circuit for switchingly driving the switching transistor, and a current flowing through the switching transistor are overcurrent. An overcurrent detection circuit for detecting whether or not the switching transistor is in a state; a circuit for controlling the drive circuit so as to suppress a current flowing through the switching transistor when the overcurrent is in the state; And a diode whose other end is connected to an output terminal for connecting to a load, and a diode whose cathode is connected to the emitter side of the switching transistor and a connection node of the coil and whose anode is connected to a predetermined voltage. Consisting of at least the switching transistor and the In a switching power supply device in which a current detection circuit is formed on one chip, a constant voltage is applied between a region where the switching transistor is formed and a region where the overcurrent detection circuit is formed. A low-impedance region is formed.

【0058】このような構成によると、スイッチング電
源装置は駆動回路によってスイッチングトランジスタを
スイッチング駆動する。スイッチングトランジスタがO
Nしている期間ではスイッチングトランジスタの出力に
よってコイル及び負荷にエネルギーが供給される。この
とき、コイルにエネルギーが蓄積される。スイッチング
トランジスタがOFFしている期間ではコイルに蓄積さ
れたエネルギーによってダイオードの順方向に電流が流
れる。そのため、コイルを通して電力が負荷に与えられ
る。過電流検出回路はスイッチングトランジスタに流れ
る電流が過電流状態であるか否かを検出する。過電流状
態であるときには駆動回路を制御する回路はスイッチン
グトランジスタに流れる電流を抑えるように駆動回路を
制御する。少なくともスイッチングトランジスタと過電
流検出回路とが1つのチップ上に形成されている。その
チップ上ではスイッチングトランジスタが形成されてい
る領域と過電流検出回路が形成されている領域の間に低
インピーダンスの領域が形成されており、一定の電圧が
印加されるため、スイッチングトランジスタがON・O
FFした時にスイッチングトランジスタと低インピーダ
ンスの領域との間で形成されている寄生のトランジスタ
がONしたとしても、低インピーダンスの領域と過電流
検出回路との間に形成されている寄生のトランジスタが
ONしなくなり、過電流検出回路が誤検出してしまうこ
とがない。
According to such a configuration, the switching power supply device performs switching driving of the switching transistor by the drive circuit. Switching transistor is O
During the N period, energy is supplied to the coil and the load by the output of the switching transistor. At this time, energy is stored in the coil. While the switching transistor is off, a current flows in the forward direction of the diode due to the energy stored in the coil. Therefore, electric power is supplied to the load through the coil. The overcurrent detection circuit detects whether the current flowing through the switching transistor is in an overcurrent state. When in an overcurrent state, a circuit for controlling the drive circuit controls the drive circuit so as to suppress the current flowing through the switching transistor. At least a switching transistor and an overcurrent detection circuit are formed on one chip. On the chip, a low-impedance region is formed between the region where the switching transistor is formed and the region where the overcurrent detection circuit is formed, and a constant voltage is applied. O
Even if the parasitic transistor formed between the switching transistor and the low-impedance region is turned on when FF is performed, the parasitic transistor formed between the low-impedance region and the overcurrent detection circuit is turned on. And the overcurrent detection circuit does not perform erroneous detection.

【0059】また、第2の発明では、上記第1の発明に
おいて、前記一定の電圧はスイッチング電源装置に入力
される入力電圧から得ているようにしている。このよう
な構成によると、低インピーダンスの領域は入力電圧に
よって高電位となる。
Further, in the second invention, in the first invention, the constant voltage is obtained from an input voltage input to the switching power supply. According to such a configuration, the low impedance region becomes high potential by the input voltage.

【0060】また、第3の発明では、NPN型のスイッ
チングトランジスタと、前記スイッチングトランジスタ
をスイッチング駆動するために前記スイッチングトラン
ジスタのベースにコレクタが接続され前記スイッチング
トランジスタのコレクタにエミッタが接続されたPNP
型のトランジスタを有する駆動回路と、前記スイッチン
グトランジスタに流れる電流が過電流状態であるか否か
を検出する過電流検出回路と、前記過電流状態であると
きに前記スイッチングトランジスタに流れる電流を抑え
るように前記駆動回路を制御する回路と、一端が前記ス
イッチングトランジスタのエミッタ側に接続され他端が
負荷と接続するための出力端子に接続されたコイルと、
前記スイッチングトランジスタのエミッタ側と前記コイ
ルの接続ノードにカソードが接続されアノードが所定の
電圧に接続されたダイオードとから成り、少なくとも前
記スイッチングトランジスタと前記駆動回路と前記過電
流検出回路とが1つのチップ上に形成されているスイッ
チング電源装置において、前記スイッチングトランジス
タが形成されている領域と前記過電流検出回路が形成さ
れている領域の間に前記PNP型のトランジスタが形成
されている領域が設けられているようにしている。
Further, in the third invention, an NPN-type switching transistor, and a PNP having a collector connected to a base of the switching transistor and an emitter connected to a collector of the switching transistor for switching-driving the switching transistor.
A drive circuit having a transistor of a type, an overcurrent detection circuit for detecting whether or not the current flowing through the switching transistor is in an overcurrent state, and suppressing a current flowing through the switching transistor when the overcurrent state is in the overcurrent state. A coil that has one end connected to the emitter side of the switching transistor and the other end connected to an output terminal for connecting to a load,
An emitter side of the switching transistor and a diode having a cathode connected to a connection node of the coil and an anode connected to a predetermined voltage, wherein at least the switching transistor, the drive circuit, and the overcurrent detection circuit are one chip. In the switching power supply device formed above, a region where the PNP transistor is formed is provided between a region where the switching transistor is formed and a region where the overcurrent detection circuit is formed. I am trying to be.

【0061】このような構成によると、スイッチング電
源装置は駆動回路を構成するPNP型のトランジスタを
用いてスイッチングトランジスタをスイッチング駆動す
る。スイッチングトランジスタがONしている期間では
スイッチングトランジスタの出力によってコイル及び負
荷にエネルギーが供給される。このとき、コイルにエネ
ルギーが蓄積される。スイッチングトランジスタがOF
Fしている期間ではコイルに蓄積されたエネルギーによ
ってダイオードの順方向に電流が流れる。そのため、コ
イルを通して電力が負荷に与えられる。過電流検出回路
はスイッチングトランジスタに流れる電流が過電流状態
であるか否かを検出する。過電流状態であるときには駆
動回路を制御する回路はスイッチングトランジスタに流
れる電流を抑えるように駆動回路を制御する。少なくと
もスイッチングトランジスタと駆動回路と過電流検出回
路とが1つのチップ上に形成されている。そのチップ上
ではスイッチングトランジスタが形成されている領域と
過電流検出回路が形成されている領域との間にPNP型
のトランジスタが形成されてい領域が設けられている。
スイッチングトランジスタがON・OFFした時にスイ
ッチングトランジスタとPNP型のトランジスタとの間
に形成されている寄生のトランジスタがONしたとして
も、PNP型のトランジスタはスイッチングトランジス
タをスイッチング駆動するために比較的大きな電流で動
作するので、動作に影響を受けることがない。そのた
め、PNP型のトランジスタと過電流検出回路との間に
形成されている寄生のトランジスタがONすることがな
いので、過電流検出回路が誤検出してしまうことがな
い。
According to such a configuration, the switching power supply device performs switching driving of the switching transistor using the PNP type transistor constituting the drive circuit. During the period when the switching transistor is ON, energy is supplied to the coil and the load by the output of the switching transistor. At this time, energy is stored in the coil. Switching transistor is OF
During the F period, a current flows in the forward direction of the diode due to the energy stored in the coil. Therefore, electric power is supplied to the load through the coil. The overcurrent detection circuit detects whether the current flowing through the switching transistor is in an overcurrent state. When in an overcurrent state, a circuit for controlling the drive circuit controls the drive circuit so as to suppress the current flowing through the switching transistor. At least a switching transistor, a drive circuit, and an overcurrent detection circuit are formed on one chip. On the chip, a region where a PNP transistor is formed is provided between a region where the switching transistor is formed and a region where the overcurrent detection circuit is formed.
Even if a parasitic transistor formed between the switching transistor and the PNP transistor is turned on when the switching transistor is turned on / off, the PNP transistor requires a relatively large current to drive the switching transistor. Because it operates, it is not affected by the operation. Therefore, since the parasitic transistor formed between the PNP transistor and the overcurrent detection circuit does not turn on, the overcurrent detection circuit does not erroneously detect.

【0062】また、第4の発明では、NPN型のスイッ
チングトランジスタと、前記スイッチングトランジスタ
をスイッチング駆動する駆動回路と、前記スイッチング
トランジスタに流れる電流が過電流状態であるか否かを
検出する過電流検出回路と、前記過電流状態であるとき
に前記スイッチングトランジスタに流れる電流を抑える
ように前記駆動回路を制御する回路と、一端が前記スイ
ッチングトランジスタのエミッタ側に接続され他端が負
荷と接続するための出力端子に接続されたコイルと、前
記スイッチングトランジスタのエミッタ側と前記コイル
の接続ノードにカソードが接続されアノードが所定の電
圧に接続されたダイオードとから成り、少なくとも前記
スイッチングトランジスタと前記過電流検出回路とが1
つのチップ上に形成されているスイッチング電源装置に
おいて、前記スイッチングトランジスタが形成されてい
る領域と前記過電流検出回路が形成されている領域の間
に高電圧が印加されている領域が形成されている。
Further, in the fourth invention, an NPN-type switching transistor, a drive circuit for switchingly driving the switching transistor, and an overcurrent detection for detecting whether or not a current flowing through the switching transistor is in an overcurrent state A circuit for controlling the drive circuit so as to suppress a current flowing through the switching transistor in the overcurrent state; and a circuit for connecting one end to an emitter of the switching transistor and the other end to a load. A coil connected to an output terminal; and a diode having a cathode connected to the emitter of the switching transistor and a connection node of the coil and an anode connected to a predetermined voltage, and at least the switching transistor and the overcurrent detection circuit. And 1
In a switching power supply device formed on one chip, a region where a high voltage is applied is formed between a region where the switching transistor is formed and a region where the overcurrent detection circuit is formed. .

【0063】このような構成によると、スイッチング電
源装置は駆動回路によってスイッチングトランジスタを
スイッチング駆動する。スイッチングトランジスタがO
Nしている期間ではスイッチングトランジスタの出力に
よってコイル及び負荷にエネルギーが供給される。この
とき、コイルにエネルギーが蓄積される。スイッチング
トランジスタがOFFしている期間ではコイルに蓄積さ
れたエネルギーによってダイオードの順方向に電流が流
れる。そのため、コイルを通して電力が負荷に与えられ
る。過電流検出回路はスイッチングトランジスタに流れ
る電流が過電流状態であるか否かを検出する。過電流状
態であるときには駆動回路を制御する回路はスイッチン
グトランジスタに流れる電流を抑えるように駆動回路を
制御する。少なくともスイッチングトランジスタと過電
流検出回路とが1つのチップ上に形成されている。その
チップ上ではスイッチングトランジスタが形成されてい
る領域と過電流検出回路が形成されている領域の間に高
電圧が印加される領域が形成されているため、スイッチ
ングトランジスタがON・OFFした時にスイッチング
トランジスタと高電圧が印加される領域との間で形成さ
れている寄生のトランジスタがONしたとしても、この
領域と過電流検出回路との間に形成されている寄生のト
ランジスタがONしなくなり、過電流検出回路が誤検出
してしまうことがない。
According to such a configuration, the switching power supply device performs switching driving of the switching transistor by the drive circuit. Switching transistor is O
During the N period, energy is supplied to the coil and the load by the output of the switching transistor. At this time, energy is stored in the coil. While the switching transistor is off, a current flows in the forward direction of the diode due to the energy stored in the coil. Therefore, electric power is supplied to the load through the coil. The overcurrent detection circuit detects whether the current flowing through the switching transistor is in an overcurrent state. When in an overcurrent state, a circuit for controlling the drive circuit controls the drive circuit so as to suppress the current flowing through the switching transistor. At least a switching transistor and an overcurrent detection circuit are formed on one chip. On the chip, a high-voltage application area is formed between the area where the switching transistor is formed and the area where the overcurrent detection circuit is formed. Even if a parasitic transistor formed between this region and the region to which a high voltage is applied is turned on, the parasitic transistor formed between this region and the overcurrent detection circuit does not turn on, and The detection circuit does not erroneously detect.

【0064】また、第5の発明では、上記第1の発明乃
至上記第4の発明のいずれかにおいて、前記スイッチン
グトランジスタのエミッタと前記ダイオードとの間にフ
ェライトビーズが接続されているようにしている。
According to a fifth aspect, in any one of the first to fourth aspects, a ferrite bead is connected between the emitter of the switching transistor and the diode. .

【0065】このような構成によると、ダイオードに流
れる大きな短絡電流を抑制するためにフェライトビーズ
が挿入されている。この場合、スイッチング時にスイッ
チングトランジスタで形成されている寄生のトランジス
タがONしやすくなるが、過電流検出回路が誤検出して
しまうことがない。
According to such a configuration, ferrite beads are inserted to suppress a large short-circuit current flowing through the diode. In this case, the parasitic transistor formed by the switching transistor is easily turned on at the time of switching, but the overcurrent detection circuit does not erroneously detect.

【0066】[0066]

【発明の実施の形態】以下、本発明の実施形態について
説明する。本発明の第1の実施形態と第2の実施形態に
おいても図5に示すように過電流からスイッチング電源
装置を保護するために過電流検出回路1が設けられてい
るもので説明する。したがって、第1の実施形態と第2
の実施形態のスイッチング電源装置においてもブロック
図は図5に示すものと同一であり、スイッチング電源用
IC15についても従来と同じブロックが1チップ上に
形成されている。よって、これらの点に関しては従来技
術で説明したとおりであるので説明は省略する。
Embodiments of the present invention will be described below. Also in the first and second embodiments of the present invention, description will be made on the assumption that an overcurrent detection circuit 1 is provided to protect the switching power supply device from overcurrent as shown in FIG. Therefore, the first embodiment and the second embodiment
The block diagram of the switching power supply device of this embodiment is the same as that shown in FIG. 5, and the same block as the conventional one is formed on one chip for the switching power supply IC 15 as well. Therefore, these points are the same as those described in the related art, and the description will be omitted.

【0067】<第1の実施形態>図1は本発明の第1の
実施形態のスイッチング電源用IC15の主要素子の配
置を示す図である。本実施形態の配置は上記従来のスイ
ッチング電源用IC15の配置(図10)から過電流検
出回路1を出力パワートランジスタTr1よりさらに離
れた位置に設け、出力パワートランジスタTr1のスイ
ッチングOFF時にマイナス電位となるクロスアンダー
16が設けられている領域と過電流検出回路1が設けら
れている領域の間に低インピーダンスで高電位の島状領
域40を形成したものとなっている。島状領域40はク
ロスアンダー16及び過電流検出回路1とは分離されて
おり、クロスアンダー16と過電流検出回路1を結ぶ配
線71から入力電圧VINが印加されることによって高
電位になっている。
<First Embodiment> FIG. 1 is a diagram showing an arrangement of main elements of a switching power supply IC 15 according to a first embodiment of the present invention. In the arrangement of this embodiment, the overcurrent detection circuit 1 is provided at a position further away from the output power transistor Tr1 than the arrangement of the conventional switching power supply IC 15 (FIG. 10), and becomes a negative potential when the output power transistor Tr1 is switched off. A low-impedance, high-potential island region 40 is formed between the region where the cross-under 16 is provided and the region where the overcurrent detection circuit 1 is provided. The island-shaped region 40 is separated from the cross-under 16 and the overcurrent detection circuit 1, and has a high potential when an input voltage VIN is applied from a wiring 71 connecting the cross-under 16 and the overcurrent detection circuit 1. .

【0068】図1において点(A)から点(B)までの
スイッチング電源用IC15の断面を図2に示す。点
(A)から点(B)に向かってまず出力パワートランジ
スタTr1が設けられている。次に、出力パワートラン
ジスタTr1と隣接してクロスアンダー16が設けられ
ている。次に、クロスアンダー16と隣接して高電位の
島状領域40が設けられている。次に、高電位の島状領
域40と隣接して過電流検出回路1が設けられている。
FIG. 2 shows a cross section of the switching power supply IC 15 from the point (A) to the point (B) in FIG. First, an output power transistor Tr1 is provided from point (A) to point (B). Next, a cross-under 16 is provided adjacent to the output power transistor Tr1. Next, a high-potential island region 40 is provided adjacent to the cross-under 16. Next, the overcurrent detection circuit 1 is provided adjacent to the high-potential island region 40.

【0069】出力パワートランジスタTr1とクロスア
ンダー16と過電流検出回路1の構成については上記従
来のスイッチング電源用IC15の断面を示す図11と
同じ構成であるので、図2において図11と同一部分に
は同一符号を付して説明を省略する。
The configuration of the output power transistor Tr1, the cross-under 16, and the overcurrent detection circuit 1 are the same as those shown in FIG. 11, which shows a cross section of the conventional switching power supply IC 15, and therefore, in FIG. Are denoted by the same reference numerals and description thereof is omitted.

【0070】高電位の島状領域40において、P型シリ
コン基板20の上の高電位の島状領域40にあたる部分
にN+埋込層21dが設けられている。N+埋込層21d
の上部にN型半導体のエピタキシャル成長部22dが設
けられている。エピタキシャル成長部22bと22dは
P型半導体の素子分離層29で分離されている。エピタ
キシャル成長部22cと22dはP型半導体の素子分離
層41で分離されている。エピタキシャル成長部22d
は入力電圧VINの印加により高電位になっている。
In the high potential island region 40, an N + buried layer 21 d is provided in a portion corresponding to the high potential island region 40 on the P-type silicon substrate 20. N + buried layer 21d
Is provided with an epitaxial growth portion 22d of an N-type semiconductor. The epitaxial growth portions 22b and 22d are separated by a P-type semiconductor device isolation layer 29. The epitaxial growth portions 22c and 22d are separated by an element isolation layer 41 of a P-type semiconductor. Epitaxial growth part 22d
Are at a high potential due to the application of the input voltage VIN.

【0071】寄生のNPN型トランジスタ30はエピタ
キシャル成長部22bがエミッタとなり、P型シリコン
基板20がベースとなり、エピタキシャル成長部22d
がコレクタとなるように形成されている。70はエピタ
キシャル成長部22dがエミッタとなり、P型シリコン
基板20がベースとなり、エピタキシャル成長部22c
がコレクタとなるように形成されている寄生のNPN型
トランジスタである。
In the parasitic NPN transistor 30, the epitaxial growth portion 22b serves as an emitter, the P-type silicon substrate 20 serves as a base, and the epitaxial growth portion 22d
Is formed to be a collector. Reference numeral 70 designates the epitaxial growth portion 22c as an emitter, the P-type silicon substrate 20 as a base, and the epitaxial growth portion 22c.
Is a parasitic NPN transistor formed to be a collector.

【0072】出力パワートランジスタTr1のスイッチ
ングOFF時には、フェライトビーズF1(図5参照)
が設けられているために、出力パワートランジスタTr
1のエミッタに現れる電圧VOUTがマイナス電位にま
で振れることがある。
When the output power transistor Tr1 is switched off, the ferrite beads F1 (see FIG. 5)
Is provided, the output power transistor Tr
The voltage VOUT appearing at one of the emitters may fluctuate to a negative potential.

【0073】その振れる度合いが大きいと、出力パワー
トランジスタTr1がONして出力パワートランジスタ
Tr1のベースもマイナス電位となり、このベースに配
線50によって接続されているクロスアンダー16もマ
イナス電位になる。クロスアンダー16に隣接する高電
位の島状領域40を構成するN型半導体のエピタキシャ
ル成長部22dは高電位であるため、寄生のNPN型ト
ランジスタ30がONする。
When the degree of the swing is large, the output power transistor Tr1 is turned ON, the base of the output power transistor Tr1 also has a negative potential, and the cross-under 16 connected to the base by the wiring 50 also has the negative potential. Since the N-type semiconductor epitaxial growth portion 22d constituting the high-potential island region 40 adjacent to the cross-under 16 has a high potential, the parasitic NPN transistor 30 is turned on.

【0074】しかし、高電位の島状領域40は過電流検
出回路1とは分離されており、入力電圧VINによって
高電位になっているため、寄生トランジスタ70がON
せず、寄生トランジスタ30が過電流検出回路1の動作
に影響を及ぼすことがない。このように高電位の島状領
域40が設けられることによって出力パワートランジス
タTr1のスイッチングOFF時に過電流検出回路1が
誤動作しないようになっている。寄生トランジスタ30
が動作するので、島状領域40は低インピーダンスであ
る必要がある。なぜなら、もし島状領域40のインピー
ダンスが高くなっていたならば、高いインピーダンスに
よって高周波のノイズを大きく増幅してしまい、周辺の
回路にノイズの影響を与えることになるからである。
However, since the high-potential island region 40 is separated from the overcurrent detection circuit 1 and has a high potential by the input voltage VIN, the parasitic transistor 70 is turned on.
Accordingly, the parasitic transistor 30 does not affect the operation of the overcurrent detection circuit 1. The provision of the high potential island region 40 prevents the overcurrent detection circuit 1 from malfunctioning when the output power transistor Tr1 is switched off. Parasitic transistor 30
Therefore, the island region 40 needs to have a low impedance. This is because if the impedance of the island region 40 is high, the high impedance greatly amplifies the high-frequency noise and affects the peripheral circuits.

【0075】なお、過電流検出回路1が出力パワートラ
ンジスタTr1のスイッチングOFF時にマイナス電位
となるクロスアンダー16から単純に遠くに離れている
だけでは誤動作が防止されるという保証はないが、本実
施形態のように高電位の島状領域40が設けられている
ことによって確実に誤動作が防止される。
Note that there is no guarantee that malfunction will be prevented if the overcurrent detection circuit 1 is simply distant from the cross-under 16 at which the potential becomes negative when the output power transistor Tr1 is switched off. By providing the high-potential island region 40 as described above, malfunction is reliably prevented.

【0076】また、電圧VOUTが出力されるスイッチ
ング電源用IC15の端子13(図6、図7参照)を別
電源で強制的にマイナス電位にまで低下させたとき、従
来の技術では電圧VOUTが−0.8Vまで低下すると
過電流検出したときと同様の症状による誤動作が生じて
いたが、本実施形態では電圧VOUTが−1.8V以下
にならないと誤動作に至らなくなった。
When the terminal 13 (see FIGS. 6 and 7) of the switching power supply IC 15 to which the voltage VOUT is output is forcibly reduced to a negative potential by another power supply, the voltage VOUT becomes- When the voltage drops to 0.8 V, a malfunction occurs due to the same symptoms as when overcurrent is detected. However, in the present embodiment, the malfunction does not occur unless the voltage VOUT becomes -1.8 V or less.

【0077】このことは出力パワートランジスタTr1
に大きな電流が流れるとスイッチングOFF時に電圧V
OUTがマイナス側に大きく振れるので、電圧VOUT
が−1.8Vになるほどの大きな電流が流れたときに
は、過電流検出回路1が過電流を検出して正常に過電流
保護を行うため、フェライトビーズF1が挿入されてい
る使用条件で負荷R3が重いときでもスイッチング電源
用IC15が正常に過電流保護を行うことができるよう
になることを意味している。
This means that the output power transistor Tr1
When a large current flows through the switch, the voltage V
Since OUT largely swings to the minus side, the voltage VOUT
When a large current flows to −1.8 V, the overcurrent detection circuit 1 detects the overcurrent and performs the overcurrent protection normally, so that the load R3 is used under the use condition in which the ferrite bead F1 is inserted. This means that the switching power supply IC 15 can normally perform overcurrent protection even when it is heavy.

【0078】したがって、負荷R3が軽いときには本実
施形態のスイッチング電源装置は上記従来のスイッチン
グ電源装置と同様に図12に示すように動作する。これ
に対して、負荷R3が重いときには本実施形態のスイッ
チング電源装置は誤動作しないので電圧VOUTはマイ
ナス電位に大きく振れるが、図12にほぼ等しい動作を
する。このとき、セット出力端子電圧がハイレベルにな
っているため、出力パワートランジスタTr1のONデ
ューティが下がったり、発振器5の発振周波数が低下し
たりすることはない。
Therefore, when the load R3 is light, the switching power supply of this embodiment operates as shown in FIG. 12 similarly to the conventional switching power supply. On the other hand, when the load R3 is heavy, the switching power supply device of the present embodiment does not malfunction, so that the voltage VOUT largely swings to a negative potential, but operates almost the same as in FIG. At this time, since the set output terminal voltage is at the high level, the ON duty of the output power transistor Tr1 does not decrease, and the oscillation frequency of the oscillator 5 does not decrease.

【0079】なお、図1において、高電位の島状領域4
0はクロスアンダー16が形成されている領域と過電流
検出回路1が形成されている領域の間だけでなくそれよ
りも広い範囲に設けられているのは、出力パワートラン
ジスタTr1のスイッチングOFF時にマイナス電位と
なる島状領域が図示しない他の回路部に影響を与えない
ようにするためである。
In FIG. 1, the high potential island region 4
0 is provided not only between the region where the cross-under 16 is formed and the region where the overcurrent detection circuit 1 is formed, but also in a wider range than the region where the output power transistor Tr1 is switched off. This is for preventing the island-shaped region serving as a potential from affecting other circuit portions (not shown).

【0080】<第2の実施形態>図3は本発明の第2の
実施形態のスイッチング電源用IC15の主要素子の配
置を示す図である。本実施形態の配置は上記従来のスイ
ッチング電源用IC15の配置(図10)から過電流検
出回路1を出力パワートランジスタTr1よりさらに離
れた位置に設け、出力パワートランジスタTr1のスイ
ッチングOFF時にマイナス電位となるクロスアンダー
16が形成されている領域と過電流検出回路1が形成さ
れている領域の間に駆動回路7を構成するPNP型トラ
ンジスタ54を形成したものとなっている。PNP型ト
ランジスタ54は出力パワートランジスタTr1をON
・OFF駆動するトランジスタである。入力端子11よ
り入力される入力電圧VINはクロスアンダー16を介
さずに過電流検出回路11に入力される。
<Second Embodiment> FIG. 3 is a diagram showing an arrangement of main elements of a switching power supply IC 15 according to a second embodiment of the present invention. In the arrangement of this embodiment, the overcurrent detection circuit 1 is provided at a position further away from the output power transistor Tr1 than the arrangement of the conventional switching power supply IC 15 (FIG. 10), and becomes a negative potential when the output power transistor Tr1 is switched off. A PNP transistor 54 constituting the drive circuit 7 is formed between a region where the cross-under 16 is formed and a region where the overcurrent detection circuit 1 is formed. The PNP transistor 54 turns on the output power transistor Tr1
· A transistor that is driven OFF. The input voltage VIN input from the input terminal 11 is input to the overcurrent detection circuit 11 without passing through the cross-under 16.

【0081】図3において点(A)から点(B)までの
スイッチング電源用IC15の断面を図4に示す。点
(A)から点(B)に向かってまず出力パワートランジ
スタTr1が設けられている。次に、出力パワートラン
ジスタTr1と隣接してクロスアンダー16が設けられ
ている。次に、クロスアンダー16と隣接してPNP型
トランジスタ54が設けられている。次に、PNP型ト
ランジスタ54と隣接して過電流検出回路1が設けられ
ている。
FIG. 4 shows a cross section of the switching power supply IC 15 from the point (A) to the point (B) in FIG. First, an output power transistor Tr1 is provided from point (A) to point (B). Next, a cross-under 16 is provided adjacent to the output power transistor Tr1. Next, a PNP transistor 54 is provided adjacent to the cross-under 16. Next, the overcurrent detection circuit 1 is provided adjacent to the PNP transistor 54.

【0082】出力パワートランジスタTr1とクロスア
ンダー16と過電流検出回路1の構成については上記従
来のスイッチング電源用IC15の断面を示す図11と
同じ構成であるので、図4において図11と同一部分に
は同一符号を付して説明を省略する。
The configuration of the output power transistor Tr1, the cross-under 16, and the overcurrent detection circuit 1 is the same as that of FIG. 11 showing a cross section of the above-mentioned conventional switching power supply IC 15, and therefore, in FIG. Are denoted by the same reference numerals and description thereof is omitted.

【0083】PNP型トランジスタ54において、P型
シリコン基板20の上のPNP型トランジスタ54にあ
たる部分にN+埋込層21eが設けられている。N+埋込
層21eの上部にN型半導体のエピタキシャル成長部2
2eが設けられている。エピタキシャル成長部22bと
22eはP型半導体の素子分離層29で分離されてい
る。エピタキシャル成長部22cと22eはP型半導体
の素子分離層41で分離されている。エピタキシャル成
長部22eにP拡散層43が設けられ、PNP型トラン
ジスタ54が形成されている。
In the PNP transistor 54, an N + buried layer 21e is provided on a portion corresponding to the PNP transistor 54 on the P-type silicon substrate 20. An N-type semiconductor epitaxial growth portion 2 is formed on the N + buried layer 21e.
2e is provided. The epitaxial growth portions 22b and 22e are separated by a P-type semiconductor device isolation layer 29. The epitaxial growth portions 22c and 22e are separated by an element isolation layer 41 of a P-type semiconductor. A P diffusion layer 43 is provided in the epitaxial growth portion 22e, and a PNP transistor 54 is formed.

【0084】寄生のNPN型トランジスタ30はエピタ
キシャル成長部22bがエミッタとなり、P型シリコン
基板20がベースとなり、エピタキシャル成長部22e
がコレクタとなるように形成されている。寄生のNPN
型トランジスタ70はエピタキシャル成長部22eがエ
ミッタとなり、P型シリコン基板20がベースとなり、
エピタキシャル成長部22cがコレクタとなるように形
成されている。
In the parasitic NPN transistor 30, the epitaxial growth portion 22b serves as an emitter, the P-type silicon substrate 20 serves as a base, and the epitaxial growth portion 22e
Is formed to be a collector. Parasitic NPN
In the type transistor 70, the epitaxial growth portion 22e serves as an emitter, the P-type silicon substrate 20 serves as a base,
The epitaxial growth portion 22c is formed to be a collector.

【0085】PNP型トランジスタ54がOFFになる
と、出力パワートランジスタTr1はOFFする。この
OFF時に出力パワートランジスタTr1のエミッタに
現れる電圧VOUTがマイナス電位にまで振れることが
ある。
When the PNP transistor 54 turns off, the output power transistor Tr1 turns off. At the time of this OFF, the voltage VOUT appearing at the emitter of the output power transistor Tr1 may swing to a minus potential.

【0086】その振れる度合いが大きいと、出力パワー
トランジスタTr1がONして出力パワートランジスタ
Tr1のベースもマイナス電位となり、このベースに配
線50によって接続されているクロスアンダー16もマ
イナス電位になる。そのため、寄生のNPN型トランジ
スタ30がONする。寄生のNPN型トランジスタ30
によって矢印31に示すように約10μA程度の電流が
PNP型トランジスタ54からクロスアンダー16に流
れる。
When the degree of the swing is large, the output power transistor Tr1 is turned ON, the base of the output power transistor Tr1 also has a negative potential, and the cross-under 16 connected to the base by the wiring 50 also has the negative potential. Therefore, the parasitic NPN transistor 30 is turned on. Parasitic NPN transistor 30
As a result, a current of about 10 μA flows from the PNP transistor 54 to the cross under 16 as shown by the arrow 31.

【0087】これに対して、PNP型トランジスタ54
のベース電流は、出力パワートランジスタTr1のエミ
ッタ電流IE(図5参照)が数Aである場合には出力パ
ワートランジスタTr1のベース電流は出力パワートラ
ンジスタTr1の電流増幅率をhF1とするとIE/h
F1であり、この電流IE/hF1がPNP型トランジ
スタ54のコレクタ電流にほぼ等しく、PNP型トラン
ジスタ54の電流増幅率をhF2とすると、IE/(h
F1・hF2)である。
On the other hand, the PNP transistor 54
When the emitter current IE of the output power transistor Tr1 (see FIG. 5) is several A, the base current of the output power transistor Tr1 is IE / h when the current amplification factor of the output power transistor Tr1 is hF1.
F1 and this current IE / hF1 is substantially equal to the collector current of the PNP transistor 54, and if the current amplification factor of the PNP transistor 54 is hF2, IE / (h
F1 · hF2).

【0088】電流増幅率hF1、hF2は100程度で
あるので、PNP型トランジスタ54のベース電流は数
100μAである。そのため、寄生のNPN型トランジ
スタTr1によって数10μA程度の電流がPNP型ト
ランジスタに流れてもPNP型トランジスタ54の動作
に影響しない。したがって、PNP型トランジスタ54
の動作によっても寄生トランジスタ70がONすること
がないので、過電流検出回路1はクロスアンダー16が
マイナス電位になったとしても影響を受けることがなく
誤検出することがない。
Since the current amplification factors hF1 and hF2 are about 100, the base current of the PNP transistor 54 is several hundred μA. Therefore, even if a current of about several tens of μA flows through the PNP transistor due to the parasitic NPN transistor Tr1, the operation of the PNP transistor 54 is not affected. Therefore, the PNP transistor 54
The overcurrent detection circuit 1 is not affected by the overcurrent detection circuit 1 even if the cross-under 16 has a negative potential, and does not make an erroneous detection even if the crossover 16 becomes a negative potential.

【0089】本実施形態では、電圧VOUTが出力され
るスイッチング電源用IC15の端子を別電源で強制的
にマイナス電位にまで低下させたとき、電圧VOUTが
−1.8V以下にならないと誤動作に至らなくなった。
このことはフェライトビーズF1が挿入されている使用
条件で負荷R3が重いときでも、スイッチング電源用I
C15が正常に過電流保護を行うことができるようにな
ることを意味している。
In this embodiment, when the terminal of the switching power supply IC 15 from which the voltage VOUT is output is forcibly reduced to a negative potential by another power supply, a malfunction may occur unless the voltage VOUT becomes -1.8 V or less. lost.
This means that even when the load R3 is heavy under the use condition in which the ferrite beads F1 are inserted, the switching power supply I
This means that C15 can normally perform overcurrent protection.

【0090】したがって、負荷R3が軽いときには本実
施形態のスイッチング電源装置は上記従来のスイッチン
グ電源装置と同様に図12に示すように動作する。これ
に対して、負荷R3が重いときには本実施形態のスイッ
チング電源装置は誤動作しないので電圧VOUTはマイ
ナス電位に大きく振れるが、図12とほぼ等しい動作を
する。このとき、セット出力端子電圧がハイレベルにな
ることによって出力パワートランジスタTr1のONデ
ューティが下がったり、発振器5の発振周波数が低下し
たりすることはない。
Therefore, when the load R3 is light, the switching power supply of this embodiment operates as shown in FIG. 12 similarly to the conventional switching power supply. On the other hand, when the load R3 is heavy, the switching power supply device of the present embodiment does not malfunction, so that the voltage VOUT largely swings to a negative potential, but operates almost the same as in FIG. At this time, the ON duty of the output power transistor Tr1 does not decrease and the oscillation frequency of the oscillator 5 does not decrease due to the high level of the set output terminal voltage.

【0091】また、本実施形態では上記第1の実施形態
のように高電位の島状領域40(図1参照)を新たに設
けるものでなく、PNP型トランジスタ54の再配置に
よって対応できるので、スイッチング電源用IC15の
面積が拡大しないという利点がある。
In this embodiment, the high potential island region 40 (see FIG. 1) is not newly provided as in the first embodiment, but can be dealt with by rearranging the PNP transistor 54. There is an advantage that the area of the switching power supply IC 15 does not increase.

【0092】[0092]

【発明の効果】以上のように、第1の発明によれば、少
なくともスイッチングトランジスタと過電流検出回路と
が1つのチップ上に形成されているスイッチング電源装
置において、スイッチングトランジスタが形成されてい
る領域と過電流検出回路が形成されている領域との間に
低インピーダンスの領域が形成されており、一定の電圧
が印加されているため、スイッチングトランジスタと低
インピーダンスの領域との間で形成されている寄生のト
ランジスタがONしたとしても、低インピーダンスの領
域と過電流検出回路との間に形成されている寄生のトラ
ンジスタがONすることがなく、過電流検出回路が誤検
出しなくなる。
As described above, according to the first aspect, in the switching power supply device in which at least the switching transistor and the overcurrent detection circuit are formed on one chip, the area where the switching transistor is formed is provided. A low-impedance region is formed between the switching transistor and the region where the overcurrent detection circuit is formed. Since a constant voltage is applied, the region is formed between the switching transistor and the low-impedance region. Even if the parasitic transistor is turned on, the parasitic transistor formed between the low impedance region and the overcurrent detection circuit does not turn on, and the overcurrent detection circuit does not erroneously detect.

【0093】また、第2の発明によれば、低インピーダ
ンスの領域は入力電圧によって簡単に高電位になる。
According to the second aspect of the present invention, the low-impedance region easily becomes high potential by the input voltage.

【0094】また、第3の発明によれば、少なくともス
イッチングトランジスタと駆動回路と過電流検出回路と
が1つのチップ上に形成されているスイッチング電源装
置において、スイッチングトランジスタが形成されてい
る領域と過電流検出回路が形成されている領域との間に
駆動回路を構成するPNP型のトランジスタが形成され
ている。PNP型のトランジスタはスイッチングトラン
ジスタをスイッチング駆動するために比較的大きな電流
で動作するので、スイッチングトランジスタとPNP型
のトランジスタとの間に形成されている寄生のトランジ
スタがONしたとしても動作に影響を受けることがな
い。そのため、PNP型のトランジスタと過電流検出回
路との間に形成されている寄生のトランジスタがONす
ることがないので、過電流検出回路が誤検出してしまう
ことがない。また、チップ上に新たな素子を追加するも
のでないため、チップ面積が増大することもない。
According to the third aspect, in a switching power supply device in which at least a switching transistor, a drive circuit, and an overcurrent detection circuit are formed on one chip, the area where the switching transistor is formed is A PNP transistor forming a drive circuit is formed between the current detection circuit and the region where the current detection circuit is formed. Since the PNP transistor operates with a relatively large current to drive the switching transistor, the operation is affected even if a parasitic transistor formed between the switching transistor and the PNP transistor is turned ON. Nothing. Therefore, since the parasitic transistor formed between the PNP transistor and the overcurrent detection circuit does not turn on, the overcurrent detection circuit does not erroneously detect. Further, since no new element is added on the chip, the chip area does not increase.

【0095】また、第4の発明によれば、少なくともス
イッチングトランジスタと過電流検出回路とが1つのチ
ップ上に形成されているスイッチング電源装置におい
て、スイッチングトランジスタが形成されている領域と
過電流検出回路が形成されている領域との間に高電圧が
印加される領域が形成されているため、スイッチングト
ランジスタと高電圧が印加される領域との間で形成され
ている寄生のトランジスタがONしたとしても、この領
域と過電流検出回路との間に形成されている寄生のトラ
ンジスタがONすることがなく、過電流検出回路が誤検
出しなくなる。
According to the fourth invention, in a switching power supply device in which at least a switching transistor and an overcurrent detection circuit are formed on one chip, a region where the switching transistor is formed and an overcurrent detection circuit Is formed between the switching transistor and the region to which the high voltage is applied, even if the parasitic transistor formed between the switching transistor and the region to which the high voltage is applied is turned on. The parasitic transistor formed between this region and the overcurrent detection circuit does not turn on, and the overcurrent detection circuit does not erroneously detect.

【0096】また、第5の発明によれば、フェライトビ
ーズがスイッチングトランジスタのエミッタとダイオー
ドとの間に接続されているので、ダイオードの逆回復特
性によって大きな短絡電流が流れるのが抑制される。こ
れにより、ノイズの発生量が低減される。また、フェラ
イトビーズが接続されているにもかかわらず、過電流検
出回路が誤検出してしまうことがない。
Further, according to the fifth aspect, since the ferrite beads are connected between the emitter of the switching transistor and the diode, a large short-circuit current is suppressed by the reverse recovery characteristic of the diode. This reduces the amount of noise generated. Further, even though the ferrite beads are connected, the erroneous detection by the overcurrent detection circuit does not occur.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施形態のスイッチング電源
装置のスイッチング電源用ICの主要素子の配置を示す
図。
FIG. 1 is a diagram showing an arrangement of main elements of a switching power supply IC of a switching power supply according to a first embodiment of the present invention.

【図2】 そのスイッチング電源用ICの要部の断面
図。
FIG. 2 is a sectional view of a main part of the switching power supply IC.

【図3】 本発明の第2の実施形態のスイッチング電源
装置のスイッチング電源用ICの主要素子の配置を示す
図。
FIG. 3 is a diagram illustrating an arrangement of main elements of a switching power supply IC of a switching power supply according to a second embodiment of the present invention.

【図4】 そのスイッチング電源用ICの要部の断面
図。
FIG. 4 is a sectional view of a main part of the switching power supply IC.

【図5】 スイッチング電源装置のブロック図。FIG. 5 is a block diagram of a switching power supply device.

【図6】 そのスイッチング電源用ICの過電流検出回
路の内部の回路図。
FIG. 6 is an internal circuit diagram of the overcurrent detection circuit of the switching power supply IC.

【図7】 そのスイッチング電源用ICの駆動回路の内
部の回路図。
FIG. 7 is an internal circuit diagram of a drive circuit of the switching power supply IC.

【図8】 そのスイッチング電源装置の通常状態での動
作を示す波形図。
FIG. 8 is a waveform chart showing an operation of the switching power supply device in a normal state.

【図9】 そのスイッチング電源装置の過電流検出状態
での動作を示す波形図。
FIG. 9 is a waveform diagram showing an operation of the switching power supply device in an overcurrent detection state.

【図10】 従来のスイッチング電源装置のスイッチン
グ電源用ICの主要素子の配置を示す図。
FIG. 10 is a diagram showing an arrangement of main elements of a switching power supply IC of a conventional switching power supply device.

【図11】 そのスイッチング電源用ICの要部の断面
図。
FIG. 11 is a sectional view of a main part of the switching power supply IC.

【図12】 スイッチング電源装置で負荷が軽い場合の
セット出力電圧と電圧VOUTの時間変化を示す波形
図。
FIG. 12 is a waveform diagram showing a change over time of the set output voltage and the voltage VOUT when the load is light in the switching power supply device.

【図13】 従来のスイッチング電源装置で負荷が重い
場合のセット出力電圧と電圧VOUTの時間変化を示す
波形図。
FIG. 13 is a waveform diagram showing a change over time of a set output voltage and a voltage VOUT when a load is heavy in a conventional switching power supply device.

【符号の説明】[Explanation of symbols]

1 過電流検出回路 2 差動増幅器 3 基準電圧源 4 コンパレータ 5 発振器 6 RSフリップフロップ回路 7 駆動回路 8 コンパレータ 9 定電圧源 10 発振周波数変更回路 11 入力端子 12 出力端子 15 スイッチング電源用IC 16 クロスアンダー 30 寄生のNPN型トランジスタ 40 高電位の島状領域 54 PNP型トランジスタ 70 寄生のNPN型トランジスタ C1、C2 コンデンサ D1 ダイオード F1 フェライトビーズ L1 コイル R1、R2 抵抗 R3 負荷 Tr1 出力パワートランジスタ(スイッチングトラ
ンジスタ) VIN 入力電圧
DESCRIPTION OF SYMBOLS 1 Overcurrent detection circuit 2 Differential amplifier 3 Reference voltage source 4 Comparator 5 Oscillator 6 RS flip-flop circuit 7 Drive circuit 8 Comparator 9 Constant voltage source 10 Oscillation frequency change circuit 11 Input terminal 12 Output terminal 15 Switching power supply IC 16 Cross under Reference Signs List 30 parasitic NPN transistor 40 high-potential island region 54 PNP transistor 70 parasitic NPN transistor C1, C2 capacitor D1 diode F1 ferrite bead L1 coil R1, R2 resistor R3 load Tr1 output power transistor (switching transistor) VIN input Voltage

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F038 BB04 BH10 BH19 CA03 CA09 CD02 CD05 DF14 EZ20 5F048 AB10 AC07 BA02 BA12 CA03 CA05 CC02 CC12 5J055 AX21 AX34 AX41 AX63 AX64 BX16 CX19 CX24 DX04 DX53 EX01 EX02 EX06 EX11 EY01 EY03 EY05 EY10 EY12 EY17 EY29 EZ00 EZ03 EZ04 EZ07 EZ08 EZ10 EZ28 EZ32 EZ51 FX02 FX04 FX07 FX32 FX36 GX01 GX02 GX04 GX07 GX08 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) EY12 EY17 EY29 EZ00 EZ03 EZ04 EZ07 EZ08 EZ10 EZ28 EZ32 EZ51 FX02 FX04 FX07 FX32 FX36 GX01 GX02 GX04 GX07 GX08

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 NPN型のスイッチングトランジスタ
と、前記スイッチングトランジスタをスイッチング駆動
する駆動回路と、前記スイッチングトランジスタに流れ
る電流が過電流状態であるか否かを検出する過電流検出
回路と、前記過電流状態であるときに前記スイッチング
トランジスタに流れる電流を抑えるように前記駆動回路
を制御する回路と、一端が前記スイッチングトランジス
タのエミッタ側に接続され他端が負荷と接続するための
出力端子に接続されたコイルと、前記スイッチングトラ
ンジスタのエミッタ側と前記コイルの接続ノードにカソ
ードが接続されアノードが所定の電圧に接続されたダイ
オードとから成り、少なくとも前記スイッチングトラン
ジスタと前記過電流検出回路とが1つのチップ上に形成
されているスイッチング電源装置において、 前記スイッチングトランジスタが形成されている領域と
前記過電流検出回路が形成されている領域の間に一定の
電圧が印加される低インピーダンスの領域が形成されて
いることを特徴とするスイッチング電源装置。
1. An NPN-type switching transistor, a drive circuit for switchingly driving the switching transistor, an overcurrent detection circuit for detecting whether a current flowing through the switching transistor is in an overcurrent state, and an overcurrent detection circuit. A circuit for controlling the drive circuit so as to suppress a current flowing through the switching transistor when the switching transistor is in a state; one end connected to an emitter side of the switching transistor and the other end connected to an output terminal for connecting to a load; A diode having a cathode connected to the emitter side of the switching transistor and a connection node of the coil and an anode connected to a predetermined voltage, and at least the switching transistor and the overcurrent detection circuit are mounted on a single chip. Switchon formed on In the power supply device, a low impedance region to which a constant voltage is applied is formed between a region where the switching transistor is formed and a region where the overcurrent detection circuit is formed. Switching power supply.
【請求項2】 前記一定の電圧はスイッチング電源装置
に入力される入力電圧から得ていることを特徴とする請
求項1に記載のスイッチング電源装置。
2. The switching power supply according to claim 1, wherein the constant voltage is obtained from an input voltage input to the switching power supply.
【請求項3】 NPN型のスイッチングトランジスタ
と、前記スイッチングトランジスタをスイッチング駆動
するために前記スイッチングトランジスタのベースにコ
レクタが接続され前記スイッチングトランジスタのコレ
クタにエミッタが接続されたPNP型のトランジスタを
有する駆動回路と、前記スイッチングトランジスタに流
れる電流が過電流状態であるか否かを検出する過電流検
出回路と、前記過電流状態であるときに前記スイッチン
グトランジスタに流れる電流を抑えるように前記駆動回
路を制御する回路と、一端が前記スイッチングトランジ
スタのエミッタ側に接続され他端が負荷と接続するため
の出力端子に接続されたコイルと、前記スイッチングト
ランジスタのエミッタ側と前記コイルの接続ノードにカ
ソードが接続されアノードが所定の電圧に接続されたダ
イオードとから成り、少なくとも前記スイッチングトラ
ンジスタと前記駆動回路と前記過電流検出回路とが1つ
のチップ上に形成されているスイッチング電源装置にお
いて、 前記スイッチングトランジスタが形成されている領域と
前記過電流検出回路が形成されている領域の間に前記P
NP型のトランジスタが形成されていることを特徴とす
るスイッチング電源装置。
3. A drive circuit comprising: an NPN-type switching transistor; and a PNP-type transistor having a collector connected to a base of the switching transistor and an emitter connected to a collector of the switching transistor for switching-driving the switching transistor. And an overcurrent detection circuit for detecting whether or not the current flowing through the switching transistor is in an overcurrent state, and controlling the drive circuit so as to suppress the current flowing through the switching transistor when the overcurrent state is established. A circuit, one end of which is connected to the emitter side of the switching transistor and the other end of which is connected to an output terminal for connecting to a load; A switching power supply device comprising a diode connected to a predetermined voltage, wherein at least the switching transistor, the drive circuit, and the overcurrent detection circuit are formed on a single chip. Between the region where the overcurrent detection circuit is formed and the region where the overcurrent detection circuit is formed.
A switching power supply device, wherein an NP-type transistor is formed.
【請求項4】 NPN型のスイッチングトランジスタ
と、前記スイッチングトランジスタをスイッチング駆動
する駆動回路と、前記スイッチングトランジスタに流れ
る電流が過電流状態であるか否かを検出する過電流検出
回路と、前記過電流状態であるときに前記スイッチング
トランジスタに流れる電流を抑えるように前記駆動回路
を制御する回路と、一端が前記スイッチングトランジス
タのエミッタ側に接続され他端が負荷と接続するための
出力端子に接続されたコイルと、前記スイッチングトラ
ンジスタのエミッタ側と前記コイルの接続ノードにカソ
ードが接続されアノードが所定の電圧に接続されたダイ
オードとから成り、少なくとも前記スイッチングトラン
ジスタと前記過電流検出回路とが1つのチップ上に形成
されているスイッチング電源装置において、 前記スイッチングトランジスタが形成されている領域と
前記過電流検出回路が形成されている領域の間に高電圧
が印加されている領域が形成されていることを特徴とす
るスイッチング電源装置。
4. An NPN-type switching transistor, a driving circuit for switchingly driving the switching transistor, an overcurrent detection circuit for detecting whether a current flowing through the switching transistor is in an overcurrent state, and an overcurrent detection circuit. A circuit for controlling the drive circuit so as to suppress a current flowing through the switching transistor when the switching transistor is in a state; one end connected to an emitter side of the switching transistor and the other end connected to an output terminal for connecting to a load; A diode having a cathode connected to the emitter side of the switching transistor and a connection node of the coil and an anode connected to a predetermined voltage, and at least the switching transistor and the overcurrent detection circuit are mounted on a single chip. Switchon formed on A switching power supply device, wherein a region to which a high voltage is applied is formed between a region where the switching transistor is formed and a region where the overcurrent detection circuit is formed. .
【請求項5】 前記スイッチングトランジスタのエミッ
タと前記ダイオードとの間にフェライトビーズが接続さ
れていることを特徴とする請求項1乃至請求項4のいず
れかに記載のスイッチング電源装置。
5. The switching power supply according to claim 1, wherein a ferrite bead is connected between an emitter of the switching transistor and the diode.
JP26149799A 1999-09-16 1999-09-16 Switching power supply Pending JP2001085627A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26149799A JP2001085627A (en) 1999-09-16 1999-09-16 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26149799A JP2001085627A (en) 1999-09-16 1999-09-16 Switching power supply

Publications (1)

Publication Number Publication Date
JP2001085627A true JP2001085627A (en) 2001-03-30

Family

ID=17362740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26149799A Pending JP2001085627A (en) 1999-09-16 1999-09-16 Switching power supply

Country Status (1)

Country Link
JP (1) JP2001085627A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002345071A (en) * 2001-05-11 2002-11-29 Sony Corp Audio signal reproducing device
JP2010016035A (en) * 2008-07-01 2010-01-21 Renesas Technology Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002345071A (en) * 2001-05-11 2002-11-29 Sony Corp Audio signal reproducing device
JP2010016035A (en) * 2008-07-01 2010-01-21 Renesas Technology Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US7365604B2 (en) RF amplifier with a bias boosting scheme
US5734260A (en) Short-circuit protection circuit
US5642076A (en) No turn-on pop noise amplifier
JPS644375B2 (en)
KR100268201B1 (en) Switching power supply device
US5537081A (en) No turn-on pop noise amplifier
EP0280327B1 (en) Audio output amplifier
JP2001085627A (en) Switching power supply
JP2007104805A (en) Gate drive circuit of voltage-driven semiconductor element
JP4996057B2 (en) Semiconductor circuit
US6850111B1 (en) Charge pump circuit
JP2001284969A (en) Power amplifier
JP4124082B2 (en) Constant voltage power circuit
JP4622085B2 (en) Trapezoidal wave output circuit
JP2854587B2 (en) Inverter device
JPH08331757A (en) Overcurrent limiting circuit
JP3150002B2 (en) Output circuit
JP3435806B2 (en) Infrared remote control receiving IC
JP3063345B2 (en) Saturation prevention circuit
JPH11177401A (en) Switching circuit
JPH0713436Y2 (en) Inverter device
JPH0326679Y2 (en)
JPH0583929A (en) Driver circuit for electrostatic induction thyristor
JPH0661822A (en) Switching transistor drive circuit
JPH04348605A (en) Amplifier and detection circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090516

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110516

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20130516

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20130516

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20140516