JPH0654008A - Ｂｐｓｋ復調器 - Google Patents
Ｂｐｓｋ復調器Info
- Publication number
- JPH0654008A JPH0654008A JP4225282A JP22528292A JPH0654008A JP H0654008 A JPH0654008 A JP H0654008A JP 4225282 A JP4225282 A JP 4225282A JP 22528292 A JP22528292 A JP 22528292A JP H0654008 A JPH0654008 A JP H0654008A
- Authority
- JP
- Japan
- Prior art keywords
- output
- binarizing
- signal
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0051—Harmonic tracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【構成】 コスタスループ型復調部１０からの同相成分
信号ＳＩを対称２値化回路２１で２値化し、直交成分信
号ＳＱを非対称２値化回路２２で２値化し、これらの２
値化回路２１、２２からの各出力を、フリップフロップ
２３のそれぞれデータ入力、クロック入力とする。フリ
ップフロップ２３からの出力を積分回路２５で積分し、
積分値が所定の閾値ＴＨより大きいか否かをＣＰＵ２８
で判別し、コスタスループ型復調部１０がロック状態か
否かを判断する。 【効果】 簡単な構成で、ロック状態を検出できる。ま
た、疑似ロック状態も検出できる。
信号ＳＩを対称２値化回路２１で２値化し、直交成分信
号ＳＱを非対称２値化回路２２で２値化し、これらの２
値化回路２１、２２からの各出力を、フリップフロップ
２３のそれぞれデータ入力、クロック入力とする。フリ
ップフロップ２３からの出力を積分回路２５で積分し、
積分値が所定の閾値ＴＨより大きいか否かをＣＰＵ２８
で判別し、コスタスループ型復調部１０がロック状態か
否かを判断する。 【効果】 簡単な構成で、ロック状態を検出できる。ま
た、疑似ロック状態も検出できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＢＰＳＫ（２相位相変
調）復調器に関する。
調）復調器に関する。
【０００２】
【従来の技術】データ信号を伝送するための種々の通信
方式が知られているが、近年において、位相の変化を利
用してデータを伝送する位相変調（ＰＳＫ：位相シフト
キーイング）方式が多く用いられるようになっている。
方式が知られているが、近年において、位相の変化を利
用してデータを伝送する位相変調（ＰＳＫ：位相シフト
キーイング）方式が多く用いられるようになっている。
【０００３】特に、移動体通信においては、２つの位相
変化を用いてデータを伝送する２相位相変調（ＢＰＳ
Ｋ）方式を用いることが多く、その復調部には、コスタ
スループのような複合位相ロックループ回路（複合ＰＬ
Ｌ回路）を用いることが多い。これは、ＰＬＬの入力信
号の搬送周波数とＰＬＬの電圧制御発振器（ＶＣＯ）と
の各発振周波数及び各位相が一致すると、いわゆるロッ
ク状態になり、同期追尾しながらデータを復調するもの
である。
変化を用いてデータを伝送する２相位相変調（ＢＰＳ
Ｋ）方式を用いることが多く、その復調部には、コスタ
スループのような複合位相ロックループ回路（複合ＰＬ
Ｌ回路）を用いることが多い。これは、ＰＬＬの入力信
号の搬送周波数とＰＬＬの電圧制御発振器（ＶＣＯ）と
の各発振周波数及び各位相が一致すると、いわゆるロッ
ク状態になり、同期追尾しながらデータを復調するもの
である。
【０００４】
【発明が解決しようとする課題】ところで従来の技術に
おいては、このロック状態を検出するために、Ｉチャン
ネル（同相成分）の信号と、Ｑチャンネル（直交成分）
の信号とをそれぞれ２乗する等の信号処理をしてロック
判定を行っていたため、ロック検出器の回路規模が膨大
となったり、計算が複雑になるという問題があった。
おいては、このロック状態を検出するために、Ｉチャン
ネル（同相成分）の信号と、Ｑチャンネル（直交成分）
の信号とをそれぞれ２乗する等の信号処理をしてロック
判定を行っていたため、ロック検出器の回路規模が膨大
となったり、計算が複雑になるという問題があった。
【０００５】また、ＰＬＬ型復調部を用いた場合、入力
信号の搬送波がＶＣＯの発振周波数に対して高周波数方
向または低周波数方向にデータ伝送速度の周波数の１／
２の整数倍ずれると、ＰＬＬはあたかも正しい信号にロ
ックしたような状態、いわゆる疑似ロック状態となり、
この状態になるとデータが正常に読めなくなる。
信号の搬送波がＶＣＯの発振周波数に対して高周波数方
向または低周波数方向にデータ伝送速度の周波数の１／
２の整数倍ずれると、ＰＬＬはあたかも正しい信号にロ
ックしたような状態、いわゆる疑似ロック状態となり、
この状態になるとデータが正常に読めなくなる。
【０００６】従来の技術では、このような疑似ロック状
態と正常なロック状態との区別ができないロック検出器
も多く、システムによっては、ロック検出器以外に、疑
似ロック検出器を持たねばならない、という問題が生ず
る虞れもある。
態と正常なロック状態との区別ができないロック検出器
も多く、システムによっては、ロック検出器以外に、疑
似ロック検出器を持たねばならない、という問題が生ず
る虞れもある。
【０００７】本発明は、このような実情に鑑みてなされ
たものであり、簡単な回路構成で、ロック判別及び疑似
ロック判別が行えるようなＢＰＳＫ復調器の提供を目的
とするものである。
たものであり、簡単な回路構成で、ロック判別及び疑似
ロック判別が行えるようなＢＰＳＫ復調器の提供を目的
とするものである。
【０００８】
【課題を解決するための手段】本発明に係るＢＰＳＫ復
調器は、複合位相ロックループ回路を有して成るＢＰＳ
Ｋ復調器において、復調された同期成分信号を２値化す
る第１の２値化手段と、復調された同期成分信号を２値
化する第２の２値化手段と、上記第１の２値化手段の出
力をデータ入力とすると共に、上記第２の２値化手段の
出力をクロック入力とするフリップフロップと、上記フ
リップフロップの出力を積分する積分手段と、上記積分
手段の出力の絶対値が所定の閾値より大きいとき上記複
合位相ロックループが非ロック状態であると判断する判
断手段とを有して成ることにより、上述の課題を解決す
る。
調器は、複合位相ロックループ回路を有して成るＢＰＳ
Ｋ復調器において、復調された同期成分信号を２値化す
る第１の２値化手段と、復調された同期成分信号を２値
化する第２の２値化手段と、上記第１の２値化手段の出
力をデータ入力とすると共に、上記第２の２値化手段の
出力をクロック入力とするフリップフロップと、上記フ
リップフロップの出力を積分する積分手段と、上記積分
手段の出力の絶対値が所定の閾値より大きいとき上記複
合位相ロックループが非ロック状態であると判断する判
断手段とを有して成ることにより、上述の課題を解決す
る。
【０００９】ここで、上記第２の２値化手段は、２値化
の閾値が信号の振幅の中心から外れている非対称２値化
手段であることが好ましい。また、上記積分手段は、上
記フリップフロップの出力の正負に応じて２値化する第
３の２値化手段と、この第３の２値化手段の出力を積分
するディジタル積分器とから成ることが好ましい。さら
に、上記非ロック状態のとき、上記複合位相ロックルー
プ回路を一旦オープンループとすることが好ましい。
の閾値が信号の振幅の中心から外れている非対称２値化
手段であることが好ましい。また、上記積分手段は、上
記フリップフロップの出力の正負に応じて２値化する第
３の２値化手段と、この第３の２値化手段の出力を積分
するディジタル積分器とから成ることが好ましい。さら
に、上記非ロック状態のとき、上記複合位相ロックルー
プ回路を一旦オープンループとすることが好ましい。
【００１０】
【作用】同相信号成分と直交信号成分とを任意に２値化
し、その信号ヲフリップフロップに入力し、その出力を
２値化して積分することにより、ロック判定が行え、従
来のロック検出器に比べて非常に簡単な回路構成でロッ
ク検出及び疑似ロック検出が行える。
し、その信号ヲフリップフロップに入力し、その出力を
２値化して積分することにより、ロック判定が行え、従
来のロック検出器に比べて非常に簡単な回路構成でロッ
ク検出及び疑似ロック検出が行える。
【００１１】
【実施例】図１は、本発明に係るＢＰＳＫ復調器の一実
施例の概略構成を示すブロック回路図である。この図１
において、いわゆるコスタスループ型復調器１０の入力
端子１１には、上記ＢＰＳＫ方式により変調された信号
が供給され、Ｉチャンネルの乗算器１２及びＱチャンネ
ルの乗算器１３にそれぞれ送られる。各乗算器１２、１
３からの出力信号は、それぞれローパスフィルタ（ＬＰ
Ｆ）１４、１５に送られ、これらのＬＰＦ１４，１５か
らの各出力信号が乗算器１６に送られて乗算される。こ
の乗算器１６からの出力信号は、ループフィルタ１７を
介してＶＣＯ（電圧制御発振器）１８に送られ、ＶＣＯ
１８からの発振出力は、そのまま乗算器１２に、またπ
／２移相器１９を介して乗算器１３に、それぞれ送られ
ている。
施例の概略構成を示すブロック回路図である。この図１
において、いわゆるコスタスループ型復調器１０の入力
端子１１には、上記ＢＰＳＫ方式により変調された信号
が供給され、Ｉチャンネルの乗算器１２及びＱチャンネ
ルの乗算器１３にそれぞれ送られる。各乗算器１２、１
３からの出力信号は、それぞれローパスフィルタ（ＬＰ
Ｆ）１４、１５に送られ、これらのＬＰＦ１４，１５か
らの各出力信号が乗算器１６に送られて乗算される。こ
の乗算器１６からの出力信号は、ループフィルタ１７を
介してＶＣＯ（電圧制御発振器）１８に送られ、ＶＣＯ
１８からの発振出力は、そのまま乗算器１２に、またπ
／２移相器１９を介して乗算器１３に、それぞれ送られ
ている。
【００１２】このコスタスループ型復調器１０におい
て、入力端子１１からのディジタル入力信号は、乗算器
１２においてＶＣＯ１８からの出力信号と乗算される。
また、乗算器１３において、ＶＣＯ１８からの出力信号
がπ／２移相器１９でπ／２遅延された信号と上記入力
信号とが乗算される。これらの乗算器１２、１３からの
出力信号は、ＬＰＦ１４、１５により、それぞれ所定の
周波数以上の周波数成分が除去される。ＬＰＦ１４から
のＩチャンネル乗算出力及びＬＰＦ１５からのＱチャン
ネル乗算出力は、それぞれ乗算器１６に供給されて乗算
され、ループフィルタ１７を介してＶＣＯ１８に供給さ
れることで、ＶＣＯ１８の発振周波数及び位相が入力信
号の搬送波と一致するように制御される。
て、入力端子１１からのディジタル入力信号は、乗算器
１２においてＶＣＯ１８からの出力信号と乗算される。
また、乗算器１３において、ＶＣＯ１８からの出力信号
がπ／２移相器１９でπ／２遅延された信号と上記入力
信号とが乗算される。これらの乗算器１２、１３からの
出力信号は、ＬＰＦ１４、１５により、それぞれ所定の
周波数以上の周波数成分が除去される。ＬＰＦ１４から
のＩチャンネル乗算出力及びＬＰＦ１５からのＱチャン
ネル乗算出力は、それぞれ乗算器１６に供給されて乗算
され、ループフィルタ１７を介してＶＣＯ１８に供給さ
れることで、ＶＣＯ１８の発振周波数及び位相が入力信
号の搬送波と一致するように制御される。
【００１３】なお、上記ＬＰＦ１４の出力信号は、コス
タスループ型復調器１０の復調信号であり、再生データ
である。これは信号ＳＩとして取り出され、後述するロ
ック検出部２０の対称２値化回路２１に送られる。一
方、ＬＰＦ１５からの出力信号は、信号ＳＱとして、後
述するロック検出部２０の非対称２値化回路２２に送ら
れる。この説明においては、ディジタル信号を扱ってい
るものとし、説明を簡単にするために、ＳＩ、ＳＱは＋
７から−８までの１６値軟判定信号であるものとしてい
る。
タスループ型復調器１０の復調信号であり、再生データ
である。これは信号ＳＩとして取り出され、後述するロ
ック検出部２０の対称２値化回路２１に送られる。一
方、ＬＰＦ１５からの出力信号は、信号ＳＱとして、後
述するロック検出部２０の非対称２値化回路２２に送ら
れる。この説明においては、ディジタル信号を扱ってい
るものとし、説明を簡単にするために、ＳＩ、ＳＱは＋
７から−８までの１６値軟判定信号であるものとしてい
る。
【００１４】図２〜図４は、次のような状態での上記Ｓ
Ｉ、ＳＱ信号を示している。先ず、図２はロック状態を
示している。このロック状態では、信号ＳＩは既に復調
データとなっており、２値の＋１、−１のデータにあわ
せて＋７、−８程度の値を持つディジタル信号となる。
実際には信号強度により値は変わるが、説明の簡略化の
ため、図２のようになったと仮定する。信号ＳＱは±１
または０というほぼ０に近い値になる。
Ｉ、ＳＱ信号を示している。先ず、図２はロック状態を
示している。このロック状態では、信号ＳＩは既に復調
データとなっており、２値の＋１、−１のデータにあわ
せて＋７、−８程度の値を持つディジタル信号となる。
実際には信号強度により値は変わるが、説明の簡略化の
ため、図２のようになったと仮定する。信号ＳＱは±１
または０というほぼ０に近い値になる。
【００１５】次に、図３はロックしていない状態を示し
ている。この図３の状態では、信号ＳＩ、ＳＱ共に不定
である。ランダムに全ての値をとるような状態になる。
次に、図４は前述したような疑似ロック状態を示してい
る。この状態においては、正確にはどのような周波数関
係で疑似ロックするかによって状態が異なるのである
が、例えば、入力信号の搬送波がＶＣＯの発振周波数に
対して高周波数方向または低周波数方向にデータの伝送
速度の周波数の１／２倍ずれると、図４に示すように、
ＳＩ、ＳＱ共に、あたかもデータ伝送速度が２倍になっ
たように変化する。当然ＳＩの信号は、データ復調され
ていない、無意味な信号である。
ている。この図３の状態では、信号ＳＩ、ＳＱ共に不定
である。ランダムに全ての値をとるような状態になる。
次に、図４は前述したような疑似ロック状態を示してい
る。この状態においては、正確にはどのような周波数関
係で疑似ロックするかによって状態が異なるのである
が、例えば、入力信号の搬送波がＶＣＯの発振周波数に
対して高周波数方向または低周波数方向にデータの伝送
速度の周波数の１／２倍ずれると、図４に示すように、
ＳＩ、ＳＱ共に、あたかもデータ伝送速度が２倍になっ
たように変化する。当然ＳＩの信号は、データ復調され
ていない、無意味な信号である。
【００１６】再び図１に戻って、ロック検出器２０は、
対称、非対称の各２値化回路２１、２２と、フリップフ
ロップ２３と、数値変換回路２４と、積分器２５と、Ｃ
ＰＵ２８とを有して構成されている。積分器２５は、加
算器２５と遅延素子２７とから成っている。上記コスタ
スループ型復調器１０からの上記信号ＳＩは、対称２値
化回路２１に入力される。この２値化回路２１は、０以
上なら”Ｈ”（ハイレベル、例えば＋５Ｖ）、０未満の
負の数なら”Ｌ”（ローレベル、例えば０Ｖ）を出力す
るものである。この２値化された出力は、フリップフロ
ップ２３のデータ入力端子Ｄに送られる。上記コスタス
ループ型復調器１０からの上記信号ＳＱは、非対称２値
化回路２２に入力される。この２値化回路２２は、入力
信号の振幅の中心（ほぼ０）から外れた任意の閾値ｔｈ
以上なら”Ｈ”（ハイレベル、例えば＋５Ｖ）、上記閾
値ｔｈ未満の負の数なら”Ｌ”（ローレベル、例えば０
Ｖ）を出力するように、非対称な２値化を行うものであ
る。この非対称２値化された出力は、フリップフロップ
２３のクロック入力端子に送られる。フリップフロップ
２３は、クロックの立ち上がりでデータを出力するよう
な一般的なＤ−フリップフロップである。フリップフロ
ップ２３の出力は、数値変換回路２４により、”
Ｈ”、”Ｌ”が、＋１、−１に変換され、ディジタル積
分器２５で積分され、その値の絶対値が所定の閾値ＴＨ
（上記閾値ｔｈとは異なる）を越えたか否かをＣＰＵ２
８が読み取って判断し、結果を出力端子２９に出力す
る。
対称、非対称の各２値化回路２１、２２と、フリップフ
ロップ２３と、数値変換回路２４と、積分器２５と、Ｃ
ＰＵ２８とを有して構成されている。積分器２５は、加
算器２５と遅延素子２７とから成っている。上記コスタ
スループ型復調器１０からの上記信号ＳＩは、対称２値
化回路２１に入力される。この２値化回路２１は、０以
上なら”Ｈ”（ハイレベル、例えば＋５Ｖ）、０未満の
負の数なら”Ｌ”（ローレベル、例えば０Ｖ）を出力す
るものである。この２値化された出力は、フリップフロ
ップ２３のデータ入力端子Ｄに送られる。上記コスタス
ループ型復調器１０からの上記信号ＳＱは、非対称２値
化回路２２に入力される。この２値化回路２２は、入力
信号の振幅の中心（ほぼ０）から外れた任意の閾値ｔｈ
以上なら”Ｈ”（ハイレベル、例えば＋５Ｖ）、上記閾
値ｔｈ未満の負の数なら”Ｌ”（ローレベル、例えば０
Ｖ）を出力するように、非対称な２値化を行うものであ
る。この非対称２値化された出力は、フリップフロップ
２３のクロック入力端子に送られる。フリップフロップ
２３は、クロックの立ち上がりでデータを出力するよう
な一般的なＤ−フリップフロップである。フリップフロ
ップ２３の出力は、数値変換回路２４により、”
Ｈ”、”Ｌ”が、＋１、−１に変換され、ディジタル積
分器２５で積分され、その値の絶対値が所定の閾値ＴＨ
（上記閾値ｔｈとは異なる）を越えたか否かをＣＰＵ２
８が読み取って判断し、結果を出力端子２９に出力す
る。
【００１７】２値化回路２１、２２と数値変換回路２４
は、例えばＲＯＭを用いて、入力信号をアドレスとして
入力し、ある値が入力されたら、上記”Ｈ”、”Ｌ”
や、＋１、−１を出力するように構成すればよい。
は、例えばＲＯＭを用いて、入力信号をアドレスとして
入力し、ある値が入力されたら、上記”Ｈ”、”Ｌ”
や、＋１、−１を出力するように構成すればよい。
【００１８】従って、図２のロック状態においては、フ
リップフロップ２３のデータ入力端子Ｄには、”
Ｈ”、”Ｌ”がランダムに入力され、クロック入力端子
には、ＳＱが上記閾値ｔｈをほとんど越えないのでほと
んど”Ｌ”が入力される。フリップフロップ２３の出力
は、上記クロックの立ち上がりがほとんどないので、”
Ｈ”か”Ｌ”かどちらかがコンスタントに出力される。
また、数値変換回路２４からは、＋１か−１かいずれか
がコンスタントに出力される。積分器２５の出力は、も
し＋１が入力されたならば、積分回数分の正の数にな
り、−１が入力されたならば、積分回数分の負の数とな
る。この絶対値を上記所定の閾値ＴＨと比べて、越えて
いれば、ロック状態にある、と判別するわけである。
リップフロップ２３のデータ入力端子Ｄには、”
Ｈ”、”Ｌ”がランダムに入力され、クロック入力端子
には、ＳＱが上記閾値ｔｈをほとんど越えないのでほと
んど”Ｌ”が入力される。フリップフロップ２３の出力
は、上記クロックの立ち上がりがほとんどないので、”
Ｈ”か”Ｌ”かどちらかがコンスタントに出力される。
また、数値変換回路２４からは、＋１か−１かいずれか
がコンスタントに出力される。積分器２５の出力は、も
し＋１が入力されたならば、積分回数分の正の数にな
り、−１が入力されたならば、積分回数分の負の数とな
る。この絶対値を上記所定の閾値ＴＨと比べて、越えて
いれば、ロック状態にある、と判別するわけである。
【００１９】図３のロックしていない状態にあっては、
フリップフロップ２３のデータ入力端子Ｄ及びクロック
入力端子には、”Ｈ”、”Ｌ”がランダムに入力され
る。フリップフロップ２３の出力は、上記クロックが立
ち上がるので、”Ｈ”か”Ｌ”がランダムに出力され
る。また、数値変換回路２４からは、＋１か−１がラン
ダムに出力される。積分器２５の出力は、＋１と−１と
がランダムに入力されるので、＋１−１＝０の計算が頻
繁に起こり、出力値は上記所定の閾値ＴＨを越えること
ができず、ロックしていない、と判別できるわけであ
る。
フリップフロップ２３のデータ入力端子Ｄ及びクロック
入力端子には、”Ｈ”、”Ｌ”がランダムに入力され
る。フリップフロップ２３の出力は、上記クロックが立
ち上がるので、”Ｈ”か”Ｌ”がランダムに出力され
る。また、数値変換回路２４からは、＋１か−１がラン
ダムに出力される。積分器２５の出力は、＋１と−１と
がランダムに入力されるので、＋１−１＝０の計算が頻
繁に起こり、出力値は上記所定の閾値ＴＨを越えること
ができず、ロックしていない、と判別できるわけであ
る。
【００２０】また、図４の疑似ロック状態も、フリップ
フロップ２３の入出力、数値変換回路２４の動作及び積
分器２５の動作等が上記ロックしていない場合と同様に
なり、ロックしていない、と判別できる。
フロップ２３の入出力、数値変換回路２４の動作及び積
分器２５の動作等が上記ロックしていない場合と同様に
なり、ロックしていない、と判別できる。
【００２１】ここで、上記非対称２値化の際の閾値ｔｈ
は、図２の信号ＳＱの最大値程度であればよい。具体的
には、例えば＋２〜＋３程度で十分である。また、正し
いロック状態のときは、積分器２５の出力の絶対値は積
分回数にほぼ比例して大きくなるが、それ以外の状態の
場合にほぼ０に近い値が出力される。従って、上記閾値
ＴＨは、積分回数に応じて、これら２つの状態を区別で
きるような値に設定し、ＣＰＵ２８はこれらの情報を用
いて正しいロックか否かを判断し、その結果を出力端子
２９に出力する。すなわち、以上の動作により、正しい
ロック状態の検出ができるのである。
は、図２の信号ＳＱの最大値程度であればよい。具体的
には、例えば＋２〜＋３程度で十分である。また、正し
いロック状態のときは、積分器２５の出力の絶対値は積
分回数にほぼ比例して大きくなるが、それ以外の状態の
場合にほぼ０に近い値が出力される。従って、上記閾値
ＴＨは、積分回数に応じて、これら２つの状態を区別で
きるような値に設定し、ＣＰＵ２８はこれらの情報を用
いて正しいロックか否かを判断し、その結果を出力端子
２９に出力する。すなわち、以上の動作により、正しい
ロック状態の検出ができるのである。
【００２２】次に、図５は、ＣＰＵ２８が正しいロック
状態ではないと判断したときの処理のための要部構成例
を示し、また図６はそのときの動作のフローチャートの
例を示している。
状態ではないと判断したときの処理のための要部構成例
を示し、また図６はそのときの動作のフローチャートの
例を示している。
【００２３】先ず図５において、上記図１のコスタスル
ープ復調器１０内のループフィルタ１７からＶＣＯ１８
までの経路中に切換スイッチ３０を挿入接続し、被選択
端子ａには入力端子３１からの所定の制御電圧Ｖfrを供
給し、被選択端子ｂにはループフィルタ１７からの出力
信号を供給する。そして、上記ＣＰＵ２８からの判別結
果出力信号に応じて、この切換スイッチ３０を切り換え
制御する。上記制御電圧Ｖfrは、ＶＣＯ１８が自走周波
数を出力するような電圧に予め設定されているものであ
る。
ープ復調器１０内のループフィルタ１７からＶＣＯ１８
までの経路中に切換スイッチ３０を挿入接続し、被選択
端子ａには入力端子３１からの所定の制御電圧Ｖfrを供
給し、被選択端子ｂにはループフィルタ１７からの出力
信号を供給する。そして、上記ＣＰＵ２８からの判別結
果出力信号に応じて、この切換スイッチ３０を切り換え
制御する。上記制御電圧Ｖfrは、ＶＣＯ１８が自走周波
数を出力するような電圧に予め設定されているものであ
る。
【００２４】ＣＰＵ２８は、図６のステップＳ１におい
て、積分器２５の積分回数ｎが所定の積分回数Ｎに達し
たか否かを判別し、ＹＥＳのときは次のステップＳ２に
進んで積分器２５の出力の絶対値｜ｘ｜が閾値ＴＨを越
えていない（ＮＯ）場合、ステップＳ３に進んで正しい
ロック状態ではないと判別し、切換スイッチ３０で被選
択端子ａを選択し、自走制御電圧ＶthをＶＣＯ１８に供
給して上記コスタスループ全体をオープンループの状態
にする。次のステップＳ５で、所定時間だけ待機した
後、ステップＳ６に進んで、切換スイッチ３０を被選択
端子ｂに戻して再びコスタスループの動作を開始させ
る。もし疑似ロックの状態に入っていた場合、この動作
によって正しいロック状態に引き戻すことが可能とな
る。すなわち、疑似ロックに入る確率は正しいロックに
入る確率に比べて低いので、この動作を繰り返すことに
よって、正しいロック状態に戻すことが可能となるわけ
である。疑似ロックではなく、単に引き込みに時間がか
かっている場合も、オープンループ状態にして、１度リ
セットしたほうがロックし易い場合が多い。
て、積分器２５の積分回数ｎが所定の積分回数Ｎに達し
たか否かを判別し、ＹＥＳのときは次のステップＳ２に
進んで積分器２５の出力の絶対値｜ｘ｜が閾値ＴＨを越
えていない（ＮＯ）場合、ステップＳ３に進んで正しい
ロック状態ではないと判別し、切換スイッチ３０で被選
択端子ａを選択し、自走制御電圧ＶthをＶＣＯ１８に供
給して上記コスタスループ全体をオープンループの状態
にする。次のステップＳ５で、所定時間だけ待機した
後、ステップＳ６に進んで、切換スイッチ３０を被選択
端子ｂに戻して再びコスタスループの動作を開始させ
る。もし疑似ロックの状態に入っていた場合、この動作
によって正しいロック状態に引き戻すことが可能とな
る。すなわち、疑似ロックに入る確率は正しいロックに
入る確率に比べて低いので、この動作を繰り返すことに
よって、正しいロック状態に戻すことが可能となるわけ
である。疑似ロックではなく、単に引き込みに時間がか
かっている場合も、オープンループ状態にして、１度リ
セットしたほうがロックし易い場合が多い。
【００２５】次に、上記ステップＳ２でＹＥＳ（積分値
が閾値ＴＨを越えている）の場合には、ステップＳ７に
進み、ＣＰＵ２８が正しいロック状態であると判別し、
ステップＳ８に進んでデータ復調を行う。以上の動作に
より、ロック検出及び疑似ロック検出回避が、簡単な回
路構成で可能となる。
が閾値ＴＨを越えている）の場合には、ステップＳ７に
進み、ＣＰＵ２８が正しいロック状態であると判別し、
ステップＳ８に進んでデータ復調を行う。以上の動作に
より、ロック検出及び疑似ロック検出回避が、簡単な回
路構成で可能となる。
【００２６】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、数値変換回路は省略してもよ
く、積分器２５は図示の構成に限定されないことはもち
ろんである。
るものではなく、例えば、数値変換回路は省略してもよ
く、積分器２５は図示の構成に限定されないことはもち
ろんである。
【００２７】
【発明の効果】以上の説明からも明らかなように、本発
明に係るＢＰＳＫ復調器によれば、複合位相ロックルー
プ回路を有して成るＢＰＳＫ復調器において、復調され
た同期成分信号を２値化する第１の２値化手段と、復調
された同期成分信号を２値化する第２の２値化手段と、
上記第１の２値化手段の出力をデータ入力とすると共
に、上記第２の２値化手段の出力をクロック入力とする
フリップフロップと、上記フリップフロップの出力を積
分する積分手段と、上記積分手段の出力の絶対値が所定
の閾値より大きいとき上記複合位相ロックループが非ロ
ック状態であると判断する判断手段とを有して成ってい
るため、従来のロック検出回路に比べて簡単な回路構成
で、ロック検出を行うことができ、またＰＬＬ型ＢＰＳ
Ｋ復調部では避けることが困難な疑似ロックを検出する
ことも可能となる。
明に係るＢＰＳＫ復調器によれば、複合位相ロックルー
プ回路を有して成るＢＰＳＫ復調器において、復調され
た同期成分信号を２値化する第１の２値化手段と、復調
された同期成分信号を２値化する第２の２値化手段と、
上記第１の２値化手段の出力をデータ入力とすると共
に、上記第２の２値化手段の出力をクロック入力とする
フリップフロップと、上記フリップフロップの出力を積
分する積分手段と、上記積分手段の出力の絶対値が所定
の閾値より大きいとき上記複合位相ロックループが非ロ
ック状態であると判断する判断手段とを有して成ってい
るため、従来のロック検出回路に比べて簡単な回路構成
で、ロック検出を行うことができ、またＰＬＬ型ＢＰＳ
Ｋ復調部では避けることが困難な疑似ロックを検出する
ことも可能となる。
【図１】本発明に係るＢＰＳＫ復調器の一実施例の要部
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図２】該実施例の動作を説明するための波形図であ
る。
る。
【図３】該実施例の動作を説明するための波形図であ
る。
る。
【図４】該実施例の動作を説明するための波形図であ
る。
る。
【図５】図１の要部の他の構成例示す図である。
【図６】該実施例の動作を説明するためのフローチャー
トである。
トである。
１１・・・・・入力端子 １２、１３、１６・・・・・乗算器 １４、１５・・・・・ＬＰＦ（ローパスフィルタ） １７・・・・・ループフィルタ １８・・・・・ＶＣＯ（電圧制御発振器） ２１・・・・・対称２値化回路 ２２・・・・・非対称２値化回路 ２３・・・・・フリップフロップ ２４・・・・・数値変換回路 ２５・・・・・積分回路 ２８・・・・・ＣＰＵ
Claims (4)
- 【請求項１】 複合位相ロックループ回路を有して成る
ＢＰＳＫ復調器において、 復調された同期成分信号を２値化する第１の２値化手段
と、 復調された同期成分信号を２値化する第２の２値化手段
と、 上記第１の２値化手段の出力をデータ入力とすると共
に、上記第２の２値化手段の出力をクロック入力とする
フリップフロップと、 上記フリップフロップの出力を積分する積分手段と、 上記積分手段の出力の絶対値が所定の閾値より大きいと
き上記複合位相ロックループが非ロック状態であると判
断する判断手段とを有して成ることを特徴とするＢＰＳ
Ｋ復調器。 - 【請求項２】 上記第２の２値化手段は、２値化の閾値
が信号の振幅の中心から外れている非対称２値化手段で
あることを特徴とする請求項１記載のＢＰＳＫ復調器。 - 【請求項３】 上記積分手段は、上記フリップフロップ
の出力の正負に応じて２値化する第３の２値化手段と、
この第３の２値化手段の出力を積分するディジタル積分
器とから成ることを特徴とする請求項１記載のＢＰＳＫ
復調器。 - 【請求項４】 上記非ロック状態のとき、上記複合位相
ロックループ回路を一旦オープンループとすることを特
徴とする請求項１記載のＢＰＳＫ復調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225282A JPH0654008A (ja) | 1992-07-31 | 1992-07-31 | Ｂｐｓｋ復調器 |
| US08/094,560 US5347228A (en) | 1992-07-31 | 1993-07-20 | BPSK demodulator using compound phase-locked loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225282A JPH0654008A (ja) | 1992-07-31 | 1992-07-31 | Ｂｐｓｋ復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0654008A true JPH0654008A (ja) | 1994-02-25 |
Family
ID=16826897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225282A Pending JPH0654008A (ja) | 1992-07-31 | 1992-07-31 | Ｂｐｓｋ復調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5347228A (ja) |
| JP (1) | JPH0654008A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265384A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | 復調装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509021A (ja) * | 1994-01-12 | 1997-09-09 | アールシーエー トムソン ライセンシング コーポレイシヨン | 高雑音環境用搬送波再生回路 |
| US5528195A (en) * | 1995-05-09 | 1996-06-18 | Panasonic Technologies, Inc. | Selective type quadrature demodulator |
| GB2382748A (en) * | 2001-11-28 | 2003-06-04 | Ipwireless Inc | Signal to noise plus interference ratio (SNIR) estimation with corection factor |
| JP3841077B2 (ja) * | 2003-10-17 | 2006-11-01 | ソニー株式会社 | デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法 |
| DE602005006231T2 (de) * | 2005-02-28 | 2009-05-20 | Seiko Epson Corporation, Shinjuku | Verfahren und Vorrichtung zur kohärenten Demodulation von BPSK (binäre Phasensprungmodulation)-Signalen |
| KR101022419B1 (ko) | 2009-02-04 | 2011-03-15 | 한국과학기술원 | 절대값 비교를 이용한 이진 위상편이변조 복조 장치 및 그 방법, 수신 장치 및 그 방법 |
| KR101004101B1 (ko) * | 2009-04-16 | 2010-12-27 | 중앙대학교 산학협력단 | Ｉｅｅｅ 802.15.4 ｌｒ-ｗｐａｎ ｂｐｓｋ 수신기를 위한 비동기 검파 장치 및 방법 |
| US10009167B2 (en) * | 2015-11-11 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Carrier synchronization device |
| US10862720B2 (en) | 2018-10-08 | 2020-12-08 | Nxp B.V. | Phase locked loop frequency shift keying demodulator using an auxiliary charge pump and a differential slicer |
| CN110138701A (zh) * | 2019-07-01 | 2019-08-16 | 上海航天测控通信研究所 | 一种星载低码率bpsk解调科斯塔斯环电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2663177B1 (fr) * | 1990-06-06 | 1992-08-21 | France Telecom | Dispositif de recuperation d'une onde porteuse muni d'un moyen d'inhibition de faux accrochages en frequence. |
-
1992
- 1992-07-31 JP JP4225282A patent/JPH0654008A/ja active Pending
-
1993
- 1993-07-20 US US08/094,560 patent/US5347228A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265384A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | 復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5347228A (en) | 1994-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861773A (en) | Circuit for detecting the locked condition of PSK or QAM | |
| JPH0787145A (ja) | Ａｆｃ回路 | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| JPH11136300A (ja) | タイミング位相同期検出回路及び復調器 | |
| JPH0654008A (ja) | Ｂｐｓｋ復調器 | |
| US4027265A (en) | Unbalanced quadriphase demodulator | |
| JPH06177924A (ja) | 位相同期検出回路 | |
| JP2579243B2 (ja) | 復調装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| US5675284A (en) | Frequency lock indicator for FPLL demodulated signal having a pilot | |
| EP0094058A2 (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JP2771365B2 (ja) | 搬送波再生回路 | |
| JP3269838B2 (ja) | 周波数弁別方式 | |
| JPS644386B2 (ja) | ||
| JPH09130440A (ja) | 検波回路装置 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JPH0923248A (ja) | Ｆｓｋ復調回路 | |
| JP2890105B2 (ja) | Ｑａｍ復調装置 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| GB2318229A (en) | Costas loop carrier recovery circuit | |
| JP3392771B2 (ja) | フレーム同期信号検出装置及びそれを用いたキャリア再生装置 | |
| JP2590906B2 (ja) | 搬送波同期回路 | |
| JP2890104B2 (ja) | Ｑａｍ復調装置 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 | |
| JPH02249339A (ja) | コスタスループ型復調器の疑似ロック検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021112 |