JPH0637737A - Ｃｒｃ演算回路 - Google Patents
Ｃｒｃ演算回路Info
- Publication number
- JPH0637737A JPH0637737A JP4187748A JP18774892A JPH0637737A JP H0637737 A JPH0637737 A JP H0637737A JP 4187748 A JP4187748 A JP 4187748A JP 18774892 A JP18774892 A JP 18774892A JP H0637737 A JPH0637737 A JP H0637737A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- exclusive
- holding circuit
- holding
- crc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】生成多項式に変更が生じた際に大規模な回路変
更を必要とせずに対応することができる。 【構成】ＣＲＣ演算で用いる生成多項式の最高次数がｎ
次までの時に、演算結果を保持するｎ段保持回路１と、
ｎ段保持回路１の出力の内から生成多項式の係数入力に
従い再帰符号を１つ選択し出力する再帰符号選択回路２
と、演算の対象となる２進情報入力と再帰符号との排他
的論理和をとり１段目の保持回路に出力する排他的論理
和回路１３と排他的論理和回路１３の出力と生成多項式
の各係数入力との論理和をとる論理和回路４〜５と、各
論理和回路４〜５の出力をｎ段保持回路１の排他的論理
和回路に加える構成となっている。
更を必要とせずに対応することができる。 【構成】ＣＲＣ演算で用いる生成多項式の最高次数がｎ
次までの時に、演算結果を保持するｎ段保持回路１と、
ｎ段保持回路１の出力の内から生成多項式の係数入力に
従い再帰符号を１つ選択し出力する再帰符号選択回路２
と、演算の対象となる２進情報入力と再帰符号との排他
的論理和をとり１段目の保持回路に出力する排他的論理
和回路１３と排他的論理和回路１３の出力と生成多項式
の各係数入力との論理和をとる論理和回路４〜５と、各
論理和回路４〜５の出力をｎ段保持回路１の排他的論理
和回路に加える構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は２進情報のＣＲＣ演算回
路に関し、特に同期端局装置などのデータパリティチェ
ックに用いられるＣＲＣ演算回路に関する。
路に関し、特に同期端局装置などのデータパリティチェ
ックに用いられるＣＲＣ演算回路に関する。
【０００２】
【従来の技術】従来、この種の２進情報のＣＲＣ（Ｃｙ
ｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ＝冗長度
符号チェック）演算回路は、ある１つの特定された生成
多項式に従画うＣＲＣ演算を行う回路になっている。
ｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ＝冗長度
符号チェック）演算回路は、ある１つの特定された生成
多項式に従画うＣＲＣ演算を行う回路になっている。
【０００３】図２に従来回路の一列を示し、４次の生成
多項式Ｘ4 ＋Ｘ＋１のＣＲＣ演算回路を示す。４段の係
数回路２１〜２４と２段の排他的論理和回路２５，２６
とから構成され、２進信号を入力し４次の生成多項式Ｘ
4 ＋Ｘ＋１の演算を行いその結果を各保持回路に保持す
る。
多項式Ｘ4 ＋Ｘ＋１のＣＲＣ演算回路を示す。４段の係
数回路２１〜２４と２段の排他的論理和回路２５，２６
とから構成され、２進信号を入力し４次の生成多項式Ｘ
4 ＋Ｘ＋１の演算を行いその結果を各保持回路に保持す
る。
【０００４】
【発明が解決しようとする課題】上述した従来の２進信
号のＣＲＣ演算回路は、ある１つの特定された生成多項
式に従うＣＲＣ演算しかできなので、生成多項式の切替
が必要とされる場合には、必要とされる生成多項式の種
類だけＣＲＣ演算回路を用意しなければならず、回路規
模が大きくなる。また、必要とされる生成多項式に変更
が生じた際には大規模な回路変更が必要になるという問
題がある。
号のＣＲＣ演算回路は、ある１つの特定された生成多項
式に従うＣＲＣ演算しかできなので、生成多項式の切替
が必要とされる場合には、必要とされる生成多項式の種
類だけＣＲＣ演算回路を用意しなければならず、回路規
模が大きくなる。また、必要とされる生成多項式に変更
が生じた際には大規模な回路変更が必要になるという問
題がある。
【０００５】
【課題を解決するための手段】本発明のＣＲＣ演算回路
は、第１か第ｎまでの保持回路の各間をそれぞれ対応す
る第１から第ｎ−１までの排他的論理和回路を介し接続
したｎ次生成多項式のＣＲＣ演算の結果を保持するｎ段
の保持回路と、前記ｎ段保持回路の前記第１からの第ｎ
の保持回路出力の内から生成多項式の第１から第ｎの係
数入力信号に従い再帰符号信号を１つ選択し出力する再
帰符号選択回路と、ＣＲＣ演算対象となる入力２進信号
と前記再帰符号信号との排他的論理和をとりその出力信
号を前記ｎ段保持回路の前記第１の保持回路に入力する
第ｎの排他的論理和回路と、前記第ｎの排他的論理和回
路の出力信号と前記第１から第ｎ−１のの係数入力信号
とのそれぞれの論理和をとりこの出力信号をそれぞれ対
応する前記第１から第ｎ−１の排他的論理和回路に入力
する第１から第ｎ−１の論理和回路とを備えている。
は、第１か第ｎまでの保持回路の各間をそれぞれ対応す
る第１から第ｎ−１までの排他的論理和回路を介し接続
したｎ次生成多項式のＣＲＣ演算の結果を保持するｎ段
の保持回路と、前記ｎ段保持回路の前記第１からの第ｎ
の保持回路出力の内から生成多項式の第１から第ｎの係
数入力信号に従い再帰符号信号を１つ選択し出力する再
帰符号選択回路と、ＣＲＣ演算対象となる入力２進信号
と前記再帰符号信号との排他的論理和をとりその出力信
号を前記ｎ段保持回路の前記第１の保持回路に入力する
第ｎの排他的論理和回路と、前記第ｎの排他的論理和回
路の出力信号と前記第１から第ｎ−１のの係数入力信号
とのそれぞれの論理和をとりこの出力信号をそれぞれ対
応する前記第１から第ｎ−１の排他的論理和回路に入力
する第１から第ｎ−１の論理和回路とを備えている。
【０００６】
【実施例】次に、本発明の一実施例をについて図面を参
照して説明する。図１は、本発明の一実施例を示すブロ
ック図である。
照して説明する。図１は、本発明の一実施例を示すブロ
ック図である。
【０００７】図１において、ｎ次までのＣＲＣ演算を可
能とした時の生成多項式をａn Ｘn＋ａn-1 Ｘn-1 ＋…
＋ａ2 Ｘ2 ＋ａ1 Ｘ1 ＋１（係数ａn ，ａn-1 ，…，ａ
2 ，ａ1 は“０”または“１”。次数ｎは１以上の整
数。）とすると、ｎ段保持回路１０はＣＲＣ演算の結果
を保持する保持回路（１）１１〜保持回路（ｎ）１３と
排他的論理和回路（１）１４〜排他的論理話回路（ｎ−
１）１５で構成されるｎ段の保持回路、再帰符号選択回
路１はｎ段保持回路１の出力の内から生成多項式のａ1
〜ａn 係数入力信号６に従い再帰符号信号Ｉを１つ選択
し出力する。排他的論理和回路（ｎ）３はＣＲＣ演算の
対象となる入力２進信号６と再帰符号信号８との排他的
論理和をとり１段目の保持回路（１）１１に出力する論
理和回路（１）４〜論理和回路（ｎ−１）５は排他的論
理和回路（ｎ）３の出力と生成多項式ａ1 〜ａn-1 係数
入力信号６とのそれぞれの論理和をとる。論理和回路
（１）４〜論理和回路（ｎ−１）５の各出力信号は対応
する排他的論理和回路（１）１４〜（ｎ−１）１５の入
力に加えられている。
能とした時の生成多項式をａn Ｘn＋ａn-1 Ｘn-1 ＋…
＋ａ2 Ｘ2 ＋ａ1 Ｘ1 ＋１（係数ａn ，ａn-1 ，…，ａ
2 ，ａ1 は“０”または“１”。次数ｎは１以上の整
数。）とすると、ｎ段保持回路１０はＣＲＣ演算の結果
を保持する保持回路（１）１１〜保持回路（ｎ）１３と
排他的論理和回路（１）１４〜排他的論理話回路（ｎ−
１）１５で構成されるｎ段の保持回路、再帰符号選択回
路１はｎ段保持回路１の出力の内から生成多項式のａ1
〜ａn 係数入力信号６に従い再帰符号信号Ｉを１つ選択
し出力する。排他的論理和回路（ｎ）３はＣＲＣ演算の
対象となる入力２進信号６と再帰符号信号８との排他的
論理和をとり１段目の保持回路（１）１１に出力する論
理和回路（１）４〜論理和回路（ｎ−１）５は排他的論
理和回路（ｎ）３の出力と生成多項式ａ1 〜ａn-1 係数
入力信号６とのそれぞれの論理和をとる。論理和回路
（１）４〜論理和回路（ｎ−１）５の各出力信号は対応
する排他的論理和回路（１）１４〜（ｎ−１）１５の入
力に加えられている。
【０００８】次に、この実施例の動作について説明す
る。仮に、図１のＣＲＣ演算回路において、ｎ＝６とし
て生成多項式の次数を最高６次まで設定可能の時に、生
成多項式Ｘ4 ＋Ｘ＋１の設定を行ったとすると、生成多
項式の係数入力信号６はａ６＝０，ａ５＝０，ａ４＝
０，ａ３＝０，ａ２＝０，ａ１＝０となる。この生成多
項式の係数入力信号６に従い、再起符号選択路２は６段
保持回路１の４番目の出力を選択し再帰符号信号８とし
て出力する。論理和回路（１）４〜（５）５は１、４番
目が排他的論理和回路（６）３の出力をそのまま出力
し、残りの２，３，５番目は“０”を出力する。演算結
果は６段保持回路１の１〜４番目の保持回路１に入る。
る。仮に、図１のＣＲＣ演算回路において、ｎ＝６とし
て生成多項式の次数を最高６次まで設定可能の時に、生
成多項式Ｘ4 ＋Ｘ＋１の設定を行ったとすると、生成多
項式の係数入力信号６はａ６＝０，ａ５＝０，ａ４＝
０，ａ３＝０，ａ２＝０，ａ１＝０となる。この生成多
項式の係数入力信号６に従い、再起符号選択路２は６段
保持回路１の４番目の出力を選択し再帰符号信号８とし
て出力する。論理和回路（１）４〜（５）５は１、４番
目が排他的論理和回路（６）３の出力をそのまま出力
し、残りの２，３，５番目は“０”を出力する。演算結
果は６段保持回路１の１〜４番目の保持回路１に入る。
【０００９】
【発明の効果】以上説明したように本発明は、生成多項
式の係数を任意に設定可能とすることにより、生成多項
敷の切替が必要とされる場合に、必要される生成多項式
の種類だけＣＲＣ演算回路を用意する必要は無く、本Ｃ
ＲＣ演算回路は一つで済むので、回路規模を小さくでき
るという効果がある。また、必要とされる生成多項式の
係数に変更が生じた際にも、設定を変えるだけで済むの
で、変更が容易にできるという効果あがる。
式の係数を任意に設定可能とすることにより、生成多項
敷の切替が必要とされる場合に、必要される生成多項式
の種類だけＣＲＣ演算回路を用意する必要は無く、本Ｃ
ＲＣ演算回路は一つで済むので、回路規模を小さくでき
るという効果がある。また、必要とされる生成多項式の
係数に変更が生じた際にも、設定を変えるだけで済むの
で、変更が容易にできるという効果あがる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例のブロック図である。
１ 保持回路（１）〜（ｎ） ２ 再帰符号選択回路 ３ 排他的論理和回路（１） ４ 論理和回路（１）〜（ｎ−１） ５ 排他的論理和回路（２）〜（ｎ） ６ 生成多項式の係数入力 ７ ２進情報入力 ８ 再帰符号
Claims (1)
- 【請求項１】 第１か第ｎまでの保持回路の各間をそれ
ぞれ対応する第１から第ｎ−１までの排他的論理和回路
を介し接続したｎ次生成多項式のＣＲＣ演算の結果を保
持するｎ段の保持回路と、前記ｎ段保持回路の前記第１
からの第ｎの保持回路出力の内から生成多項式の第１か
ら第ｎの係数入力信号に従い再帰符号信号を１つ選択し
出力する再帰符号選択回路と、ＣＲＣ演算対象となる入
力２進信号と前記再帰符号信号との排他的論理和をとり
その出力信号を前記ｎ段保持回路の前記第１の保持回路
に入力する第ｎの排他的論理和回路と、前記第ｎの排他
的論理和回路の出力信号と前記第１から第ｎ−１のの係
数入力信号とのそれぞれの論理和をとりこの出力信号を
それぞれ対応する前記第１から第ｎ−１の排他的論理和
回路に入力する第１から第ｎ−１の論理和回路とを備え
ることを特徴とするＣＲＣ演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187748A JPH0637737A (ja) | 1992-07-15 | 1992-07-15 | Ｃｒｃ演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187748A JPH0637737A (ja) | 1992-07-15 | 1992-07-15 | Ｃｒｃ演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637737A true JPH0637737A (ja) | 1994-02-10 |
Family
ID=16211517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4187748A Withdrawn JPH0637737A (ja) | 1992-07-15 | 1992-07-15 | Ｃｒｃ演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637737A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6041434A (en) * | 1996-10-09 | 2000-03-21 | Nec Corporation | Code generator for selectively producing cyclic redundancy check data codes different in data length |
| JP2012238952A (ja) * | 2011-05-10 | 2012-12-06 | Fujitsu Ltd | Ｃｒｃ演算回路及びプロセッサ |
-
1992
- 1992-07-15 JP JP4187748A patent/JPH0637737A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6041434A (en) * | 1996-10-09 | 2000-03-21 | Nec Corporation | Code generator for selectively producing cyclic redundancy check data codes different in data length |
| JP2012238952A (ja) * | 2011-05-10 | 2012-12-06 | Fujitsu Ltd | Ｃｒｃ演算回路及びプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1265252A (en) | Circuit combining functions of cyclic redundancy check code and pseudo-random number generators | |
| US4937828A (en) | High speed parallel CRC device for concatenated data frames | |
| US5748652A (en) | Apparatus for detecting and correcting cyclic redundancy check errors | |
| JPH0428180B2 (ja) | ||
| JP3274668B2 (ja) | 演算処理装置及び演算処理方法 | |
| US5208815A (en) | Apparatus for decoding bch code | |
| JPH0637737A (ja) | Ｃｒｃ演算回路 | |
| JP3283403B2 (ja) | 周期冗長検査方式の誤り検出符号生成装置及び誤り検出装置 | |
| JPH10117147A (ja) | エラーチェック用データ発生回路 | |
| JPH06276106A (ja) | 誤り訂正復号装置 | |
| JPH04292018A (ja) | 可変ｃｒｃ発生回路 | |
| US5034912A (en) | Signal processing circuit for multiplication | |
| JP2591113B2 (ja) | ハミング符号化器 | |
| JP2833885B2 (ja) | Ｐｎ符号生成回路 | |
| JPH0227401A (ja) | オフセット制御回路 | |
| JPH0777557A (ja) | 半導体集積回路装置 | |
| JPS5966240A (ja) | Ｃｒｃｃ生成チエツク回路 | |
| JP2968629B2 (ja) | 最大周期系列符号生成回路 | |
| KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPH1079648A (ja) | Ｐｎ符号生成装置 | |
| JPS5947340B2 (ja) | 誤り検査訂正回路 | |
| JPH11284504A (ja) | 並列データカウンタ回路 | |
| JPH1168551A (ja) | デコーダ回路 | |
| JP3268116B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |