[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0629834A - Logic circuit - Google Patents

Logic circuit

Info

Publication number
JPH0629834A
JPH0629834A JP4337898A JP33789892A JPH0629834A JP H0629834 A JPH0629834 A JP H0629834A JP 4337898 A JP4337898 A JP 4337898A JP 33789892 A JP33789892 A JP 33789892A JP H0629834 A JPH0629834 A JP H0629834A
Authority
JP
Japan
Prior art keywords
power supply
logic circuit
threshold
circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4337898A
Other languages
Japanese (ja)
Other versions
JP2631335B2 (en
Inventor
Takakuni Douseki
隆国 道関
Junzo Yamada
順三 山田
Yasuyuki Matsutani
康之 松谷
Shinichiro Muto
伸一郎 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4017537A external-priority patent/JPH05218850A/en
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4337898A priority Critical patent/JP2631335B2/en
Publication of JPH0629834A publication Critical patent/JPH0629834A/en
Application granted granted Critical
Publication of JP2631335B2 publication Critical patent/JP2631335B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

PURPOSE:To provide a logic circuit which can work at a high speed despite the drop of the power voltage and also can reduce the power consumption in an inactive state. CONSTITUTION:The power is supplied to a logic circuit 20 of a low threshold level from a 1st power line PL1 via a high threshold transistor TR TS1. At the same time, the power is supplied to the circuit 20 from a 2nd power line PL2 via a high threshold TR TS2. Therefore no current flows to the circuit 20 when both TR TS1 and TS2 are turned off. Furthermore the circuit 20 is suited to the operations of low voltage levels since a low threshold level is not required and the transmission delay can be reduced for the circuit 20.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、特に電源電圧が1V以
下のような低電圧で動作可能なラッチ回路に用いられる
論理回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logic circuit used in a latch circuit which can operate at a low power supply voltage of 1 V or less.

【0002】[0002]

【従来の技術】従来のこの種論理回路は、CMOS型論
理ブロック回路で構成されているのが一般的であり、図
12はその一例を示している。この例では、インバータ
INV1,ナンドゲートNAND1・・・インバータI
NV2などの各論理素子が、それぞれスイッチングトラ
ンジスタM1,M2・・・M3とスイッチングトランジ
スタM4,M5・・・M6とを介して電源ラインVDDと
VSSに接続されている。
2. Description of the Related Art A conventional logic circuit of this type is generally composed of a CMOS type logic block circuit, and FIG. 12 shows an example thereof. In this example, inverter INV1, NAND gate NAND1, ... Inverter I
Each logic element such as NV2 is connected to power supply lines VDD and VSS via switching transistors M1, M2 ... M3 and switching transistors M4, M5 ... M6, respectively.

【0003】そしてこのような構成のもとに、スイッチ
ングトランジスタM1,M2・・・M3に高レベル制御
信号CSB、スイッチングトランジスタM4,M5・・
・M6に低レベル制御信号CSをそれぞれ供給して各論
理素子の動作を制御する。
Under such a structure, the switching transistors M1, M2 ... M3 are supplied with the high level control signal CSB, the switching transistors M4, M5 ...
The low-level control signal CS is supplied to M6 to control the operation of each logic element.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな構成に用いられるスイッチングトランジスタは、単
一のしきい値電圧をもつトランジスタのように構成され
ているため、以下のような問題を生じた。
However, since the switching transistor used in such a configuration is configured like a transistor having a single threshold voltage, the following problems occur.

【0005】例えば、乾電池動作を想定して、この論理
回路の電源電圧を従来の5Vから1Vに低下させた場
合、動作時(CS=Hレベル、CSB=Lレベル)に
は、各トランジスタのしきい値電圧と電源電圧が接近す
るため、各トランジスタの相互コンダクタンスが極端に
小さくなり、各論理回路素子の遅延時間が大きくなる問
題があった。
For example, assuming a dry cell operation, if the power supply voltage of this logic circuit is lowered from the conventional 5 V to 1 V, each transistor will operate during operation (CS = H level, CSB = L level). Since the threshold voltage and the power supply voltage are close to each other, the transconductance of each transistor becomes extremely small, and the delay time of each logic circuit element becomes large.

【0006】また論理回路を構成する各トランジスタの
しきい値電圧を低下させると、非動作時(CS=Lレベ
ル,CSB=Hレベル)にリーク電流が大きくなり、電
池の寿命が極端に小さくなる。さらに、制御トランジス
タが非導通状態になるため、記憶情報が破壊されるとい
う問題も生じる。
Further, if the threshold voltage of each transistor constituting the logic circuit is lowered, the leak current becomes large at the time of non-operation (CS = L level, CSB = H level), and the life of the battery becomes extremely short. . Further, since the control transistor is turned off, there is a problem that stored information is destroyed.

【0007】本発明はこのような状況に鑑みてなされた
もので、電源電圧が低下しても高速動作が可能で、非動
作時の消費電力を低減できるようにしたものである。
The present invention has been made in view of such a situation, and is capable of performing high-speed operation even when the power supply voltage is lowered and reducing power consumption when not operating.

【0008】[0008]

【課題を解決するための手段】このような課題を解決す
るために第1の発明は、図1に対応するもので、低スレ
ッシュホルド論理回路(20)の電源端子(PL)の一
つに接続される第1の疑似電源線(PL)および第1の
疑似電源線と第1の電源線との間に配置される高スレッ
シュホルドの第1の制御トランジスタ(TS1)とによ
って構成される第1電源供給回路と、低スレッシュホル
ド論理回路の残りの電源回路(PL2)に接続される第
2の疑似電源線(QL2)および第2の疑似電源線と第
2の電源線との間に接続される高スレッシュホルドの第
2の制御トランジスタ(TS2)とによって構成される
第2電源供給回路との双方あるいは一方をそなえたもの
である。
In order to solve such a problem, the first invention corresponds to FIG. 1 and is provided as one of the power supply terminals (PL) of the low threshold logic circuit (20). A first pseudo power supply line (PL) connected thereto, and a high threshold first control transistor (TS1) arranged between the first pseudo power supply line and the first power supply line; 1 power supply circuit, a second pseudo power supply line (QL2) connected to the remaining power supply circuit (PL2) of the low threshold logic circuit, and a connection between the second pseudo power supply line and the second power supply line And / or a second power supply circuit constituted by a second control transistor (TS2) having a high threshold.

【0009】第2の発明は図4に対応するもので第1の
発明において、第1の疑似電源線と第1の電源線の間、
第2の疑似電源線と第2の電源線の間の双方あるいは一
方にコンデンサを接続したものである。
A second invention corresponds to FIG. 4, and in the first invention, between the first pseudo power supply line and the first power supply line,
A capacitor is connected to both or one of the second pseudo power line and the second power line.

【0010】第3の発明は図7に対応するもので、第1
の発明または第2の発明において、低スレッシュホルド
論理回路は複数段によって構成し、各段は第1の電源線
と第1の疑似電源線との間、または第2の電源線と第2
の電源線との間に交互に高スレッシュホルドの電界効果
トランジスタを備えたものである。
The third invention corresponds to FIG. 7, and the first invention
Or the second invention, the low-threshold logic circuit is configured by a plurality of stages, each stage being between the first power supply line and the first pseudo power supply line, or the second power supply line and the second power supply line.
And a high-threshold field effect transistor are alternately provided between the power supply line and the power line.

【0011】第4の発明は図1、図6、図7に対応する
もので、第1の発明または第2の発明の回路の後段に他
の論理回路(30)を備えたものである。
The fourth invention corresponds to FIGS. 1, 6 and 7, and is provided with another logic circuit (30) at the subsequent stage of the circuit of the first invention or the second invention.

【0012】第5の発明は図10に対応するもので、集
積回路基板上に形成された複数の論理回路ブロックと、
制御回路ブロックとを備え、前記各論理回路ブロックは
第1および第2の疑似電源線から電源が供給され、制御
回路ブロックは第1および第2の電源線から高スレッシ
ュホルドの電界効果トランジスタを介して電源が供給さ
れるようにしたものである。
A fifth invention corresponds to FIG. 10, and includes a plurality of logic circuit blocks formed on an integrated circuit substrate,
A control circuit block, each of the logic circuit blocks is supplied with power from the first and second pseudo power supply lines, and the control circuit block is supplied from the first and second power supply lines via a high-threshold field effect transistor. Power is supplied.

【0013】[0013]

【作用】低スレッシュホルドトランジスタは高スレッシ
ュホルドトランジスタを介して電源が供給されるように
なっているので、高スレッシュホルドトランジスタがオ
フの時は電流が流れない。
Since the low-threshold transistor is supplied with power through the high-threshold transistor, no current flows when the high-threshold transistor is off.

【0014】[0014]

【実施例】図1は本発明に係る論理回路の一実施例を示
しており、クロック信号CKからそのクロック信号CK
と、反転クロック信号CKBとを作る低スレッショルド
論理回路20と、これらのクロックによって駆動される
高スレッショルド論理回路の構成を示している。
FIG. 1 shows an embodiment of a logic circuit according to the present invention.
And a configuration of a low threshold logic circuit 20 for producing an inverted clock signal CKB and a high threshold logic circuit driven by these clocks.

【0015】同図において、制御回路10は後述する制
御トランジスタをオン・オフさせるための制御信号C
S、CSBを送出するものであり、制御信号CSBは制
御信号CSを反転させた信号である。
In the figure, a control circuit 10 controls a control signal C for turning on and off a control transistor described later.
S and CSB are transmitted, and the control signal CSB is a signal obtained by inverting the control signal CS.

【0016】また電界効果型MOS制御トランジスタ
は、記号Ts1およびTs2で表し、pチャンネル型のトラ
ンジスタTS1は、電源電圧VDDが供給される電源線PL
1と、疑似電源線QL1との接続をオン/オフし、nチ
ャンネル型トランジスタTS2は接地された電源線PL2
と、疑似電源線QL2との接続をオン/オフする機能を
有する。
The field effect MOS control transistors are represented by symbols Ts1 and Ts2. The p-channel transistor TS1 is a power supply line PL to which a power supply voltage VDD is supplied.
1 and the pseudo power supply line QL1 are turned on / off, and the n-channel transistor TS2 is connected to the grounded power supply line PL2.
And a function of turning on / off the connection with the pseudo power supply line QL2.

【0017】低スレッシュホルドのCMOS素子で構成
された低スレッシュホルド回路20は、本例ではクロッ
ク信号CKから反転クロック信号CKBを作るために2
個のインバータINV1、INV2として構成されてい
る。たとえば、インバータINV1は出力電極が縦属接
続され、入力電極が共通接続された低スレッシュホルド
の2個のMOSトランジスタT21およびトランジスタT
22によって構成され、トランジスタT21はpチャンネル
型、トランジスタT22はnチャンネル型を用いている。
The low-threshold circuit 20 composed of low-threshold CMOS elements is used to generate the inverted clock signal CKB from the clock signal CK in this example.
It is configured as individual inverters INV1 and INV2. For example, the inverter INV1 has two low threshold MOS transistors T21 and T1 whose output electrodes are vertically connected and whose input electrodes are commonly connected.
The transistor T21 is a p-channel type and the transistor T22 is an n-channel type.

【0018】また、トランジスタT21の出力電極の一つ
は疑似電源線QL1に接続され、トランジスタT22の出
力電極の一つは疑似電源線QL2に接続されている。更
に、インバータINV2も入力としてインバータINV
1の出力を受けている点を除いてはインバータINV1
と同じ構成であり、そのため簡略化した記号で示してあ
る。
One of the output electrodes of the transistor T21 is connected to the pseudo power supply line QL1 and one of the output electrodes of the transistor T22 is connected to the pseudo power supply line QL2. Furthermore, the inverter INV2 also receives the inverter INV2 as an input.
Inverter INV1 except that it receives the output of 1
The configuration is the same as that of FIG.

【0019】本発明では低スレッシュホルド回路を20
を構成するすべての論理素子に対して共通の疑似電源線
QL1、QL2が接続されている。そして疑似電源線Q
L1はトランジスタTs1の出力電極を介して電源線PL
1(たとえばVDDの電位)に接続され、疑似電源線QL
2はトランジスタTS2の出力電極を介して電源線(たと
えば接地電位)に接続されている。
In the present invention, the low threshold circuit is 20
The common pseudo power supply lines QL1 and QL2 are connected to all the logic elements constituting the above. And the pseudo power line Q
L1 is a power supply line PL via the output electrode of the transistor Ts1.
1 (for example, the potential of VDD), and the pseudo power line QL
Reference numeral 2 is connected to a power supply line (for example, ground potential) via the output electrode of the transistor TS2.

【0020】この低スレッシュホルド回路の構成はあく
までも一例であり、用途あるいはその他の要因を考慮し
てアンドゲート、オアゲート、ナンドゲート等の論理要
素を用いて種々の構成に組み立てられる。したがって、
このスレッシュホルド回路20はこの実施例の回路に限
定されない。なお、トランジスタTS1およびTS2の入力
電極にはそれぞれ、制御信号CSBおよびCSが供給さ
れる。
The configuration of the low threshold circuit is merely an example, and various configurations can be assembled by using logical elements such as an AND gate, an OR gate, and a NAND gate in consideration of the application or other factors. Therefore,
The threshold circuit 20 is not limited to the circuit of this embodiment. The control signals CSB and CS are supplied to the input electrodes of the transistors TS1 and TS2, respectively.

【0021】また、高スレッシュホルドのCMOS素子
で構成された高スレッシュホルド論理回路30は、2個
のトランスファゲートLC1およびLC2と、3個のイ
ンバータINV3,INV4,INV5とを有するラッ
チ回路によって構成され、このラッチ回路は、2個の高
スレッシュホルド形を有するのMOS電界効果トランジ
スタTS5および、TS6を介して電力の供給が制御され
る。
The high-threshold logic circuit 30 composed of high-threshold CMOS elements is composed of a latch circuit having two transfer gates LC1 and LC2 and three inverters INV3, INV4, INV5. In this latch circuit, power supply is controlled through two high threshold MOS field effect transistors TS5 and TS6.

【0022】この場合、トランジスタTS5はpチャンネ
ル型であり、トランジスタTS6は、nチャンネル型であ
る。また、トランスファゲートLC1は2個の低スレッ
シュホルド電圧の電界効果型MOSトランジスタT31と
T32とによって構成され、これらのトランジスタの出力
電極は、共通接続され、一つは、データが入力される端
子Dに接続され、もう一つはインバータINV3の入力
側に接続されている。
In this case, the transistor TS5 is a p-channel type and the transistor TS6 is an n-channel type. The transfer gate LC1 is composed of two low-threshold voltage field effect MOS transistors T31 and T32. The output electrodes of these transistors are commonly connected, and one is a terminal D to which data is input. And the other is connected to the input side of the inverter INV3.

【0023】そしてトランジスタT31の入力電極には、
クロックCKが供給され、トランジスタT32の入力電極
には、反転クロック(CKバー)CKBが供給されてい
る。トランスファゲートLC2もトランスファゲートL
C1と同様な構成であり、出力電極の一つはトランスフ
ァゲートLC1の出力側に接続され、出力電極のもう一
つは、インバータINV3の入力側に接続されている。
The input electrode of the transistor T31 is
The clock CK is supplied, and the inverted clock (CK bar) CKB is supplied to the input electrode of the transistor T32. Transfer gate LC2 is also transfer gate L
It has the same configuration as C1, one of the output electrodes is connected to the output side of the transfer gate LC1, and the other of the output electrodes is connected to the input side of the inverter INV3.

【0024】インバータINV3,INV4,INV5
は、インバータINV1と同じ構成であり、インバータ
INV3を構成する各トランジスタは、低スレッシュホ
ルドのMOSトランジスタによって構成されているが、
インバータINV4およびインバータINV5のトラン
ジスタは、高スレッシュホルドのトランジスタによって
構成されている。なお、トランスファゲートLC2を構
成する各トランジスタは、低スレッシュホルドでも高ス
レッシュホルドのどちらのタイプのトランジスタでもよ
い。
Inverters INV3, INV4, INV5
Has the same configuration as the inverter INV1, and each transistor constituting the inverter INV3 is constituted by a low threshold MOS transistor.
The transistors of the inverter INV4 and the inverter INV5 are composed of high-threshold transistors. Each of the transistors forming the transfer gate LC2 may be either a low threshold transistor or a high threshold transistor.

【0025】つぎに、インバータINV3の出力電極の
一つは、高スレッショルドのトランジスタTS5を介して
電源線PL1に接続され、インバータINV3の出力の
もう一つは、高スレッシュホルドのトランジスタTS6を
介して電源線PL2に接続されている。そしてトランジ
スタTS5の入力電極には、制御信号CSBが供給されて
おり、トランジスタTS6の入力電極には、制御信号CS
が供給されている。
Next, one of the output electrodes of the inverter INV3 is connected to the power supply line PL1 via the high threshold transistor TS5, and the other output of the inverter INV3 is connected via the high threshold transistor TS6. It is connected to the power supply line PL2. The control signal CSB is supplied to the input electrode of the transistor TS5, and the control signal CSB is supplied to the input electrode of the transistor TS6.
Is being supplied.

【0026】またインバータINV4はインバータIN
V3に対して並列に接続され、インバータINV3との
相違は、トランジスタTS5およびトランジスタTS6のよ
うなトランジスタを介することなく、直列接続されたト
ランジスタの出力電極は、直接に電源線PL1およびP
L2へ接続されている。そして、各インバータINV3
およびINV4の出力側は共通に接続され、このラッチ
回路の出力として後段に送出されるように構成されてい
る。
The inverter INV4 is an inverter IN.
The difference from the inverter INV3 is that it is connected in parallel to V3, and the output electrodes of the transistors connected in series are directly connected to the power supply lines PL1 and P1 without passing through transistors such as the transistors TS5 and TS6.
It is connected to L2. Then, each inverter INV3
The output sides of INV4 and INV4 are connected in common, and are output to the subsequent stage as the output of this latch circuit.

【0027】また、このラッチ回路ではこれらのインバ
ータINV3およびINV4の出力側と、トランスファ
ゲートLC2の出力電極の一つとの間に、もう一つのイ
ンバータINV5が接続されている。このインバータI
NV5は、2個の高スレッシュホルドのトランジスタに
よって構成され、前述したインバータINV4と同様に
電源線PL1,PL2に直接接続されている。
In this latch circuit, another inverter INV5 is connected between the output side of these inverters INV3 and INV4 and one of the output electrodes of the transfer gate LC2. This inverter I
The NV5 is composed of two high-threshold transistors, and is directly connected to the power supply lines PL1 and PL2 like the inverter INV4 described above.

【0028】このような構成において、制御回路10か
ら制御信号CSおよびCSBが送出されたときの状態を
具体的に説明すると、低レベルの選択制御信号CSBお
よび選択制御信号CSが所定電極に供給されると、高ス
レッシュホルドの制御トランジスタTS1およびトランジ
スタTS2が導通状態となり、疑似電源線QL1およびQ
L2に電位が現われる。
In the above configuration, the state when the control signals CS and CSB are sent from the control circuit 10 will be specifically described. The low level selection control signal CSB and selection control signal CS are supplied to the predetermined electrodes. Then, the high-threshold control transistor TS1 and transistor TS2 are turned on, and the pseudo power supply lines QL1 and Q2 are turned on.
A potential appears at L2.

【0029】これにより低スレッシュホルド回路20を
構成する各論理素子は電源電圧が印加された状態とな
り、クロックCKおよびクロックCKBに従った論理動
作を行う。このとき、低スレッシュホルド回路20の各
論理素子はスレッシュホルドが小さいため、電源電圧が
低下しても高速動作が可能となる。
As a result, each logic element forming the low threshold circuit 20 is in a state in which the power supply voltage is applied, and performs a logic operation according to the clock CK and the clock CKB. At this time, since each logic element of the low threshold circuit 20 has a small threshold, high speed operation is possible even if the power supply voltage is lowered.

【0030】つぎに、制御信号CSおよび、CSBが選
択されない場合、すなわちこれらの信号がトランジスタ
TS1およびトランジスタTS2に供給されず、これらのト
ランジスタが非導通状態にある場合には、疑似電源線Q
L1、QL2に電源電圧が現われず、低スレッシュホル
ド回路20には電源電圧が印加されないことになる。
Next, when the control signals CS and CSB are not selected, that is, when these signals are not supplied to the transistors TS1 and TS2 and these transistors are in the non-conducting state, the pseudo power supply line Q
The power supply voltage does not appear in L1 and QL2, and the power supply voltage is not applied to the low threshold circuit 20.

【0031】換言すれば、この低スレッシュホルド回路
20は非動作状態におかれることになる。このとき、制
御トランジスタTS1およびTS2は高スレッシュホルドで
あるため、この下流に接続された低スレッショルド回路
20が低スレッシュホルドの論理素子であっても、非動
作時の消費電力の増大は起きない。これにより、この論
理回路の動作遅延時間を抑えることができる。
In other words, the low threshold circuit 20 will be inactive. At this time, since the control transistors TS1 and TS2 have a high threshold, even if the low threshold circuit 20 connected downstream of this is a logic element having a low threshold, the power consumption during non-operation does not increase. As a result, the operation delay time of this logic circuit can be suppressed.

【0032】つぎに、この低スレッシュホルド回路20
によって駆動されるラッチ回路の動作を説明する。まず
入力端子Dに供給されたデータは、トランスファゲート
LC1に供給されるクロック信号CKおよびCKBのタ
イミングで取り込まれ、インバータINV3,INV4
に送られる。インバータINV3は供給されるトランス
ファゲートLC1の出力を、制御回路10から送出され
る制御信号CSBおよびCSによって電源電圧の供給を
受けたときに取り込む。
Next, the low threshold circuit 20
The operation of the latch circuit driven by will be described. First, the data supplied to the input terminal D is taken in at the timing of the clock signals CK and CKB supplied to the transfer gate LC1, and the inverters INV3, INV4 are fetched.
Sent to. The inverter INV3 takes in the output of the supplied transfer gate LC1 when the power supply voltage is supplied by the control signals CSB and CS sent from the control circuit 10.

【0033】このインバータINV3およびINV4の
出力は、ラッチ回路の出力として後段に送出されるとと
もにインバータINV5にも送られ、さらにこのインバ
ータINV5の出力はトランスファゲートLC2に送ら
れる。トランスファゲートLC2はクロック信号CKお
よびCKBのタイミングで、この出力をインバータIN
V3の入力側に送り、取り込んだ信号をラッチする動作
を行う。
The outputs of the inverters INV3 and INV4 are sent to the latter stage as the output of the latch circuit and also sent to the inverter INV5, and the output of the inverter INV5 is sent to the transfer gate LC2. The transfer gate LC2 outputs this output to the inverter IN at the timing of the clock signals CK and CKB.
The signal is sent to the input side of V3 and the operation of latching the captured signal is performed.

【0034】ここで、高レベルの制御信号CSと、低レ
ベルの制御信号CSBが送出された場合、トランジスタ
TS6およびTS5が導通状態となり、インバータINV
3,INV4、INV5を構成するトランジスタおよび
前述したトランスファゲートLC1およびLC2のトラ
ンジスタの動作によって、この部分は高速のDフリップ
フロップのマスター部として動作する。
Here, when the high level control signal CS and the low level control signal CSB are transmitted, the transistors TS6 and TS5 become conductive, and the inverter INV
This part operates as a master part of a high-speed D flip-flop due to the operation of the transistors forming INV4, INV5, and the transistors of the transfer gates LC1 and LC2 described above.

【0035】つぎに、制御信号CSおよびCSBが非選
択の時には、ランジスタTS6およびTS5は非導通状態に
おかれ、低スレッシュホルドトランジスタによって構成
されたCMOSインバータINV3は、非導通の状態と
なっている。しかし、このインバータINV3と並列接
続された高スレッシュホルドのトランジスタによって構
成されたインバータINV4およびINV5と、トラン
スファゲートLC2がデータを保持しているため、ラッ
チ回路のデータは破壊されない。
Next, when the control signals CS and CSB are not selected, the transistors TS6 and TS5 are in the non-conducting state, and the CMOS inverter INV3 formed by the low threshold transistor is in the non-conducting state. . However, since the inverters INV4 and INV5 configured by the high-threshold transistors connected in parallel with the inverter INV3 and the transfer gate LC2 hold the data, the data in the latch circuit is not destroyed.

【0036】また、このラッチ回路は、高スレッシュホ
ルドのトランジスタTS6およびトランジスタTS5を介し
て電源線PL1,PL2に接続されているため、非動作
時の消費電力の増大はないことになる。
Further, since this latch circuit is connected to the power supply lines PL1 and PL2 via the high threshold transistors TS6 and TS5, the power consumption during non-operation does not increase.

【0037】図2は本発明と従来の論理回路の効果を示
す特性図である。同図において、横軸は電源電圧VDDを
示し、縦軸は遅延時間tpdを示す。特性aは図1に示さ
れるような論理回路を用いたときの遅延時間と電源電圧
の関係を示し、特性bは本発明による論理回路を用いた
ときの遅延時間と電源電圧の関係を示している。電源電
圧が1Vの時には本発明の論理回路を用いると、非動作
時の消費電力を増加させることなく、従来の論理回路に
比較して遅延時間を50パーセント削減することができ
ることがわかる。
FIG. 2 is a characteristic diagram showing the effect of the present invention and the conventional logic circuit. In the figure, the horizontal axis represents the power supply voltage VDD and the vertical axis represents the delay time tpd. Characteristic a shows the relationship between the delay time and the power supply voltage when the logic circuit as shown in FIG. 1 is used, and characteristic b shows the relationship between the delay time and the power supply voltage when the logic circuit according to the present invention is used. There is. It can be seen that when the power supply voltage is 1 V, the use of the logic circuit of the present invention can reduce the delay time by 50% as compared with the conventional logic circuit without increasing the power consumption during non-operation.

【0038】以上述べたように本発明の論理回路を用い
れば、スレッショルド電圧の小さいトランジスタを用い
るため電源電圧が低下しても高速化でき、さらに非動作
時には、スレッシュホルド電圧の大きいトランジスタで
論理回路を非導通状態にできるため消費電力を削減でき
る等の効果を奏する。
As described above, when the logic circuit of the present invention is used, since the transistor having a small threshold voltage is used, the operation speed can be increased even if the power supply voltage is lowered. Further, when the logic circuit of the present invention is not in operation, the logic circuit is made up of a transistor having a large threshold voltage. Can be brought into a non-conducting state, so that it is possible to reduce power consumption.

【0039】図3はさらに本発明の論理回路、特に後段
のラッチ回路の周波数特性を示しており、縦軸はラッチ
回路を正常に動作させるためのクロック信号(CK)の
最高周波数である最高トグル周波数を示し、横軸は電源
電圧VDDを示している。この図において、特性Pは本発
明の回路を用いた場合、特性Qは従来の回路を用いた場
合を示している。
FIG. 3 further shows the frequency characteristics of the logic circuit of the present invention, particularly the latch circuit at the subsequent stage. The vertical axis indicates the maximum toggle which is the maximum frequency of the clock signal (CK) for operating the latch circuit normally. The frequency is shown, and the horizontal axis shows the power supply voltage VDD. In this figure, the characteristic P shows the case where the circuit of the present invention is used, and the characteristic Q shows the case where the conventional circuit is used.

【0040】図3において電源電圧が1Vの場合、本発
明の回路では最高トグル周波数は500MHZとなるの
に対して、従来の回路を用いた場合は100MHZであ
り、本発明回路を用いれば、非動作時の消費電力を増加
させることなく、Dフリップフロップ回路の最高トグル
周波数を5倍に上昇できることがわかる。
In FIG. 3, when the power supply voltage is 1 V, the maximum toggle frequency is 500 MHz in the circuit of the present invention, whereas it is 100 MHz when the conventional circuit is used. It can be seen that the maximum toggle frequency of the D flip-flop circuit can be increased five times without increasing the power consumption during operation.

【0041】図4は本発明の他の実施例を示し、大部分
は図1と同じ構成であるためこの実施例の説明に必要な
部分のみを示してある。すなわち、この実施例では、疑
似電源線QL1と電源線PL1、疑似電源線QL2と電
源線PL2との間にコンデンサC1およびC2を接続
し、これにより疑似電源線と低スレッシュホルド論理回
路20の電源ラインとの接続部N2およびN1の電源変
動を抑えるようにしたものである。
FIG. 4 shows another embodiment of the present invention, and since most of the structure is the same as that of FIG. 1, only the parts necessary for explaining this embodiment are shown. That is, in this embodiment, capacitors C1 and C2 are connected between the pseudo power supply line QL1 and the power supply line PL1 and between the pseudo power supply line QL2 and the power supply line PL2, whereby the power supply of the pseudo power supply line and the low threshold logic circuit 20 is connected. It is intended to suppress fluctuations in the power supply of the connection portions N2 and N1 with the line.

【0042】この容量を大きくすることによって、この
回路による動作の遅延時間が短縮され、図1の実施例よ
り高速にすることができる。この場合、コンデンサC1
およびC2は実際の装置では例えば、トランジスタTS1
およびトランジスタTS2のドレインと基板との間に接続
される。このようにすれば、疑似電源線の太さを太くす
ることにより、容量増加を達成できるので特別の容量増
加プロセスを必要としない。
By increasing this capacitance, the delay time of the operation by this circuit can be shortened and the speed can be made higher than that of the embodiment of FIG. In this case, the capacitor C1
And C2 are, for example, a transistor TS1 in a real device.
And the drain of the transistor TS2 and the substrate. With this configuration, the capacity can be increased by increasing the thickness of the pseudo power supply line, and thus no special capacity increasing process is required.

【0043】図5は本発明の他の実施例を示し、特にラ
ッチ回路の部分の変形例を示している。同図において各
部の機能は図1と同じであり、レイアウトが変形された
ものであるため、図1と同じ符号が用いられている。す
なわち、図5ではインバータINV3と制御トランジス
タTS5およびTS6の直列体が、トランスファゲートLC
1の前段に配置されている。
FIG. 5 shows another embodiment of the present invention, and particularly shows a modification of the latch circuit portion. In the figure, the functions of the respective parts are the same as those in FIG. 1, and the layout is modified, so the same reference numerals as in FIG. 1 are used. That is, in FIG. 5, the serial body of the inverter INV3 and the control transistors TS5 and TS6 is the transfer gate LC.
It is placed in front of 1.

【0044】このように構成すれば信号の取り込みの動
作が分けられるが、図1と同様の動作をさせることがで
きる。また、図1においてもトランスファゲートLC1
の前段に図5のトランジスタTS5、インバータINV
3、トランジスタTS6の直列体を設けることもあるが、
そのような構成に対しては図5の構成の方がインバータ
が1個少ない分、遅延時間を小さくすることができる。
With this configuration, the operation of fetching signals can be divided, but the same operation as in FIG. 1 can be performed. Also in FIG. 1, the transfer gate LC1
Of the transistor TS5 and the inverter INV in FIG.
3. In some cases, a series body of the transistor TS6 is provided,
For such a configuration, the configuration of FIG. 5 has one less inverter, so that the delay time can be reduced.

【0045】図6は本発明の他の実施例を示し、特に図
1のラッチ回路の変形例を示す。この例では、制御トラ
ンジスタTS5およびトランジスタTS6の直列体が削除さ
れている。このように構成しても、高スレッシュホール
ド論理回路30はラッチ回路として図1、図4と同様の
動作をさせることができる。
FIG. 6 shows another embodiment of the present invention, and particularly shows a modification of the latch circuit of FIG. In this example, the series body of control transistor TS5 and transistor TS6 is deleted. Even with this configuration, the high threshold logic circuit 30 can operate as a latch circuit in the same manner as in FIGS. 1 and 4.

【0046】図7〜図8は本発明の他の実施例を示して
おり、特にメモリ装置に適用した場合を示している。こ
の例ではスレッシュホルド電圧の小さいMOSFETか
ら構成されたCMOS選択論理回路をカスケード接続し
た論理回路群のうち、後段の論理回路を疑似電源線の一
方(本例ではQL1)に接続し、その前段では論理回路
と後段とは異なる疑似電源線(本例ではQL2)に接続
し、これによって出力電位のフローティングを抑制する
ようにしたものである。
FIGS. 7 to 8 show another embodiment of the present invention, particularly when it is applied to a memory device. In this example, in a logic circuit group in which CMOS selection logic circuits composed of MOSFETs with a low threshold voltage are cascade-connected, a logic circuit in a subsequent stage is connected to one of the pseudo power supply lines (QL1 in this example), and in a preceding stage thereof. This is connected to a pseudo power supply line (QL2 in this example) different from that of the logic circuit and the subsequent stage, thereby suppressing the floating of the output potential.

【0047】図7にはナンドゲートNAND1〜NAN
DnおよびインバータINV21〜INV2nによって
構成される選択論理回路が示され、2つの入力を受ける
ナンドゲートNAND1〜NANDnは電源端子の一端
を電源線PL1に接続し、ナンドゲートNAND1〜N
ANDnの電源端子の他端は、疑似電源線QL2に接続
され、この疑似電源線QL2は制御トランジスタTS2A
を介して電源線PL2に接続されている。
FIG. 7 shows NAND gates NAND1 to NAN.
A selection logic circuit configured by Dn and inverters INV21 to INV2n is shown, and NAND gates NAND1 to NANDn receiving two inputs have one ends of power supply terminals connected to a power supply line PL1 and NAND gates NAND1 to NAND1 to N.
The other end of the power supply terminal of ANDn is connected to the pseudo power supply line QL2, and the pseudo power supply line QL2 is connected to the control transistor TS2A.
Is connected to the power supply line PL2.

【0048】ここで使用されるナンドゲートは、低スレ
ッシュホルドのCMOSトランジスタによって構成さ
れ、図に示されるとおり、並列接続されたpチャンネル
型MOSトランジスタT61およびトランジスタT62とこ
れらのトランジスタのソース側に直列接続されたnチャ
ンネル型MOSトランジスタT63およびトランジスタT
64とによって構成されており、トランジスタT62とトラ
ンジスタT63のゲート電極は入力端子の一つI1 に共通
に接続されており、トランジスタT61とトランジスタT
64のゲート電極は他の入力端子I2に接続されている。
The NAND gate used here is constituted by a low threshold CMOS transistor, and as shown in the figure, a p-channel type MOS transistor T61 and a transistor T62 which are connected in parallel and a source side of these transistors are connected in series. N-channel MOS transistor T63 and transistor T
64, and the gate electrodes of the transistors T62 and T63 are commonly connected to one of the input terminals I1.
The gate electrode of 64 is connected to another input terminal I2.

【0049】また、インバータINV21ないしINV
2nは、図1に示されるインバータと同じ構成であって
2個の直列接続された低スレッシュホルドのトランジス
タT65およびトランジスタT66によって構成されてお
り、トランジスタT65の出力電極の一つは疑似電源線Q
L1に接続され、この疑似電源線QL1は共通の制御ト
ランジスタTS1A を介して電源線PL1(本例では、V
DD)に接続されている。また、トランジスタT66の出力
電極の一つは、疑似電源線を介することなく、直接電源
線PL2(本例では接地)に接続されている。
Inverters INV21 to INV
2n has the same structure as the inverter shown in FIG. 1 and is composed of two series-connected low threshold transistors T65 and T66, one of the output electrodes of which is a pseudo power supply line Q.
This pseudo power source line QL1 is connected to the power source line PL1 (V1 in this example) via the common control transistor TS1A.
DD). Further, one of the output electrodes of the transistor T66 is directly connected to the power supply line PL2 (ground in this example) without passing through the pseudo power supply line.

【0050】そして、ナンドゲートNAND1〜NAN
Dnにはそれぞれ2個の入力が供給され、各ナンドゲー
トの出力は後段の対応するインバータINV21〜IN
V2nの入力側に接続されている。また、これらのイン
バータINV21〜INV2nの出力は、後段の高スレ
ッシュホールドメモリセルアレイ70の対応する各セル
に、ワード線WL1〜WLnとして接続されている。
Then, the NAND gates NAND1 to NAN
Two inputs are respectively supplied to Dn, and the outputs of the respective NAND gates correspond to the corresponding inverters INV21 to INV in the subsequent stage.
It is connected to the input side of V2n. The outputs of these inverters INV21 to INV2n are connected to the corresponding cells of the high threshold memory cell array 70 in the subsequent stage as word lines WL1 to WLn.

【0051】メモリセルアレイ70はn×mのマトリッ
クス状に配置されたセルによって構成され、各セルは図
8に示されるように、電源線PL1とPL2との間に、
直列に配置されたnチャンネルとpチャンネルの高スレ
ッシュホルドのCMOSトランジスタT71およびトラン
ジスタT72の直列体と、トランジスタT73およびトラン
ジスタT74の直列体がある。
The memory cell array 70 is composed of cells arranged in an n × m matrix, and each cell is connected between power supply lines PL1 and PL2 as shown in FIG.
There are a series body of n-channel and p-channel high-threshold CMOS transistors T71 and T72 arranged in series, and a series body of transistors T73 and T74.

【0052】また、トランジスタT71とトランジスタT
72の接続点と、トランジスタT73とトランジスタT74の
接続点と、ビット線対BL、BLバーとの間に配置され
るnチャンネルの高スレッシュホルドのトランジスタT
75およびトランジスタT76とを有し、トランジスタT71
およびトランジスタT72の接続点と、トランジスタT73
およびトランジスタT74のゲート電極と、T75の出力電
極の一つとが共通に接続され、T73とT74の接続点と、
トランジスタT71およびトランジスタT72のゲート電極
と、トランジスタT76の出力電極の一つとが共通に接続
されている。
Further, the transistors T71 and T
An n-channel high threshold transistor T arranged between the connection point of 72, the connection point of the transistors T73 and T74, and the bit line pair BL, BL bar.
75 and a transistor T76, and a transistor T71
And the connection point of the transistor T72 and the transistor T73
And the gate electrode of the transistor T74 and one of the output electrodes of T75 are commonly connected, and the connection point of T73 and T74,
The gate electrodes of the transistors T71 and T72 and one of the output electrodes of the transistor T76 are commonly connected.

【0053】また、トランジスタT76のもう一つの出力
電極は、ビット線BLおよびマルチプレクサMUXに接
続され、トランジスタT75のもう一つの出力電極もビッ
ト線BLB(BLバー)およびマルチプレクサMUXに
接続されている。ワード線WLはトランジスタT76,T7
5のゲート電極に接続されている。
The other output electrode of the transistor T76 is connected to the bit line BL and the multiplexer MUX, and the other output electrode of the transistor T75 is also connected to the bit line BLB (BL bar) and the multiplexer MUX. The word line WL is a transistor T76, T7
5 is connected to the gate electrode.

【0054】そして、ワード線WLに高レベルの信号が
与えられると、トランジスタT71とトランジスタT72の
接続点の電位、トランジスタT73とトランジスタT74の
接続点の電位が信号として取り出され、マルチプレクサ
MUXによりこの入力がl(エル)個に絞られ、この絞
られたl(エル)個のマルチプレクサ出力D0〜Dlが後
段の読み出し回路80に送られる。
When a high level signal is applied to the word line WL, the potential at the connection point between the transistor T71 and the transistor T72 and the potential at the connection point between the transistor T73 and the transistor T74 are taken out as a signal, which is input by the multiplexer MUX. Are narrowed down to 1 (L), and the narrowed down (1) multiplexer outputs D0 to Dl are sent to the read circuit 80 in the subsequent stage.

【0055】この読み出し回路80も前述した選択論理
回路60と同様に2段構成になっており、メモリセルア
レイ70のマルチプレクサ出力D0〜Dlが供給されるイ
ンバータINV31〜INV3l(エル)の電源端子の
一つは、疑似電源線QL1に接続された後、制御トラン
ジスタTS1B を介して電源線PL1(本例ではVDD)に
接続され、インバータINV31〜INV3l(エル)
のもう一つの電源端子PL2(本例では接地)に接続さ
れている。
The read circuit 80 also has a two-stage structure similar to the selection logic circuit 60 described above, and one of the power supply terminals of the inverters INV31 to INV3l (ell) to which the multiplexer outputs D0 to Dl of the memory cell array 70 are supplied. One is connected to the power supply line PL1 (VDD in this example) through the control transistor TS1B after being connected to the pseudo power supply line QL1, and the inverters INV31 to INV3l (L) are connected.
Is connected to another power supply terminal PL2 (grounded in this example).

【0056】また、インバータINV31〜INV3l
(エル)の出力を受けるインバータINV41〜INV
4l(エル)の電源端子の一つは、疑似電源線QL2に
接続された後、制御トランジスタTS2B を介して電源線
PL2(本例では接地)に接続され、インバータINV
41〜INV4l(エル)のもう一つの電源端子PL1
(本例ではVDD)に接続されている。
Further, the inverters INV31 to INV3l
Inverters INV41 to INV that receive the output of (L)
One of the power supply terminals of 4 l (L) is connected to the pseudo power supply line QL2 and then connected to the power supply line PL2 (ground in this example) via the control transistor TS2B, and the inverter INV is connected.
Another power supply terminal PL1 of 41 to INV4l
(VDD in this example).

【0057】このような構成を有する選択論理回路60
の動作非選択時の動作を説明する。この場合、選択論理
回路60の前段のナンドゲートNAND1〜NANDn
を制御する制御トランジスタTS2A に印加される制御信
号が低電位であるため、トランジスタTS2Aは、オフ状
態にある。そして、ナンドゲートの入力端子I1および
I2 は、非選択状態であるため低電位におかれ、トラン
ジスタT61およびT62が導通状態となり、疑似電源線Q
L2はVDDの高電位におかれる。
The selection logic circuit 60 having such a configuration
The operation when the operation is not selected will be described. In this case, the NAND gates NAND1 to NANDn in the preceding stage of the selection logic circuit 60
Since the control signal applied to the control transistor TS2A for controlling the transistor is low potential, the transistor TS2A is in the off state. Since the input terminals I1 and I2 of the NAND gate are in the non-selected state, they are kept at a low potential, the transistors T61 and T62 become conductive, and the pseudo power supply line Q
L2 is placed at the high potential of VDD.

【0058】また、このとき後段のインバータ回路、た
とえばインバータINV21では、制御トランジスタT
S1A に印加される制御信号CSBが高電位にあるため、
制御トランジスタTS1A は、非導通状態におかれる。こ
のときトランジスタT66はオン状態にあるため、このイ
ンバータの出力は、低電位になる。この結果、前述した
例と同様に、論理回路の動作選択時の高速動作および非
動作時における低消費電力化を図ることができる。
At this time, in the latter-stage inverter circuit, for example, the inverter INV21, the control transistor T
Since the control signal CSB applied to S1A is at high potential,
The control transistor TS1A is placed in a non-conducting state. At this time, since the transistor T66 is in the ON state, the output of this inverter has a low potential. As a result, similarly to the above-described example, it is possible to achieve high-speed operation when the operation of the logic circuit is selected and low power consumption when not operating.

【0059】なお、本実施例ではナンドゲート側の制御
トランジスタを低電位側に、インバータ側の制御トラン
ジスタを高電位側に配置してあるが、逆にナンドゲート
側の制御トランジスタを高電位側に、インバータ側の制
御トランジスタを低電位側に配置してもよいことはもち
ろんである。また、ここで使用された論理回路素子以外
の論理回路素子を使用してこの選択論理回路を構成する
ことも当業者であれば容易に考えられるところである。
Although the control transistor on the NAND gate side is arranged on the low potential side and the control transistor on the inverter side is arranged on the high potential side in this embodiment, conversely, the control transistor on the NAND gate side is arranged in the high potential side. It goes without saying that the side control transistor may be arranged on the low potential side. Further, it is easily conceivable for those skilled in the art to configure this selection logic circuit by using a logic circuit element other than the logic circuit element used here.

【0060】また、論理回路の段数も2段に限定され
ず、さらに段数を増やした構成にすることもできること
は容易に類推できるであろう。この段数を増やす場合に
は前段の論理回路では、その後段とは異なる(逆極性)
の電源と論理回路の間にだけ、高スレッシュホルドのM
OSFETを直列に接続するように、順次高スレッシュ
ホルドMOSトランジスタを挿入する電源の極性(高電
位あるいは低電位)を決定すればよい。
The number of stages of the logic circuit is not limited to two, and it can be easily inferred that the number of stages can be increased. When increasing the number of stages, the logic circuit of the previous stage is different from the subsequent stage (reverse polarity)
High threshold M only between the power supply and the logic circuit
The polarity (high potential or low potential) of the power supply into which the high-threshold MOS transistors are sequentially inserted may be determined so that the OSFETs are connected in series.

【0061】また、読み出し回路は80も上述した選択
読み出し回路と同様に2段構成であり、マルチプレクサ
MUXの出力が供給される前段は、低スレッシュホルド
のトランジスタによって構成されたインバータINV3
1〜INV3l(エル)に、高スレッシュホルドの制御
トランジスタTS1B に供給される制御信号CSBの有無
によって電力供給を制御するようにしている。
The read circuit 80 also has a two-stage structure like the selective read circuit described above, and the preceding stage to which the output of the multiplexer MUX is supplied is an inverter INV3 formed by a low-threshold transistor.
The power supply is controlled depending on the presence or absence of the control signal CSB supplied to the high threshold control transistor TS1B from 1 to INV3l.

【0062】これらのインバータINV31〜INV3
l(エル)の出力側に配置されるインバータINV41
〜INV4l(エル)への疑似電源線QL2を介しての
電力供給を高スレッシュホルドの制御トランジスタTS2
B に供給される制御信号CSBの有無によって制御する
ようにしており、このように構成することによって前述
した例と同様に、論理回路の動作選択時の高速動作およ
び非動作時における低消費電力化を図ることができる
These inverters INV31 to INV3
Inverter INV41 arranged on the output side of L
Power supply to the INV4l via the pseudo power supply line QL2 is controlled by the high-threshold control transistor TS2.
The control is performed depending on the presence or absence of the control signal CSB supplied to B. With this configuration, similarly to the above-described example, the high speed operation when the operation of the logic circuit is selected and the low power consumption when not operating Can be

【0063】図9は本発明のさらに他の実施例を示し、
特に本発明をメモリ装置に適用した場合を示している。
本例では、論理ブロック100は従属接続された複数の
CMOSインバータINV50によって構成され、これ
らのインバータINV50の電源は、疑似電源線QL1
およびQL2に、ノードN1およびノードN2で接続さ
れている。
FIG. 9 shows still another embodiment of the present invention,
In particular, it shows a case where the present invention is applied to a memory device.
In the present example, the logic block 100 is composed of a plurality of CMOS inverters INV50 connected in cascade, and the power source of these inverters INV50 is the pseudo power source line QL1.
And QL2 at nodes N1 and N2.

【0064】これらの疑似電源線は制御トランジスタT
S1およびトランジスタTS2を介してそれぞれ電源線PL
1およびPL2に接続されている。前述した各部の機能
は前述した実施例と同じであるため、同じ記号で示して
ある。このような基本構成の論理回路をメモリ装置に使
用した例を図10に示す。
These pseudo power supply lines are control transistors T
Power line PL via S1 and transistor TS2 respectively
1 and PL2. The functions of the respective parts described above are the same as those of the above-described embodiment, and are therefore denoted by the same symbols. An example in which a logic circuit having such a basic configuration is used in a memory device is shown in FIG.

【0065】図10はスタンダードセルのメモリ装置の
レイアウトを示している。このメモリ装置は、スタンダ
ードセルSL1〜SL(n+1)により構成され、各スタンダ
ードセルにそれぞれ一つの論理ブロック100が対応し
ている。したがって、スタンダードセル1〜nは、論理回
路ブロック1001〜100nからなる論理回路群であ
り、スタンダードセル(n+1) は制御トランジスタブロッ
ク110(図1のトランジスタTS1およびトランジスタ
TS2に対応)に対応する。
FIG. 10 shows a layout of a standard cell memory device. This memory device is composed of standard cells SL1 to SL (n + 1), and one logic block 100 corresponds to each standard cell. Therefore, the standard cells 1 to n are a logic circuit group including the logic circuit blocks 1001 to 100n, and the standard cell (n + 1) corresponds to the control transistor block 110 (corresponding to the transistor TS1 and the transistor TS2 in FIG. 1). .

【0066】この例では、制御トランジスタブロック1
10は論理回路群の右側に隣接して配置されている。ま
た、同図において論理ブロックのスタンダードセルのn
チャンネルMOSトランジスタ、pチャンネルMOSト
ランジスタ内の拡散層120および121にはスレッシ
ュホルド制御マスクは含まれていない。
In this example, the control transistor block 1
10 is arranged adjacent to the right side of the logic circuit group. In addition, in FIG.
The threshold control mask is not included in the diffusion layers 120 and 121 in the channel MOS transistor and the p-channel MOS transistor.

【0067】なお、本実施例ではスレッシュホルド制御
マスクを高スレッシュホルドに用いたが、低しきい値に
用いてもよいことはもちろんである。各スタンダードセ
ルは基板固定されている電源線x1およびx2(これま
での実施例のPL1およびPL2に対応)および疑似電
源線y1およびy2(これまでの実施例のQL1および
QL2に対応)とそれぞれ接続され、スタンダードセル
内の配線は、トランジスタのゲートに用いるポリシリコ
ン配線となっている。
Although the threshold control mask is used for the high threshold in this embodiment, it is needless to say that it may be used for the low threshold. Each standard cell is connected to power supply lines x1 and x2 (corresponding to PL1 and PL2 in the above embodiments) and pseudo power supply lines y1 and y2 (corresponding to QL1 and QL2 in the above embodiments) fixed to the substrate, respectively. The wiring in the standard cell is a polysilicon wiring used for the gate of the transistor.

【0068】論理回路群は疑似電源線y1およびy2
と、電源線x1およびx2を介して配線幅の大きい疑似
電源線から電力が供給される。また、各論理解路を構成
するトランジスタの基板電位は、電源線PL1およびP
L2から印加されている。またスタンダードセル(n+1)
の制御ブロックは、スレッシュホルド制御マスク125
を各制御トランジスタTS1およびTS2毎に有する。
The logic circuit group includes pseudo power supply lines y1 and y2.
Then, power is supplied from the pseudo power supply line having a large wiring width through the power supply lines x1 and x2. In addition, the substrate potentials of the transistors forming each logic path are set to the power supply lines PL1 and P1.
It is applied from L2. Also standard cell (n + 1)
The control block of the threshold control mask 125 is
For each control transistor TS1 and TS2.

【0069】これらの制御トランジスタTS1およびTS2
は、論理回路群と同様に電源線x1およびx2を介して
疑似電源線y1,y2に電圧を印加する。
These control transistors TS1 and TS2
Applies a voltage to the pseudo power supply lines y1 and y2 via the power supply lines x1 and x2 as in the logic circuit group.

【0070】このような構成において、制御信号CSお
よびCSBが選択された場合、制御トランジスタTS1お
よびTS2は導通状態となり、疑似電源線y1および,y
2に電源電圧が印加される。このとき、論理回路群のイ
ンバータブロックINV50を構成するトランジスタの
スレッシュホルド電圧は制御トランジスタよりも小さ
く、しかも疑似電源線y1およびy2には各トランジス
タのソース容量が付加されるのでその寄生容量が大きい
ため、この部分の電圧降下が小さく、高速でインバー
タ、すなわち論理回路群を動作させることができる。
In such a structure, when the control signals CS and CSB are selected, the control transistors TS1 and TS2 are rendered conductive, and the pseudo power supply lines y1 and y.
A power supply voltage is applied to 2. At this time, the threshold voltage of the transistor that constitutes the inverter block INV50 of the logic circuit group is smaller than that of the control transistor, and since the source capacitance of each transistor is added to the pseudo power supply lines y1 and y2, its parasitic capacitance is large. Since the voltage drop in this portion is small, the inverter, that is, the logic circuit group can be operated at high speed.

【0071】また、制御信号CSおよびCSBが非選択
時の場合には、制御トランジスタは非導通状態となり、
疑似電源線y1およびy2に電源電圧が供給されず、論
理回路群を構成するインバータ1NV50は非動作状態
におかれる。このとき、制御トランジスタTS1およびT
S2のスレッシュホルド電圧は、インバータ回路を構成す
る内部トランジスタに比較して大きく設定されているの
で、制御トランジスタTS1およびTS2の非導通状態にお
いて流れる電流が非常に小さく、非動作時の消費電力の
増大はない。
When the control signals CS and CSB are not selected, the control transistor becomes non-conductive,
The power supply voltage is not supplied to the pseudo power supply lines y1 and y2, and the inverter 1NV50 forming the logic circuit group is in a non-operating state. At this time, the control transistors TS1 and T
Since the threshold voltage of S2 is set to be larger than that of the internal transistor forming the inverter circuit, the current flowing in the non-conducting state of the control transistors TS1 and TS2 is very small and the power consumption during non-operation increases. There is no.

【0072】また、この実施例のスタンダードセルのレ
イアウトは、制御トランジスタを論理回路群のはしに配
置するだけでよいため、回路規模が大きくなるほど、従
来のスタンダードセル方式に較べて占有面積を削減でき
る。
Further, in the layout of the standard cell of this embodiment, since the control transistor only needs to be arranged at the end of the logic circuit group, the larger the circuit scale, the smaller the occupied area as compared with the conventional standard cell system. it can.

【0073】なお、この実施例では制御トランジスタブ
ロックを論理回路ブロック群の右端に配置したけれど
も、他の場所、たとえば左端、上部、あるいは下部に配
置するようにしてもよい。
Although the control transistor block is arranged at the right end of the logic circuit block group in this embodiment, it may be arranged at another place, for example, the left end, the upper part or the lower part.

【0074】図11は図10の実施例の効果を示す特性
図であり、縦軸は論理回路ブロックの占有面積を示し、
横軸はスタンダードセルの数を示している。同図におい
て、特性eは従来形式の回路構成による占有面積であ
り、特性fは本発明の回路構成による占有面積を示す。
ここでは従来のスタンダードセルを10個で実現した場
合の占有面積で規格化したものである。この特性に示す
ように、従来の形式に較べて占有面積を約1/2に削減
できることがわかる。
FIG. 11 is a characteristic diagram showing the effect of the embodiment of FIG. 10, in which the vertical axis shows the occupied area of the logic circuit block,
The horizontal axis indicates the number of standard cells. In the figure, the characteristic e is the occupied area by the conventional circuit configuration, and the characteristic f is the occupied area by the circuit configuration of the present invention.
Here, the standard area is standardized by the occupied area when 10 standard cells are realized. As shown in this characteristic, it can be seen that the occupied area can be reduced to about half as compared with the conventional type.

【0075】[0075]

【発明の効果】以上説明したように本発明は、低スレッ
シュホルドトランジスタを使用した論理回路に、高スレ
ッシュホルドトランジスタを介して電源を供給するよう
にしたので、閾値識別は高スレッシュホルドトランジス
タで行えるため、低スレッシュホルドトランジスタの閾
値を下げなくてもすみ、論理回路の遅延時間を小さくで
きる。また、高スレッシュホルドトランジスタがオフに
なっているときは低スレッシュホルドトランジスタに電
流が流れないので、リーク電流が少なくなる。このた
め、1V程度の低電圧で動作させることが可能になると
いう効果を有する。
As described above, according to the present invention, the power supply is supplied to the logic circuit using the low threshold transistor through the high threshold transistor. Therefore, the threshold discrimination can be performed by the high threshold transistor. Therefore, it is not necessary to lower the threshold value of the low threshold transistor, and the delay time of the logic circuit can be reduced. Further, when the high threshold transistor is off, no current flows in the low threshold transistor, so that the leak current is reduced. Therefore, there is an effect that it becomes possible to operate at a low voltage of about 1V.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による論理回路の実施例を示す系統図で
ある。
FIG. 1 is a system diagram showing an embodiment of a logic circuit according to the present invention.

【図2】図1の本発明の実施例と従来のものの電源電圧
−遅延時間特性を示す特性図である。
FIG. 2 is a characteristic diagram showing power supply voltage-delay time characteristics of the embodiment of the present invention in FIG. 1 and a conventional one.

【図3】図1の本発明の実施例と従来のものの電源電圧
−最高トグル周波数特性を示す特性図である。
FIG. 3 is a characteristic diagram showing a power supply voltage-maximum toggle frequency characteristic of the embodiment of the present invention in FIG. 1 and a conventional one.

【図4】本発明の変形例を示す系統図である。FIG. 4 is a system diagram showing a modified example of the present invention.

【図5】本発明の変形例を示す系統図である。FIG. 5 is a system diagram showing a modified example of the present invention.

【図6】本発明のさらに他の実施例を示す系統図であ
る。
FIG. 6 is a system diagram showing still another embodiment of the present invention.

【図7】本発明のさらに他の実施例を示す系統図であ
る。
FIG. 7 is a system diagram showing still another embodiment of the present invention.

【図8】図7のメモリセルの具体例を示す回路図であ
る。
8 is a circuit diagram showing a specific example of the memory cell of FIG.

【図9】本発明のさらに他の実施例を示す系統図であ
る。
FIG. 9 is a system diagram showing still another embodiment of the present invention.

【図10】図10の構成のものを実際のメモリセル構造
に適用した場合の実施例を示す図である。
FIG. 10 is a diagram showing an embodiment in which the structure of FIG. 10 is applied to an actual memory cell structure.

【図11】図11の実施例と従来のスタンダードセル数
−論理回路のブロックの占有面積特性を示す特性図であ
る。
11 is a characteristic diagram showing an occupied area characteristic of a block of the standard cell number-logic circuit of the embodiment of FIG.

【図12】従来の論理回路の例を示す系統図である。FIG. 12 is a system diagram showing an example of a conventional logic circuit.

【符号の説明】[Explanation of symbols]

10 制御回路 20 低スレッショルド論理回路 30 高スレッショルド論理回路 100 論理回路群 110 制御回路ブロック PL1,PL2 電源線 QL1,QL2 疑似電源線 CK、CKB クロック信号 CS,CSB 制御信号 LC1,LC2 アナログスイッチ MUX マルチプレクサ SL スタンダードセル 10 Control Circuit 20 Low Threshold Logic Circuit 30 High Threshold Logic Circuit 100 Logic Circuit Group 110 Control Circuit Block PL1, PL2 Power Supply Line QL1, QL2 Pseudo Power Supply Line CK, CKB Clock Signal CS, CSB Control Signal LC1, LC2 Analog Switch MUX Multiplexer SL Standard cell

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平4−14537 (32)優先日 平4(1992)1月30日 (33)優先権主張国 日本(JP) (72)発明者 武藤 伸一郎 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (31) Priority claim number Japanese Patent Application No. 4-14537 (32) Priority Date Hei 4 (1992) January 30 (33) Country of priority claim Japan (JP) (72) Inventor Shinichiro Muto 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Inside Nippon Telegraph and Telephone Corporation

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数の低スレッシュホルドの電界効果ト
ランジスタからなる論理回路要素を備えた低スレッシュ
ホルド論理回路と、 前記低スレッシュホルド論理回路への電力供給源となる
第1および第2の電源線対と、 前記低スレッシュホルド論理回路に電源を供給する電源
供給回路とから構成され、 前記電源供給回路は、 前記低スレッシュホルド論理回路の電源端子の一つに接
続される第1の疑似電源線およびこの第1の疑似電源線
と第1の電源線との間に配置される高スレッシュホルド
の第1の制御トランジスタとによって構成される第1電
源供給回路と、 前記低スレッシュホルド論理回路の残りの電源回路に接
続される第2の疑似電源線およびこの第2の疑似電源線
と第2の電源線との間に接続される高スレッシュホルド
の第2の制御トランジスタとによって構成される第2電
源供給回路との双方あるいは一方から構成されることを
特徴とする論理回路。
1. A low-threshold logic circuit including a logic circuit element including a plurality of low-threshold field effect transistors, and first and second power supply lines serving as a power supply source to the low-threshold logic circuit. And a power supply circuit for supplying power to the low threshold logic circuit, the power supply circuit being connected to one of the power terminals of the low threshold logic circuit. And a first power supply circuit configured by a high threshold first control transistor arranged between the first pseudo power line and the first power line, and the rest of the low threshold logic circuit. Second pseudo power supply line connected to the power supply circuit of the second power supply circuit and the second control of the high threshold connected between the second pseudo power supply line and the second power supply line. Logic circuit, characterized in that they are composed of both or one of the second power supply circuit constituted by a transistor.
【請求項2】 請求項1において、 第1の疑似電源線と第1の電源線の間、第2の疑似電源
線と第2の電源線の間の双方あるいは一方にコンデンサ
を接続したことを特徴とする論理回路。
2. The capacitor according to claim 1, wherein a capacitor is connected between the first pseudo power source line and the first power source line and / or between the second pseudo power source line and the second power source line. Characteristic logic circuit.
【請求項3】 請求項1または請求項2において、 低スレッシュホルド論理回路は、複数段によって構成さ
れ、 第1の段は、 複数の低スレッシュホルドの電界効果トランジスタから
なる論理回路要素を備えた第1の低スレッシュホルド論
理回路,この第1の低スレッシュホルド論理回路に電力
を供給するための第1および第2の電源線対,前記第1
の低スレッシュホルド論理回路の電源端子の一つに接続
される第1の疑似電源線,この第1の疑似電源線と第1
の電源線との間に配置される高スレッシュホルドの第1
の制御トランジスタによって構成され、 第2の電源線は第1の低スレッシュホルド回路の残りの
電源端子に接続され、 この第1の段に続く第2の段は、 複数の低スレッシュホルドの電界効果トランジスタから
なる論理回路要素を備えた第2の低スレッシュホルド論
理回路,前記第2の低スレッシュホルド論理回路の電源
端子の一つに接続される第2の疑似電源線,この第2の
疑似電源線と第2の電源線との間に配置される高スレッ
シュホルドの第1の制御トランジスタとによって構成さ
れ、 第2の低スレッシュホルド回路の残りの電源端子は、第
1の電源線に接続されていることを特徴とする論理回
路。
3. The low threshold logic circuit according to claim 1, wherein the low threshold logic circuit includes a plurality of stages, and the first stage includes a logic circuit element including a plurality of low threshold field effect transistors. A first low threshold logic circuit, first and second power supply line pairs for supplying power to the first low threshold logic circuit, the first
First pseudo power supply line connected to one of the power supply terminals of the low threshold logic circuit, and the first pseudo power supply line and the first pseudo power supply line.
First high-threshold to be placed between the power line and
And a second power supply line connected to the remaining power supply terminals of the first low threshold circuit, and a second stage following the first stage has a plurality of low threshold field effects. A second low threshold logic circuit having a logic circuit element composed of a transistor, a second pseudo power supply line connected to one of the power supply terminals of the second low threshold logic circuit, and the second pseudo power supply. A first control transistor with a high threshold disposed between the line and the second power line, the remaining power terminal of the second low threshold circuit being connected to the first power line. A logic circuit characterized by being.
【請求項4】 複数の低スレッシュホルドの電界効果ト
ランジスタからなる論理回路要素を備えた低スレッシュ
ホルド論理回路と、 この低スレッシュホルド論理回路に電力を供給するため
の第1、第2の電源線対と、 前記低スレッシュホルド論理回路の電源端子のひとつに
接続される第1の疑似電源線と、 この第1の疑似電源線と第1の電源線との間に配置され
る高スレッシュホルドの第1の制御トランジスタと前記
低スレッシュホルド論理回路の残りの電源端子に接続さ
れる第2の疑似電源線と、 この第2の疑似電源線と第2の電源線との間に配置され
る高スレッシュホルドの第2の制御トランジスタと、 前記低スレッシュホルド論理回路の出力によって動作が
制御される他の論理回路を有し、 この他の論理回路の電源端子は、前記第1、第2の電源
に接続されていることを特徴とする論理回路。
4. A low-threshold logic circuit having a logic circuit element composed of a plurality of low-threshold field effect transistors, and first and second power supply lines for supplying power to the low-threshold logic circuit. A pair, a first pseudo power supply line connected to one of the power supply terminals of the low threshold logic circuit, and a high threshold voltage arranged between the first pseudo power supply line and the first power supply line. A second pseudo power supply line connected to the first control transistor and the remaining power supply terminal of the low threshold logic circuit; and a high voltage arranged between the second pseudo power supply line and the second power supply line. A second control transistor of the threshold, and another logic circuit whose operation is controlled by the output of the low threshold logic circuit, the power supply terminal of the other logic circuit being the first , A logic circuit connected to a second power supply.
【請求項5】 集積回路基板上に形成された複数の論理
回路ブロックと、制御回路ブロックとを備え、 前記各論理回路ブロックは、 複数の低スレッシュホルドの電界効果トランジスタから
なる論理回路要素を備えた低スレッシュホルド論理回
路,この低スレッシュホルド論理回路に電力を供給する
ための第1および第2の電源線対,前記低スレッシュホ
ルド論理回路の電源端子のひとつに接続される第1の疑
似電源線,前記低スレッシュホルド論理回路の残りの電
源端子に接続される第2の疑似電源線を含み、 前記制御回路ブロックは、 この第1の疑似電源線と第1の電源線との間に配置され
る高スレッシュホルドの第1の電界効果型制御トランジ
スタ,この第2の疑似電源線と第2の電源線との間に配
置される高スレッシュホルドの第2の電界効果型制御ト
ランジスタを含み、前記論理回路ブロック群の端に配置
されることを特徴とする論理回路。
5. A plurality of logic circuit blocks formed on an integrated circuit substrate, and a control circuit block, each logic circuit block including a logic circuit element including a plurality of low-threshold field effect transistors. Low threshold logic circuit, first and second power supply line pairs for supplying power to the low threshold logic circuit, and first pseudo power supply connected to one of the power supply terminals of the low threshold logic circuit Line, and a second pseudo power supply line connected to the remaining power supply terminals of the low threshold logic circuit, wherein the control circuit block is disposed between the first pseudo power supply line and the first power supply line. High-threshold first field-effect control transistor, and high-threshold second transistor arranged between the second pseudo power line and the second power line. It includes a field effect control transistor, logic circuit, characterized in that it is arranged at the end of the logic circuit blocks.
JP4337898A 1991-11-26 1992-11-26 Logic circuit Expired - Lifetime JP2631335B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4337898A JP2631335B2 (en) 1991-11-26 1992-11-26 Logic circuit

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP31100791 1991-11-26
JP32338291 1991-12-06
JP32451291 1991-12-09
JP4-14537 1992-01-30
JP3-323382 1992-02-03
JP4017537A JPH05218850A (en) 1992-02-03 1992-02-03 Logic circuit
JP3-311007 1992-02-03
JP4-17537 1992-02-03
JP3-324512 1992-02-03
JP4337898A JP2631335B2 (en) 1991-11-26 1992-11-26 Logic circuit

Publications (2)

Publication Number Publication Date
JPH0629834A true JPH0629834A (en) 1994-02-04
JP2631335B2 JP2631335B2 (en) 1997-07-16

Family

ID=27519933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4337898A Expired - Lifetime JP2631335B2 (en) 1991-11-26 1992-11-26 Logic circuit

Country Status (1)

Country Link
JP (1) JP2631335B2 (en)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0690510A1 (en) * 1994-06-28 1996-01-03 Nippon Telegraph And Telephone Corporation Low voltage SOI (silicon on insulator) logic circuit
DE19642915A1 (en) * 1995-10-19 1997-04-24 Mitsubishi Electric Corp CMOS integrated semiconductor circuit device, e.g. logic circuit of microprocessor
US5724297A (en) * 1995-12-21 1998-03-03 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US5734604A (en) * 1995-10-31 1998-03-31 Matsushita Electric Industrial Co., Ltd. Static random access memory capable of both reducing power consumption and retaining data at standby-time
US5821769A (en) * 1995-04-21 1998-10-13 Nippon Telegraph And Telephone Corporation Low voltage CMOS logic circuit with threshold voltage control
EP0917201A2 (en) * 1997-11-14 1999-05-19 Nec Corporation Complementary MOS semiconductor device
US5933384A (en) * 1996-12-27 1999-08-03 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
EP0949629A2 (en) * 1998-04-06 1999-10-13 Nec Corporation Semiconductor integrated circuit having a sleep mode with low power and small area
US5970018A (en) * 1996-11-20 1999-10-19 Matsushita Electrical Industrial Co., Ltd. Semiconductor integrated circuit and decode circuit for memory
WO1999066640A1 (en) * 1998-06-18 1999-12-23 Hitachi, Ltd. Semiconductor integrated circuit
US6100720A (en) * 1998-04-06 2000-08-08 Nec Corporation Low dissipation inverter circuit
US6144251A (en) * 1998-06-12 2000-11-07 Nec Corporation Semiconductor integrated circuit device having component circuits free from through-current in transition period between active mode and sleep mode
US6154100A (en) * 1998-08-31 2000-11-28 Nec Corporation Ring oscillator and delay circuit using low threshold voltage type MOSFETS
US6188246B1 (en) 1998-05-20 2001-02-13 Nec Corporation Semiconductor circuit with sequential circuit which can prevent leakage current
JP2001053599A (en) * 1999-08-12 2001-02-23 Nec Corp Semiconductor integrated circuit
US6208171B1 (en) 1998-04-20 2001-03-27 Nec Corporation Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
WO2001024364A1 (en) * 1999-09-28 2001-04-05 Koninklijke Philips Electronics N.V. Electronic digital circuit operable active mode and sleep mode
US6229340B1 (en) 1998-07-15 2001-05-08 Nec Corporation Semiconductor integrated circuit
US6242948B1 (en) 1997-11-19 2001-06-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US6404254B2 (en) 1997-10-06 2002-06-11 Nec Corporation Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude
US6429688B2 (en) 1998-07-15 2002-08-06 Nec Corporation Semiconductor integrated circuit
JP2002543731A (en) * 1999-04-30 2002-12-17 インテル・コーポレーション Integrated circuit low leakage power circuit for use in advanced CMOS processes
US6501300B2 (en) 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
US6636073B2 (en) 2000-12-08 2003-10-21 Sharp Kabushiki Kaisha Semiconductor integrated circuit
US6653693B1 (en) 1997-11-11 2003-11-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US6674127B2 (en) 2000-04-27 2004-01-06 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US6750680B2 (en) * 2000-06-20 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit, logic operation circuit, and flip flop
US6822476B2 (en) 2002-01-23 2004-11-23 Renesas Technology Corporation Logic circuit whose power switch is quickly turned on and off
JP2005537768A (en) * 2002-08-28 2005-12-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method for reducing power consumption of state holding circuit, state holding circuit and electronic device
US7042245B2 (en) 2002-10-25 2006-05-09 Renesas Technology Corp. Low power consumption MIS semiconductor device
US7199490B2 (en) 2000-06-14 2007-04-03 Nec Corporation Semiconductor device for preventing noise generation
JP2007288004A (en) * 2006-04-18 2007-11-01 Elpida Memory Inc Semiconductor device
JP2007287331A (en) * 2007-08-09 2007-11-01 Renesas Technology Corp Semiconductor device
JP2007318352A (en) * 2006-05-24 2007-12-06 Asahi Kasei Electronics Co Ltd Magnetoelectric transducing switch
US7348227B1 (en) 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008085571A (en) * 2006-09-27 2008-04-10 Nec Electronics Corp Semiconductor integrated circuit
JP2008125095A (en) * 2007-11-29 2008-05-29 Renesas Technology Corp Semiconductor circuit device
US7463076B2 (en) 2005-03-31 2008-12-09 Fujitsu Limited Power consumption reduction circuit for clock network
JP2009124470A (en) * 2007-11-15 2009-06-04 Fujitsu Ltd Electronic circuit device
US7598802B2 (en) 2006-02-01 2009-10-06 Panasonic Corporation Semiconductor integrated circuit apparatus and electronic apparatus
US7609107B2 (en) 2007-07-24 2009-10-27 Sony Corporation Semiconductor integrated circuit and activation method of the same
US7786793B2 (en) 2007-07-02 2010-08-31 Sony Corporation Semiconductor integrated circuit
CN102324250A (en) * 2001-10-23 2012-01-18 瑞萨电子株式会社 Semiconductor devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865503B2 (en) * 2006-07-14 2012-02-01 日本電信電話株式会社 Leakage current reduction circuit
JP2013008801A (en) 2011-06-23 2013-01-10 Toshiba Corp Semiconductor device

Cited By (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594371A (en) * 1994-06-28 1997-01-14 Nippon Telegraph And Telephone Corporation Low voltage SOI (Silicon On Insulator) logic circuit
EP0690510A1 (en) * 1994-06-28 1996-01-03 Nippon Telegraph And Telephone Corporation Low voltage SOI (silicon on insulator) logic circuit
US8574976B2 (en) 1995-03-23 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7816195B2 (en) 1995-03-23 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7348227B1 (en) 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US5821769A (en) * 1995-04-21 1998-10-13 Nippon Telegraph And Telephone Corporation Low voltage CMOS logic circuit with threshold voltage control
DE19642915A1 (en) * 1995-10-19 1997-04-24 Mitsubishi Electric Corp CMOS integrated semiconductor circuit device, e.g. logic circuit of microprocessor
DE19642915C2 (en) * 1995-10-19 2000-05-31 Mitsubishi Electric Corp Integrated semiconductor circuit with reduced leakage current and high speed
US6034563A (en) * 1995-10-19 2000-03-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having reduced current leakage and high speed
US5734604A (en) * 1995-10-31 1998-03-31 Matsushita Electric Industrial Co., Ltd. Static random access memory capable of both reducing power consumption and retaining data at standby-time
US5764566A (en) * 1995-10-31 1998-06-09 Matsushita Electric Industrial Co., Ltd. Static random access memory capable of reducing stendly power consumption and off-leakage current
US6424586B1 (en) 1995-12-21 2002-07-23 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating same
US6498762B2 (en) 1995-12-21 2002-12-24 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US5926430A (en) * 1995-12-21 1999-07-20 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US6396761B2 (en) 1995-12-21 2002-05-28 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US6275440B2 (en) 1995-12-21 2001-08-14 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US6240035B1 (en) 1995-12-21 2001-05-29 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US6473354B2 (en) 1995-12-21 2002-10-29 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US5724297A (en) * 1995-12-21 1998-03-03 Hitachi, Ltd. Semiconductor integrated circuit device and method of activating the same
US5970018A (en) * 1996-11-20 1999-10-19 Matsushita Electrical Industrial Co., Ltd. Semiconductor integrated circuit and decode circuit for memory
KR100511356B1 (en) * 1996-12-27 2005-11-22 마츠시타 덴끼 산교 가부시키가이샤 Driving Method of Semiconductor Integrated Circuit and Semiconductor Integrated Circuit
US5933384A (en) * 1996-12-27 1999-08-03 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US6404254B2 (en) 1997-10-06 2002-06-11 Nec Corporation Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude
US6653693B1 (en) 1997-11-11 2003-11-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US6307234B1 (en) 1997-11-14 2001-10-23 Nec Corporation Complementary MOS semiconductor device
EP0917201A2 (en) * 1997-11-14 1999-05-19 Nec Corporation Complementary MOS semiconductor device
EP0917201A3 (en) * 1997-11-14 2000-09-13 Nec Corporation Complementary MOS semiconductor device
US6242948B1 (en) 1997-11-19 2001-06-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
EP0949629A3 (en) * 1998-04-06 2000-08-02 Nec Corporation Semiconductor integrated circuit having a sleep mode with low power and small area
US6100720A (en) * 1998-04-06 2000-08-08 Nec Corporation Low dissipation inverter circuit
EP0949629A2 (en) * 1998-04-06 1999-10-13 Nec Corporation Semiconductor integrated circuit having a sleep mode with low power and small area
US6208170B1 (en) 1998-04-06 2001-03-27 Nec Corporation Semiconductor integrated circuit having a sleep mode with low power and small area
US6208171B1 (en) 1998-04-20 2001-03-27 Nec Corporation Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
US6188246B1 (en) 1998-05-20 2001-02-13 Nec Corporation Semiconductor circuit with sequential circuit which can prevent leakage current
US6144251A (en) * 1998-06-12 2000-11-07 Nec Corporation Semiconductor integrated circuit device having component circuits free from through-current in transition period between active mode and sleep mode
US6433584B1 (en) 1998-06-18 2002-08-13 Hitachi, Ltd. Semiconductor integrated circuit
WO1999066640A1 (en) * 1998-06-18 1999-12-23 Hitachi, Ltd. Semiconductor integrated circuit
US6429688B2 (en) 1998-07-15 2002-08-06 Nec Corporation Semiconductor integrated circuit
US6229340B1 (en) 1998-07-15 2001-05-08 Nec Corporation Semiconductor integrated circuit
US6154100A (en) * 1998-08-31 2000-11-28 Nec Corporation Ring oscillator and delay circuit using low threshold voltage type MOSFETS
JP2002543731A (en) * 1999-04-30 2002-12-17 インテル・コーポレーション Integrated circuit low leakage power circuit for use in advanced CMOS processes
JP2001053599A (en) * 1999-08-12 2001-02-23 Nec Corp Semiconductor integrated circuit
WO2001024364A1 (en) * 1999-09-28 2001-04-05 Koninklijke Philips Electronics N.V. Electronic digital circuit operable active mode and sleep mode
US6674127B2 (en) 2000-04-27 2004-01-06 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US7199490B2 (en) 2000-06-14 2007-04-03 Nec Corporation Semiconductor device for preventing noise generation
US6750680B2 (en) * 2000-06-20 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit, logic operation circuit, and flip flop
US6501300B2 (en) 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
US6636073B2 (en) 2000-12-08 2003-10-21 Sharp Kabushiki Kaisha Semiconductor integrated circuit
CN102324250A (en) * 2001-10-23 2012-01-18 瑞萨电子株式会社 Semiconductor devices
US6822476B2 (en) 2002-01-23 2004-11-23 Renesas Technology Corporation Logic circuit whose power switch is quickly turned on and off
KR100924894B1 (en) * 2002-01-23 2009-11-02 가부시키가이샤 히타치세이사쿠쇼 Logical circuit whose power switch is quickly turned on and off
US6989686B2 (en) 2002-01-23 2006-01-24 Renesas Technology Corp. Logic circuit whose power switch is quickly turned on and off
JP2005537768A (en) * 2002-08-28 2005-12-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method for reducing power consumption of state holding circuit, state holding circuit and electronic device
US7042245B2 (en) 2002-10-25 2006-05-09 Renesas Technology Corp. Low power consumption MIS semiconductor device
US7355455B2 (en) 2002-10-25 2008-04-08 Renesas Technology Corp. Low power consumption MIS semiconductor device
US7928759B2 (en) 2002-10-25 2011-04-19 Renesas Electronics Corporation Low power consumption MIS semiconductor device
US7741869B2 (en) 2002-10-25 2010-06-22 Renesas Technology Corp. Low power consumption MIS semiconductor device
US7463076B2 (en) 2005-03-31 2008-12-09 Fujitsu Limited Power consumption reduction circuit for clock network
US7598802B2 (en) 2006-02-01 2009-10-06 Panasonic Corporation Semiconductor integrated circuit apparatus and electronic apparatus
JP2007288004A (en) * 2006-04-18 2007-11-01 Elpida Memory Inc Semiconductor device
JP2007318352A (en) * 2006-05-24 2007-12-06 Asahi Kasei Electronics Co Ltd Magnetoelectric transducing switch
JP2008085571A (en) * 2006-09-27 2008-04-10 Nec Electronics Corp Semiconductor integrated circuit
US7786793B2 (en) 2007-07-02 2010-08-31 Sony Corporation Semiconductor integrated circuit
US7609107B2 (en) 2007-07-24 2009-10-27 Sony Corporation Semiconductor integrated circuit and activation method of the same
JP2007287331A (en) * 2007-08-09 2007-11-01 Renesas Technology Corp Semiconductor device
JP2009124470A (en) * 2007-11-15 2009-06-04 Fujitsu Ltd Electronic circuit device
US8716906B2 (en) 2007-11-15 2014-05-06 Fujitsu Limited Electronic circuit device including a noise blocker
JP2008125095A (en) * 2007-11-29 2008-05-29 Renesas Technology Corp Semiconductor circuit device

Also Published As

Publication number Publication date
JP2631335B2 (en) 1997-07-16

Similar Documents

Publication Publication Date Title
JP2631335B2 (en) Logic circuit
US5486774A (en) CMOS logic circuits having low and high-threshold voltage transistors
US4849658A (en) Dynamic logic circuit including bipolar transistors and field-effect transistors
US20030090928A1 (en) Semiconductor memory device
JPS63200391A (en) Static type semiconductor memory
US20050007813A1 (en) Lower power and reduced device split local and continuous bitline for domino read SRAMs
JP2004047003A (en) Storage device
JP2003303494A (en) Semiconductor memory device
CN108962311B (en) SRAM control circuit and method for sequentially entering and exiting low-power-consumption state
JPH11213676A (en) Data buffer and read/write method of data utilizing the same
JPS6043296A (en) Semiconductor storage device
US20030012074A1 (en) Semiconductor memory with improved soft error resistance
US7061782B2 (en) Content addressable memory (CAM) for data lookups in a data processing system
KR940003400B1 (en) Semiconductor memory devices
JP2019160930A (en) Configuration memory circuit
US6800882B2 (en) Multiple-bit memory latch cell for integrated circuit gate array
US20240079052A1 (en) Semiconductor device
US6747886B1 (en) Content addressable memory with shifted enable signal
JP2631335C (en)
TW201944407A (en) Semiconductor device
JP2002074951A (en) Semiconductor integrated circuit device
US6434071B1 (en) Circuit and method of selectively activating feedback devices for local bit lines in a memory
JP2003115193A (en) Digital read only memory (rom) circuit
KR940002860B1 (en) Read-write circuit of ram
JPS595986B2 (en) MOS random access memory

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 16