JPH06209406A - 電子画像処理装置および画像データ作成方法 - Google Patents
電子画像処理装置および画像データ作成方法Info
- Publication number
- JPH06209406A JPH06209406A JP5237090A JP23709093A JPH06209406A JP H06209406 A JPH06209406 A JP H06209406A JP 5237090 A JP5237090 A JP 5237090A JP 23709093 A JP23709093 A JP 23709093A JP H06209406 A JPH06209406 A JP H06209406A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- storage device
- storage
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 特に最初の画像データを修正して修正画像を
表わすデータを作り出すための電子画像処理システムを
提供する。 【構成】 電子画像処理システム1は、最初の画像を表
わすデータを記憶するためのソースエリア3と修正画像
を表わすデータを記憶するための格納エリア4とを含む
大容量記憶装置2を含む。制御プロセッサ5は変形パラ
メータを計算し、最初の画像データの部分の高速低容量
キャッシュ記憶装置9への転送を制御する。空間フィル
タ10はキャッシュ記憶装置9のデータの変形を行な
い、これにより修正された画像部分のデータは格納エリ
ア4に書込まれる。
表わすデータを作り出すための電子画像処理システムを
提供する。 【構成】 電子画像処理システム1は、最初の画像を表
わすデータを記憶するためのソースエリア3と修正画像
を表わすデータを記憶するための格納エリア4とを含む
大容量記憶装置2を含む。制御プロセッサ5は変形パラ
メータを計算し、最初の画像データの部分の高速低容量
キャッシュ記憶装置9への転送を制御する。空間フィル
タ10はキャッシュ記憶装置9のデータの変形を行な
い、これにより修正された画像部分のデータは格納エリ
ア4に書込まれる。
Description
【0001】
【発明の分野】この発明は、電子画像処理システムに関
し、特に、最初の画像データを修正して修正画像を表わ
すデータを生成するためのシステムに関するが、これに
限られるものではない。
し、特に、最初の画像データを修正して修正画像を表わ
すデータを生成するためのシステムに関するが、これに
限られるものではない。
【0002】
【発明の背景】電子画像処理システムは、最初の画像を
修正して、その最初の画像と比べて異なった形、サイズ
および/または位置を有する修正画像を生じるものとし
て知られている。たとえば、その教示がここで引用によ
り援用される、GB−A−2,113,950号として
公開された発明者らの英国特許出願、およびそれに対応
する米国のUS−A−4,602,286号の双方は映
像合成を行なうためのシステムを開示する。その教示が
ここで引用により援用される、GB−A−2,119,
594号として公開された発明者らの英国特許出願およ
びそれに対応する米国のUS−A−4,563,703
号は、双方ともラスタ順序で受け取られた入力ビデオ信
号を画像の形、サイズおよび/または位置が変えられる
ような順序で記憶装置(store )に書込むことによる効
果を生じるためのシステムを開示する。また、その教示
がここで引用により援用される、GB−A−2,15
8,671号として公開された発明者らの英国特許出願
は、映像データが3次元変形を用いて修正され、それに
より画像の形、サイズおよび/または位置が3次元空間
において対応する変化を被るように見えるシステムを開
示する。一旦修正されると、3次元信号は2次元信号に
変換され、これはビューイングスクリーン上に投影され
たとすればそう見えるであろう画像を表わして、修正画
像の中に遠近効果を生じさせる。類似の遠近操作が、E
P−A−283,158号として公開された発明者らの
ヨーロッパ特許出願およびそれに対応する米国のUS−
A−4,951,040号で開示されており、その教示
はここで引用により援用される。
修正して、その最初の画像と比べて異なった形、サイズ
および/または位置を有する修正画像を生じるものとし
て知られている。たとえば、その教示がここで引用によ
り援用される、GB−A−2,113,950号として
公開された発明者らの英国特許出願、およびそれに対応
する米国のUS−A−4,602,286号の双方は映
像合成を行なうためのシステムを開示する。その教示が
ここで引用により援用される、GB−A−2,119,
594号として公開された発明者らの英国特許出願およ
びそれに対応する米国のUS−A−4,563,703
号は、双方ともラスタ順序で受け取られた入力ビデオ信
号を画像の形、サイズおよび/または位置が変えられる
ような順序で記憶装置(store )に書込むことによる効
果を生じるためのシステムを開示する。また、その教示
がここで引用により援用される、GB−A−2,15
8,671号として公開された発明者らの英国特許出願
は、映像データが3次元変形を用いて修正され、それに
より画像の形、サイズおよび/または位置が3次元空間
において対応する変化を被るように見えるシステムを開
示する。一旦修正されると、3次元信号は2次元信号に
変換され、これはビューイングスクリーン上に投影され
たとすればそう見えるであろう画像を表わして、修正画
像の中に遠近効果を生じさせる。類似の遠近操作が、E
P−A−283,158号として公開された発明者らの
ヨーロッパ特許出願およびそれに対応する米国のUS−
A−4,951,040号で開示されており、その教示
はここで引用により援用される。
【0003】上述の特許明細書で開示されたシステム
は、画像データをたとえば50Hzで線が1250本の
高精細度規格までのテレビジョン解像度で修正すること
に向けられている。画像のサイズまたは解像度が増大す
るにつれ、所与の効果を達成するために修正されなけれ
ばならないデータの量がこれに対応して増加する。デー
タを処理するのにかかる時間の長さも対応して増大し、
たとえば8000×10000個の画素点を含む、印刷
物のような品質の画像を操作する場合、その遅れはシス
テムのユーザにとって顕著なものでありかつ受け入れる
ことができないものである。
は、画像データをたとえば50Hzで線が1250本の
高精細度規格までのテレビジョン解像度で修正すること
に向けられている。画像のサイズまたは解像度が増大す
るにつれ、所与の効果を達成するために修正されなけれ
ばならないデータの量がこれに対応して増加する。デー
タを処理するのにかかる時間の長さも対応して増大し、
たとえば8000×10000個の画素点を含む、印刷
物のような品質の画像を操作する場合、その遅れはシス
テムのユーザにとって顕著なものでありかつ受け入れる
ことができないものである。
【0004】画像の遠近感に変化がある場合、遠近法に
よる表示に関連する短縮の効果を達成するために、画像
データに与えられるべき変形は画像の高さおよび/また
は幅に沿って変化する。画素に与えられる変形を1つの
画素と次の画素との間で変化させることが必要になれ
ば、システムの複雑さはさらに高いレベルになるだろ
う。
よる表示に関連する短縮の効果を達成するために、画像
データに与えられるべき変形は画像の高さおよび/また
は幅に沿って変化する。画素に与えられる変形を1つの
画素と次の画素との間で変化させることが必要になれ
ば、システムの複雑さはさらに高いレベルになるだろ
う。
【0005】
【発明の概要】この発明の1つの局面によれば、最初の
画像を表わす画像データを含む画像データを記憶するた
めの複数の記憶ロケーションを備える低速の大容量記憶
装置と、高速の小型ランダムアクセスキャッシュ記憶装
置と、処理のために最初の画像の選択された部分を表わ
すデータの大容量記憶装置からキャッシュ記憶装置への
転送を制御しかつ処理されたデータをキャッシュ記憶装
置から大容量記憶装置に戻してその中の適切な記憶ロケ
ーションで記憶させるための転送を制御するための制御
装置とを含む、電子画像処理装置が提供される。
画像を表わす画像データを含む画像データを記憶するた
めの複数の記憶ロケーションを備える低速の大容量記憶
装置と、高速の小型ランダムアクセスキャッシュ記憶装
置と、処理のために最初の画像の選択された部分を表わ
すデータの大容量記憶装置からキャッシュ記憶装置への
転送を制御しかつ処理されたデータをキャッシュ記憶装
置から大容量記憶装置に戻してその中の適切な記憶ロケ
ーションで記憶させるための転送を制御するための制御
装置とを含む、電子画像処理装置が提供される。
【0006】この発明の他の局面によれば、最初の画像
データを修正して修正画像を表わすデータを生成する方
法が提供され、この方法は、最初の画像を表わす画像デ
ータを低速の大容量記憶装置に記憶するステップと、最
初の画像の部分を表わすデータを選択するステップと、
選択されたデータを大容量記憶装置から高速の小型ラン
ダムアクセスキャッシュ記憶装置へ転送するステップ
と、キャッシュ記憶装置へ転送されたデータを処理する
ステップと、処理されたデータをキャッシュ記憶装置か
ら大容量記憶装置へ転送し返してそれをその中の適切な
記憶ロケーションで記憶するステップとを含む。
データを修正して修正画像を表わすデータを生成する方
法が提供され、この方法は、最初の画像を表わす画像デ
ータを低速の大容量記憶装置に記憶するステップと、最
初の画像の部分を表わすデータを選択するステップと、
選択されたデータを大容量記憶装置から高速の小型ラン
ダムアクセスキャッシュ記憶装置へ転送するステップ
と、キャッシュ記憶装置へ転送されたデータを処理する
ステップと、処理されたデータをキャッシュ記憶装置か
ら大容量記憶装置へ転送し返してそれをその中の適切な
記憶ロケーションで記憶するステップとを含む。
【0007】この発明の他の局面によれば、最初の高解
像度の画像が大容量記憶手段の中に保持され、画像また
はその一部分の低解像度の表現が最初の高解像度の画像
から引き出されて表示手段上に表示され、かつ表示され
た画像はユーザにより操作可能な手段によって操作でき
る、電子画像処理システムが提供され、このシステム
は、小容量の高速記憶手段を含みかつそこに最初の高解
像度の画像の部分を一度に一部分ずつ転送するように配
列されており、各部分は、各グループが実質的にパラレ
ルに転送されるように配列された複数のデータのグルー
プを含み、さらにこのシステムは、前記ユーザにより操
作可能な手段に応答して、操作され表示された画像が最
初の高解像度の画像からそれによって引き出され得る変
形パラメータを計算するための計算手段と、前記変形パ
ラメータに応答して高速記憶手段の中の高解像度の画像
の部分から高解像度の転送された画像の部分を引き出
し、かつ前記変形された画像の部分を出力して操作され
表示された画像を引き出すのに用い、一旦ユーザが表示
された画像に対してなされた操作に満足すると大容量記
憶装置の中に記憶するための可変フィルタを含む。
像度の画像が大容量記憶手段の中に保持され、画像また
はその一部分の低解像度の表現が最初の高解像度の画像
から引き出されて表示手段上に表示され、かつ表示され
た画像はユーザにより操作可能な手段によって操作でき
る、電子画像処理システムが提供され、このシステム
は、小容量の高速記憶手段を含みかつそこに最初の高解
像度の画像の部分を一度に一部分ずつ転送するように配
列されており、各部分は、各グループが実質的にパラレ
ルに転送されるように配列された複数のデータのグルー
プを含み、さらにこのシステムは、前記ユーザにより操
作可能な手段に応答して、操作され表示された画像が最
初の高解像度の画像からそれによって引き出され得る変
形パラメータを計算するための計算手段と、前記変形パ
ラメータに応答して高速記憶手段の中の高解像度の画像
の部分から高解像度の転送された画像の部分を引き出
し、かつ前記変形された画像の部分を出力して操作され
表示された画像を引き出すのに用い、一旦ユーザが表示
された画像に対してなされた操作に満足すると大容量記
憶装置の中に記憶するための可変フィルタを含む。
【0008】この発明の上記のおよびさらなる特徴は、
前掲の特許請求の範囲で特定的に述べられており、かつ
その利点とともに添付の図面を参照して示される後述の
この発明の例示的実施例の詳細な説明を考慮することで
より明らかになるであろう。
前掲の特許請求の範囲で特定的に述べられており、かつ
その利点とともに添付の図面を参照して示される後述の
この発明の例示的実施例の詳細な説明を考慮することで
より明らかになるであろう。
【0009】
【例示的実施例の詳細な説明】添付の図面の図1に目を
向けると、電子画像処理システム1は記憶装置2を含
む。記憶装置2は少なくとも2つの大きいまたは高解像
度の画像を記憶する能力がある大容量記憶装置である。
その教示がここで引用により援用される発明者らの同時
係属中の英国特許出願第9215949号は、少なくと
も2つの高解像度の画像を記憶するのに適した大容量記
憶装置を開示している。典型的には大きいまたは高解像
度の画像は、以後は単に高解像度の画像として言及する
が、8000×10000個のオーダの画素を含む画像
である。システム1はシステムによって修正されたまた
は修正されるべき画像データのオフライン記憶のための
バルク記憶装置(図示せず)を含み、このバルク記憶装
置は記憶装置2に接続される。
向けると、電子画像処理システム1は記憶装置2を含
む。記憶装置2は少なくとも2つの大きいまたは高解像
度の画像を記憶する能力がある大容量記憶装置である。
その教示がここで引用により援用される発明者らの同時
係属中の英国特許出願第9215949号は、少なくと
も2つの高解像度の画像を記憶するのに適した大容量記
憶装置を開示している。典型的には大きいまたは高解像
度の画像は、以後は単に高解像度の画像として言及する
が、8000×10000個のオーダの画素を含む画像
である。システム1はシステムによって修正されたまた
は修正されるべき画像データのオフライン記憶のための
バルク記憶装置(図示せず)を含み、このバルク記憶装
置は記憶装置2に接続される。
【0010】記憶装置はソースエリア3および格納エリ
ア4としてそれぞれ示される2つの記憶エリアを含む。
これらの2つの記憶エリアは完全に独立しており、実際
に互いに対し独立的に制御される別個のソースおよび格
納記憶装置として作ることができる。しかしながら、記
憶装置2がシステムの単一の部分として扱われるなら
ば、システムの説明は簡略になる。図1に示される構成
は、実際には2つの記憶システムを作るよりも簡単なの
で、2つの別個の記憶装置を含む配列よりも好ましいと
される。
ア4としてそれぞれ示される2つの記憶エリアを含む。
これらの2つの記憶エリアは完全に独立しており、実際
に互いに対し独立的に制御される別個のソースおよび格
納記憶装置として作ることができる。しかしながら、記
憶装置2がシステムの単一の部分として扱われるなら
ば、システムの説明は簡略になる。図1に示される構成
は、実際には2つの記憶システムを作るよりも簡単なの
で、2つの別個の記憶装置を含む配列よりも好ましいと
される。
【0011】「ソース」および「格納(destination
)」という用語は、ここでは記憶装置2の修正されて
いない画像を表わすデータを保持するエリア(ソースエ
リア)と記憶装置2の修正された画像を表わす修正デー
タが書込まれるエリア(格納エリア)とを区別するため
に便宜上使われているだけであるということは、当業者
には認識されるであろう。記憶装置2は、比較的低コス
トで大きい記憶容量を提供するがデータをそこへおよび
そこから転送するにあたっては比較的低速であるダイナ
ミックランダムアクセスメモリ装置(DRAM)で作ら
れる。現在入手可能な比較的高速な(かつそれに応じて
高価な)DRAMでさえ、120から140nSくらい
の周期時間を有する。
)」という用語は、ここでは記憶装置2の修正されて
いない画像を表わすデータを保持するエリア(ソースエ
リア)と記憶装置2の修正された画像を表わす修正デー
タが書込まれるエリア(格納エリア)とを区別するため
に便宜上使われているだけであるということは、当業者
には認識されるであろう。記憶装置2は、比較的低コス
トで大きい記憶容量を提供するがデータをそこへおよび
そこから転送するにあたっては比較的低速であるダイナ
ミックランダムアクセスメモリ装置(DRAM)で作ら
れる。現在入手可能な比較的高速な(かつそれに応じて
高価な)DRAMでさえ、120から140nSくらい
の周期時間を有する。
【0012】しかしながら、図1で示されるシステム1
の中ではこれらの高価な高速DRAM装置を用いる必要
はなく、もっと低速で安価なDRAMを用いることがで
きる。
の中ではこれらの高価な高速DRAM装置を用いる必要
はなく、もっと低速で安価なDRAMを用いることがで
きる。
【0013】アクセス時間を高速化するために、DRA
M記憶装置2は記憶装置内の記憶ロケーションのグルー
プが一緒にアクセスされるように配列される。添付の図
2で示されるように、記憶装置内のロケーションは水平
のグループ(ここでは「ホースパイプ」として言及され
る)a、b、c、dに分割される。データのホースパイ
プは単一の読出周期の中で記憶装置2から読出され、し
たがってホースパイプの中の画素は記憶装置2のソース
エリア3の中のそれぞれのロケーションから同時に効果
的に読出される。当業者によって認識されるであろうよ
うに、この目的のために記憶装置は上述の発明者らの同
時係属中の英国特許出願第9215949号で説明され
るものに類似のマルチプレクサ(図示せず)を含む制御
回路を含む。データが記憶装置から読出されるスピード
を増大させるためにホースパイプを用いること自体は、
よく知られている。各ホースパイプの中のデータの量
は、記憶装置制御回路の構造およびそれがホースパイプ
の中のデータを記憶装置からの出力ラインへ多重化する
能力による。好ましくは、システム1では1つのホース
パイプは記憶装置2の中の水平に隣接するロケーション
から読出される128個の画素に関連するデータを含
む。このサイズのホースパイプを用いることで、画素デ
ータが128個のオーダで記憶装置から読出されるスピ
ードを増大できる能力が得られる。しかしながら、この
種のアクセス時間は要求されるデータのための格納先が
大きい水平のブロックでデータを受取るのによく適して
いる場合にしかアプローチできない。たとえば、ラスタ
スキャン表示は、表示された画像を一連の水平線として
組立てるものであり、したがってデータを一連のホース
パイプとして受取るのによく適している。
M記憶装置2は記憶装置内の記憶ロケーションのグルー
プが一緒にアクセスされるように配列される。添付の図
2で示されるように、記憶装置内のロケーションは水平
のグループ(ここでは「ホースパイプ」として言及され
る)a、b、c、dに分割される。データのホースパイ
プは単一の読出周期の中で記憶装置2から読出され、し
たがってホースパイプの中の画素は記憶装置2のソース
エリア3の中のそれぞれのロケーションから同時に効果
的に読出される。当業者によって認識されるであろうよ
うに、この目的のために記憶装置は上述の発明者らの同
時係属中の英国特許出願第9215949号で説明され
るものに類似のマルチプレクサ(図示せず)を含む制御
回路を含む。データが記憶装置から読出されるスピード
を増大させるためにホースパイプを用いること自体は、
よく知られている。各ホースパイプの中のデータの量
は、記憶装置制御回路の構造およびそれがホースパイプ
の中のデータを記憶装置からの出力ラインへ多重化する
能力による。好ましくは、システム1では1つのホース
パイプは記憶装置2の中の水平に隣接するロケーション
から読出される128個の画素に関連するデータを含
む。このサイズのホースパイプを用いることで、画素デ
ータが128個のオーダで記憶装置から読出されるスピ
ードを増大できる能力が得られる。しかしながら、この
種のアクセス時間は要求されるデータのための格納先が
大きい水平のブロックでデータを受取るのによく適して
いる場合にしかアプローチできない。たとえば、ラスタ
スキャン表示は、表示された画像を一連の水平線として
組立てるものであり、したがってデータを一連のホース
パイプとして受取るのによく適している。
【0014】ホースパイプを用いてのアプローチが常に
スピードの増大という結果をもたらすわけではないこと
に注意されたい。ホースパイプを用いることの不利な点
は、記憶装置がもはや本当のランダムアクセス装置では
なくなってしまうので、柔軟性を失うということであ
る。各ホースパイプはピクセルのシーケンスであり、ど
れだけ少ないピクセルが要求されているかに関わりな
く、やはりホースパイプ全体がアクセスされなければな
らない。ゆえにたとえば図2に示されるような4つのピ
クセルw、x、y、zが要求されており、各ピクセルが
異なるホースパイプe、f、g、hにある場合、要求さ
れる4つのピクセルにアクセスするためには4つのホー
スパイプ分のデータすなわち512個のピクセルのため
のデータを読取ることが必要になる。
スピードの増大という結果をもたらすわけではないこと
に注意されたい。ホースパイプを用いることの不利な点
は、記憶装置がもはや本当のランダムアクセス装置では
なくなってしまうので、柔軟性を失うということであ
る。各ホースパイプはピクセルのシーケンスであり、ど
れだけ少ないピクセルが要求されているかに関わりな
く、やはりホースパイプ全体がアクセスされなければな
らない。ゆえにたとえば図2に示されるような4つのピ
クセルw、x、y、zが要求されており、各ピクセルが
異なるホースパイプe、f、g、hにある場合、要求さ
れる4つのピクセルにアクセスするためには4つのホー
スパイプ分のデータすなわち512個のピクセルのため
のデータを読取ることが必要になる。
【0015】使用にあたっては、ソースエリア3は修正
されるべき画像を表わすデータを含み、格納エリア4は
一旦修正された画像を表わすデータを含む。データは、
上述のEP−A−283,159号で開示されたものの
ような変形パラメータに従って制御プロセッサ5によっ
て修正される。この目的のため、制御プロセッサ5はス
タイラスおよびタッチタブレット装置6に応答する。シ
ステムはまた、表示されるべき画像を表わすデータを記
憶するためのビューイング記憶装置7と画像を表示する
ためのモニタ8とを含む。モニタ8は好ましくはHDT
V基準たとえば1250本の線で画像を表示することが
でき、ビューイング記憶装置7は画像データの少なくと
も1つのフレームに対して十分な記憶ロケーションを含
む。
されるべき画像を表わすデータを含み、格納エリア4は
一旦修正された画像を表わすデータを含む。データは、
上述のEP−A−283,159号で開示されたものの
ような変形パラメータに従って制御プロセッサ5によっ
て修正される。この目的のため、制御プロセッサ5はス
タイラスおよびタッチタブレット装置6に応答する。シ
ステムはまた、表示されるべき画像を表わすデータを記
憶するためのビューイング記憶装置7と画像を表示する
ためのモニタ8とを含む。モニタ8は好ましくはHDT
V基準たとえば1250本の線で画像を表示することが
でき、ビューイング記憶装置7は画像データの少なくと
も1つのフレームに対して十分な記憶ロケーションを含
む。
【0016】システムは、モニタ8上に表示される画像
がソース記憶エリア3または格納記憶エリア4のどちら
かに保持されるデータから引き出され得るように配列さ
れる。表示された画像はたとえばソース3の中のデータ
により表わされる画像の部分であってもよいし、たとえ
ば格納エリア4の中の、格納エリア4の高解像度(80
00×10000個の画素)からモニタ8の比較的低解
像度(ほぼ1250×2000個の画素)へダウンコン
バートされた、イメージ全体のバージョンであってもよ
いし、もちろんモニタ8上での表示のために適切なファ
クタによってダウンコンバートされる高解像度の画像の
一部分であってもよい。
がソース記憶エリア3または格納記憶エリア4のどちら
かに保持されるデータから引き出され得るように配列さ
れる。表示された画像はたとえばソース3の中のデータ
により表わされる画像の部分であってもよいし、たとえ
ば格納エリア4の中の、格納エリア4の高解像度(80
00×10000個の画素)からモニタ8の比較的低解
像度(ほぼ1250×2000個の画素)へダウンコン
バートされた、イメージ全体のバージョンであってもよ
いし、もちろんモニタ8上での表示のために適切なファ
クタによってダウンコンバートされる高解像度の画像の
一部分であってもよい。
【0017】システム1は、ユーザが所与の変形にとら
われることなく効果に満足するまで画像の変形を実験す
る間、試写モードで動作するように配列される。この試
写モードではソース3からの画像データは適切に変換さ
れ、ユーザによるスタイラスおよびタッチタブレットの
操作でその瞬間に規定されるパラメータで変形される。
変形されたデータはソース記憶装置2の格納エリアに書
込まれてビューイング記憶装置7へ出力される。それ自
体はよく知られているデータのダウンコンバートは、デ
ータがソース記憶装置2からビューイング記憶装置7へ
転送される際に制御プロセッサ5によって行なわれる。
ビューイング記憶装置7はモニタ8上への変形された画
像の表示のために定期的に更新される。したがって、ス
タイラスおよびタッチタブレット装置6のユーザによる
操作に応答して、その操作に従って変化する画像がモニ
タ8上に表示される。表示データはソース3の中の画像
データから実質的にリアルタイムで引き出されるので、
ユーザは画像に対する自分の操作の効果を即座に見るこ
とができる。これはユーザが特定の変形に拘束される前
に異なった効果を試してみることを可能にする。一旦ユ
ーザがある効果に満足すると、それが選択され、それに
よりシステムはソース記憶エリア3からの高解像度の画
像を修正して、そのようにして修正された高解像度の画
像データを格納記憶エリア4で記憶する。
われることなく効果に満足するまで画像の変形を実験す
る間、試写モードで動作するように配列される。この試
写モードではソース3からの画像データは適切に変換さ
れ、ユーザによるスタイラスおよびタッチタブレットの
操作でその瞬間に規定されるパラメータで変形される。
変形されたデータはソース記憶装置2の格納エリアに書
込まれてビューイング記憶装置7へ出力される。それ自
体はよく知られているデータのダウンコンバートは、デ
ータがソース記憶装置2からビューイング記憶装置7へ
転送される際に制御プロセッサ5によって行なわれる。
ビューイング記憶装置7はモニタ8上への変形された画
像の表示のために定期的に更新される。したがって、ス
タイラスおよびタッチタブレット装置6のユーザによる
操作に応答して、その操作に従って変化する画像がモニ
タ8上に表示される。表示データはソース3の中の画像
データから実質的にリアルタイムで引き出されるので、
ユーザは画像に対する自分の操作の効果を即座に見るこ
とができる。これはユーザが特定の変形に拘束される前
に異なった効果を試してみることを可能にする。一旦ユ
ーザがある効果に満足すると、それが選択され、それに
よりシステムはソース記憶エリア3からの高解像度の画
像を修正して、そのようにして修正された高解像度の画
像データを格納記憶エリア4で記憶する。
【0018】キャッシュ記憶装置9は制御プロセッサ5
の制御の下でソース3からのデータを受取る。制御プロ
セッサ5は全体としてのシステム1の動作は制御する
が、明確にするという目的のため、制御プロセッサをシ
ステム1内の他のユニットへ接続する制御ラインは幾つ
かのみが示されていることに注意されたい。キャッシュ
記憶装置9はそこへおよびそこからの比較的高速のデー
タの転送を提供するスタティックRAM(SRAM)で
作られる。典型的には、SRAMは現在入手可能なより
速いDRAMより5または6倍速い20から30nSの
アクセス時間を有する。SRAM装置のコストは比較的
高く、したがってキャッシュ記憶装置9はコストを低く
保つために記憶装置2よりかなり小さい。典型的には、
キャッシュ記憶装置9は128×256個の記憶ロケー
ションを含み、ゆえにキャッシュ記憶装置9は記憶装置
2からの256個分のホースパイプのデータで満たされ
得る。これはキャッシュ記憶装置9が記憶装置2からの
データで比較的迅速に満たされることができ、一旦デー
タがキャッシュ記憶装置9の中に入れば、そのデータは
真にランダムな順序で非常に迅速にアクセスできるとい
うことを意味する。
の制御の下でソース3からのデータを受取る。制御プロ
セッサ5は全体としてのシステム1の動作は制御する
が、明確にするという目的のため、制御プロセッサをシ
ステム1内の他のユニットへ接続する制御ラインは幾つ
かのみが示されていることに注意されたい。キャッシュ
記憶装置9はそこへおよびそこからの比較的高速のデー
タの転送を提供するスタティックRAM(SRAM)で
作られる。典型的には、SRAMは現在入手可能なより
速いDRAMより5または6倍速い20から30nSの
アクセス時間を有する。SRAM装置のコストは比較的
高く、したがってキャッシュ記憶装置9はコストを低く
保つために記憶装置2よりかなり小さい。典型的には、
キャッシュ記憶装置9は128×256個の記憶ロケー
ションを含み、ゆえにキャッシュ記憶装置9は記憶装置
2からの256個分のホースパイプのデータで満たされ
得る。これはキャッシュ記憶装置9が記憶装置2からの
データで比較的迅速に満たされることができ、一旦デー
タがキャッシュ記憶装置9の中に入れば、そのデータは
真にランダムな順序で非常に迅速にアクセスできるとい
うことを意味する。
【0019】DRAMベースの大きい記憶装置とともに
SRAMベースの小さいキャッシュ記憶装置を組合わせ
ることは、小さい画像エリアに対応するデータが非常に
迅速にアクセスでき、個々の画素に対応するデータがラ
ンダムにアクセスできる、費用に対し最も効率の良い大
容量記憶装置の構成を提供するということは、当業者に
よって認識されるであろう。画像の変形は、必要な変形
を行なうために小さい画像エリアの中の個々の画素に対
する高速のランダムアクセスを要求するので、この種の
記憶装置の構成は、画像変形のためのデータを高精細度
の表示率でのリアルタイム表示に適するスピードで供給
するのによく適している。
SRAMベースの小さいキャッシュ記憶装置を組合わせ
ることは、小さい画像エリアに対応するデータが非常に
迅速にアクセスでき、個々の画素に対応するデータがラ
ンダムにアクセスできる、費用に対し最も効率の良い大
容量記憶装置の構成を提供するということは、当業者に
よって認識されるであろう。画像の変形は、必要な変形
を行なうために小さい画像エリアの中の個々の画素に対
する高速のランダムアクセスを要求するので、この種の
記憶装置の構成は、画像変形のためのデータを高精細度
の表示率でのリアルタイム表示に適するスピードで供給
するのによく適している。
【0020】システムは、キャッシュ記憶装置9の中の
画像データに対して空間的変形を行なって、そのように
して変形されたデータを格納エリア4に書込み、それに
よってユーザにより選択された操作を画像に対して行な
うフィルタ10を含む。キャッシュ記憶装置9とフィル
タ10との双方は、ユーザによるスタイラスおよびタッ
チタブレット装置6の操作に応答して制御プロセッサ5
によって制御される。制御プロセッサは、変形されるべ
きピクセルを表わすデータが記憶されているキャッシュ
記憶装置9の中のアドレスを計算し、かつフィルタ10
へ出力される変形率を各ピクセルについて計算すること
によってそのような操作に応答する。フィルタ10を制
御プロセッサ5と別個に使用することにより、フィルタ
が変形パラメータの現在のセットを選択されたソース画
素に与えて格納画素を決定する間にプロセッサ5が開放
されて用いられるべき変形パラメータの次のセットを計
算することができるので遠近感の変化に関わる変形の間
のデータの処理を促進する。
画像データに対して空間的変形を行なって、そのように
して変形されたデータを格納エリア4に書込み、それに
よってユーザにより選択された操作を画像に対して行な
うフィルタ10を含む。キャッシュ記憶装置9とフィル
タ10との双方は、ユーザによるスタイラスおよびタッ
チタブレット装置6の操作に応答して制御プロセッサ5
によって制御される。制御プロセッサは、変形されるべ
きピクセルを表わすデータが記憶されているキャッシュ
記憶装置9の中のアドレスを計算し、かつフィルタ10
へ出力される変形率を各ピクセルについて計算すること
によってそのような操作に応答する。フィルタ10を制
御プロセッサ5と別個に使用することにより、フィルタ
が変形パラメータの現在のセットを選択されたソース画
素に与えて格納画素を決定する間にプロセッサ5が開放
されて用いられるべき変形パラメータの次のセットを計
算することができるので遠近感の変化に関わる変形の間
のデータの処理を促進する。
【0021】記憶装置2が、少なくとも、そこからキャ
ッシュ記憶装置9のデータを読出すためのポート11、
フィルタ10からそこにデータを書込むためのポート1
2、およびビューイング記憶装置7にデータを転送する
ためのポート13を含むマルチポート装置であることは
上述の説明から明らかであるはずである。実際には、H
DTVモニタ8によって必要とされる高データ速度は、
最初の画像または修正画像のデータをビューイング記憶
装置7に任意に転送するための第2のビデオポート14
を設けることによって満たされる。したがって記憶装置
2は4つのポートを含み、その各々はその中のデータへ
のアクセスを必要とする。ポート11ないし14を介す
る記憶装置2へのアクセスは周期的に起こるように調整
され、ポート11は第1の時間にアクセスし、ビデオポ
ート13は第2の時間にアクセスし、ポート12は第3
の時間にアクセスし、ビデオポート14は第4の時間に
アクセスする。すなわち、ビデオアクセスには記憶装置
2からのデータの読出およびそこへのデータの書込が時
間的にインターリーブされる。明らかに、これによっ
て、記憶装置2からデータを読出すまたは修正データを
記憶装置2に戻して書込むのにかかる時間は4のファク
タによってさらに増加する。したがって記憶装置2での
データへのアクセスは約500nSかかり、これは比較
的低速の処理である。しかしながら、ポート11が記憶
装置2にアクセスする時間と時間との間にランダムアク
セス処理のためにたとえば128×256個のピクセル
のバッチを保持することができるランダムアクセスキャ
ッシュ記憶装置9によって、この速度の低減はそれ以上
に補償される。
ッシュ記憶装置9のデータを読出すためのポート11、
フィルタ10からそこにデータを書込むためのポート1
2、およびビューイング記憶装置7にデータを転送する
ためのポート13を含むマルチポート装置であることは
上述の説明から明らかであるはずである。実際には、H
DTVモニタ8によって必要とされる高データ速度は、
最初の画像または修正画像のデータをビューイング記憶
装置7に任意に転送するための第2のビデオポート14
を設けることによって満たされる。したがって記憶装置
2は4つのポートを含み、その各々はその中のデータへ
のアクセスを必要とする。ポート11ないし14を介す
る記憶装置2へのアクセスは周期的に起こるように調整
され、ポート11は第1の時間にアクセスし、ビデオポ
ート13は第2の時間にアクセスし、ポート12は第3
の時間にアクセスし、ビデオポート14は第4の時間に
アクセスする。すなわち、ビデオアクセスには記憶装置
2からのデータの読出およびそこへのデータの書込が時
間的にインターリーブされる。明らかに、これによっ
て、記憶装置2からデータを読出すまたは修正データを
記憶装置2に戻して書込むのにかかる時間は4のファク
タによってさらに増加する。したがって記憶装置2での
データへのアクセスは約500nSかかり、これは比較
的低速の処理である。しかしながら、ポート11が記憶
装置2にアクセスする時間と時間との間にランダムアク
セス処理のためにたとえば128×256個のピクセル
のバッチを保持することができるランダムアクセスキャ
ッシュ記憶装置9によって、この速度の低減はそれ以上
に補償される。
【0022】画像データ処理はシステム1によっていわ
ゆる読出側の変形で行なわれ、言い換えると画像データ
はソース(この場合キャッシュ記憶装置)からランダム
な順序で読出されかつ修正されて変形画像を表わすデー
タを作り出し、これは格納先にラスタスキャン順序で記
憶される。(対照的に、書込側の変形においてはデータ
はソース(すなわちキャッシュ記憶装置)からラスタス
キャン順序で読出され格納先にランダムな順序で書込ま
れる。)画像データ処理が行なわれる方法は添付の図面
の図3を参照して説明する。
ゆる読出側の変形で行なわれ、言い換えると画像データ
はソース(この場合キャッシュ記憶装置)からランダム
な順序で読出されかつ修正されて変形画像を表わすデー
タを作り出し、これは格納先にラスタスキャン順序で記
憶される。(対照的に、書込側の変形においてはデータ
はソース(すなわちキャッシュ記憶装置)からラスタス
キャン順序で読出され格納先にランダムな順序で書込ま
れる。)画像データ処理が行なわれる方法は添付の図面
の図3を参照して説明する。
【0023】図3を参照すると、最初の画像15を表わ
すデータはソース3に保持される。スタイラスおよびタ
ッチタブレット装置6が操作されると、それから変形画
像16を表わすデータを引き出すために、制御プロセッ
サは最初の画像15を表わすデータに適用されるべき変
形パラメータを計算する。一旦引き出されると、変形画
像16を表わすデータは格納記憶装置4に保持される。
すデータはソース3に保持される。スタイラスおよびタ
ッチタブレット装置6が操作されると、それから変形画
像16を表わすデータを引き出すために、制御プロセッ
サは最初の画像15を表わすデータに適用されるべき変
形パラメータを計算する。一旦引き出されると、変形画
像16を表わすデータは格納記憶装置4に保持される。
【0024】一旦格納エリア4で変形画像16の大き
さ、形および位置が計算されると(ヨーロッパ特許EP
−A−283,159号に記載されているように)、ソ
ース記憶装置3に戻されてマップされれば変形画像16
のエリアがどのように現われるかを判断することは簡単
なことである。これを利用して、変形画像データの引き
出しを最適化するために記憶装置2のソースエリア3か
らキャッシュ記憶装置9に転送されるべきピクセルデー
タのグループが識別される。エリア17は格納エリア4
で識別されかつソース3の対応するエリア17′にマッ
プされる。エリア17は、少なくとも変形画像16の部
分18を含むものが見出されるまで、格納エリア4で異
なる大きさのエリアを試すことによって選択され、これ
はソース記憶装置2にマップされると、ソース3におい
てキャッシュ記憶装置9の大きさに対応するエリア19
よりも小さい対応するエリア17′を規定する。対応す
るエリア17′は変形画像16の部分18に対応する最
初の画像データのエリア18′を含む。一旦ソース3の
データのエリア17′が識別されると、これはキャッシ
ュ記憶装置9に転送される。
さ、形および位置が計算されると(ヨーロッパ特許EP
−A−283,159号に記載されているように)、ソ
ース記憶装置3に戻されてマップされれば変形画像16
のエリアがどのように現われるかを判断することは簡単
なことである。これを利用して、変形画像データの引き
出しを最適化するために記憶装置2のソースエリア3か
らキャッシュ記憶装置9に転送されるべきピクセルデー
タのグループが識別される。エリア17は格納エリア4
で識別されかつソース3の対応するエリア17′にマッ
プされる。エリア17は、少なくとも変形画像16の部
分18を含むものが見出されるまで、格納エリア4で異
なる大きさのエリアを試すことによって選択され、これ
はソース記憶装置2にマップされると、ソース3におい
てキャッシュ記憶装置9の大きさに対応するエリア19
よりも小さい対応するエリア17′を規定する。対応す
るエリア17′は変形画像16の部分18に対応する最
初の画像データのエリア18′を含む。一旦ソース3の
データのエリア17′が識別されると、これはキャッシ
ュ記憶装置9に転送される。
【0025】上述のようにシステムは読出側の処理を行
ない、これによりキャッシュ記憶装置9のデータはラン
ダムにアクセスされ、フィルタは格納エリア4に連続し
て隣接する画素を与えることができる。格納先の画素の
各々はソースの少なくとも1つ、通常は多数の画素から
形成される。したがって、幾つかの画素はキャッシュ記
憶装置からフィルタ10に読出され、ここでそれらはた
とえば制御プロセッサ5によって決定された変形データ
に基づいて重み付合計して組合わせられ1つの変形画素
(ピクセル)を生成し、これは記憶装置2の格納エリア
4で記憶される。このプロセスは、変形画像のエリア1
7のすべてのピクセルが生成されかつ格納エリア4で記
憶されるまでピクセルごとに繰返される。
ない、これによりキャッシュ記憶装置9のデータはラン
ダムにアクセスされ、フィルタは格納エリア4に連続し
て隣接する画素を与えることができる。格納先の画素の
各々はソースの少なくとも1つ、通常は多数の画素から
形成される。したがって、幾つかの画素はキャッシュ記
憶装置からフィルタ10に読出され、ここでそれらはた
とえば制御プロセッサ5によって決定された変形データ
に基づいて重み付合計して組合わせられ1つの変形画素
(ピクセル)を生成し、これは記憶装置2の格納エリア
4で記憶される。このプロセスは、変形画像のエリア1
7のすべてのピクセルが生成されかつ格納エリア4で記
憶されるまでピクセルごとに繰返される。
【0026】変形データをピクセルごとに計算すること
によってシステムは柔軟になりかつそれによってより複
雑な変形を行なうことができる。たとえば、遠近法によ
る短縮はそのようなシステムによって容易に行なわれ
る。フィルタによってエリア17′のデータが変形され
ている一方で、制御プロセッサ5はキャッシュ記憶装置
9に転送されるべき最初の画像15の次のエリアを計算
する。完全な修正画像16に関するデータが計算されか
つ記憶装置2の格納エリア4で記憶されるまでこのプロ
セスは繰返される。
によってシステムは柔軟になりかつそれによってより複
雑な変形を行なうことができる。たとえば、遠近法によ
る短縮はそのようなシステムによって容易に行なわれ
る。フィルタによってエリア17′のデータが変形され
ている一方で、制御プロセッサ5はキャッシュ記憶装置
9に転送されるべき最初の画像15の次のエリアを計算
する。完全な修正画像16に関するデータが計算されか
つ記憶装置2の格納エリア4で記憶されるまでこのプロ
セスは繰返される。
【0027】DRAM記憶装置2は本質的に低速な装置
であり、これはビデオ、読出および書込の周期をインタ
ーリーブする必要があるためより低速になる。ホースパ
イプを使用することによって、多数の水平に隣接するロ
ケーションが関係する場合に記憶装置のデータがアクセ
スされる速度は増加するが、この方法は記憶装置にアク
セスする際の柔軟性を低減する。高速DRAMを使用し
ても、ソース記憶装置からピクセルのホースパイプを読
出すのに約500nSかかるであろう。
であり、これはビデオ、読出および書込の周期をインタ
ーリーブする必要があるためより低速になる。ホースパ
イプを使用することによって、多数の水平に隣接するロ
ケーションが関係する場合に記憶装置のデータがアクセ
スされる速度は増加するが、この方法は記憶装置にアク
セスする際の柔軟性を低減する。高速DRAMを使用し
ても、ソース記憶装置からピクセルのホースパイプを読
出すのに約500nSかかるであろう。
【0028】高速キャッシュ記憶装置9をフィルタ10
とともに使用することによって、変形画像を表わすデー
タを作り出すことができる速度はかなり増加する。一旦
エリア17′のピクセルに関するデータがソースからキ
ャッシュ記憶装置に転送されると、キャッシュの新しい
ピクセルの各々は約20−30nSでアクセスされるこ
とができ、これにより変形画像を表わすデータが作り出
される速度はかなり増加する。キャッシュ記憶装置への
アクセスはインターリーブされず、キャッシュ記憶装置
は本質的にDRAMよりも高速であるSRAMから形成
される。
とともに使用することによって、変形画像を表わすデー
タを作り出すことができる速度はかなり増加する。一旦
エリア17′のピクセルに関するデータがソースからキ
ャッシュ記憶装置に転送されると、キャッシュの新しい
ピクセルの各々は約20−30nSでアクセスされるこ
とができ、これにより変形画像を表わすデータが作り出
される速度はかなり増加する。キャッシュ記憶装置への
アクセスはインターリーブされず、キャッシュ記憶装置
は本質的にDRAMよりも高速であるSRAMから形成
される。
【0029】好ましい実施例を言及することによってこ
の発明を説明したが、当該の実施例は例示的なためだけ
のものであって前掲の特許請求の範囲およびそれに相当
するもので述べたようにこの発明の意図および範囲から
外れることなく当業者によって種々の変更および修正が
なされ得るということが十分に理解されるはずである。
の発明を説明したが、当該の実施例は例示的なためだけ
のものであって前掲の特許請求の範囲およびそれに相当
するもので述べたようにこの発明の意図および範囲から
外れることなく当業者によって種々の変更および修正が
なされ得るということが十分に理解されるはずである。
【図1】電子画像処理システムの概略図である。
【図2】記憶装置のデータレイアウトを示す概略図であ
る。
る。
【図3】記憶された画像を示す概略図である。
1 電子画像処理システム 2 記憶装置 3 ソースエリア 4 格納エリア 5 制御プロセッサ 6 スタイラスおよびタッチタブレット装置 7 ビューイング記憶装置 8 モニタ 9 キャッシュ記憶装置 10 フィルタ 11 ポート 12 ポート 13 ポート 14 ポート
Claims (23)
- 【請求項1】 電子画像処理装置であって、 最初の画像を表わす画像データを含む画像データを記憶
するための複数の記憶ロケーションを含む低速大容量記
憶装置と、 高速小型ランダムアクセスキャッシュ記憶装置と、 最初の画像の選択された部分を表わすデータを処理する
ための、大容量記憶装置からキャッシュ記憶装置への転
送を制御するため、および処理されたデータのキャッシ
ュ記憶装置からその適切な記憶ロケーションに記憶する
ための大容量記憶装置への転送を制御するための制御装
置とを含む、電子画像処理装置。 - 【請求項2】 制御装置は画像データの複数の選択され
た部分を、一度に一部分ずつ、大容量記憶装置とキャッ
シュ記憶装置との間で転送するように構成される、請求
項1に記載の装置。 - 【請求項3】 制御装置は、その選択された部分または
各選択された部分を大容量記憶装置とキャッシュ記憶装
置との間で画像データの複数のグループとして転送する
ように構成され、前記グループの各々におけるデータは
実質的に同時に転送される、請求項1または2に記載の
装置。 - 【請求項4】 キャッシュ記憶装置におけるデータを変
形して、画像の選択された部分の修正されたものを表わ
す変形データを作り出すための可変フィルタをさらに含
む、請求項1ないし3のいずれかに記載の装置。 - 【請求項5】 制御装置は可変フィルタによって使用さ
れる変形パラメータを引き出すように構成される、請求
項4に記載の装置。 - 【請求項6】 大容量記憶装置は最初の画像データを第
1の記憶エリアに記憶しかつ処理された画像データを第
2の記憶エリアに記憶するように構成される、請求項1
ないし5のいずれかに記載の装置。 - 【請求項7】 ユーザにより操作可能な入力装置をさら
に含み、制御装置はユーザによる前記入力装置の操作に
応答して前記変形パラメータを引き出す、請求項6に記
載の装置。 - 【請求項8】 前記ユーザにより操作可能な入力装置は
スタイラスおよびタッチタブレット装置を含む、請求項
7に記載の装置。 - 【請求項9】 表示されるべき画像を表わすデータを記
憶するためのビューイング記憶装置をさらに含み、その
データは制御装置によって第1の記憶エリアまたは第2
の記憶エリアのデータから引き出される、請求項6ない
し8のいずれかに記載の装置。 - 【請求項10】 ビューイング記憶装置のデータによっ
て表わされる画像を表示するためのモニタをさらに含
む、請求項9に記載の装置。 - 【請求項11】 制御装置は、前記ユーザにより操作可
能な入力装置に応答して引き出された変形パラメータに
従って修正された最初の画像を表わすデータでビューイ
ング記憶装置を連続的に更新するように構成される、請
求項9または10に記載の装置。 - 【請求項12】 制御装置は、選択された部分を表わす
データが記憶される第1の記憶エリアおよび変形された
部分を表わすデータが記憶される第2の記憶エリアでア
ドレスを引き出すように構成される、請求項6ないし1
1のいずれかに記載の装置。 - 【請求項13】 第1の記憶エリアはソース記憶装置を
含み、かつ第2の記憶エリアは格納記憶装置を含む、請
求項6ないし12のいずれかに記載の装置。 - 【請求項14】 大容量記憶装置はダイナミックランダ
ムアクセスメモリ装置を含み、かつキャッシュ記憶装置
はスタティックランダムアクセスメモリ装置を含む、請
求項1ないし13のいずれかに記載の装置。 - 【請求項15】 最初の画像データを修正して修正画像
を表わすデータを作り出すための方法であって、 最初の画像を表わす画像データを低速大容量記憶装置に
記憶するステップと、 最初の画像の一部分を表わすデータを選択するステップ
と、 選択されたデータを大容量記憶装置から高速小型ランダ
ムアクセスキャッシュ記憶装置に転送するステップと、 キャッシュ記憶装置に転送されたデータを処理するステ
ップと、 処理されたデータをキャッシュ記憶装置から大容量記憶
装置に転送するステップと、それをその中の適切な記憶
ロケーションに記憶するステップとを含む、方法。 - 【請求項16】 最初の画像データの複数の選択された
部分は一度に一部分ずつ大容量記憶装置と高速小型キャ
ッシュ記憶装置との間で転送される、請求項15に記載
の方法。 - 【請求項17】 その選択された部分または各選択され
た部分は大容量記憶装置と高速キャッシュ記憶装置との
間で画像データの複数のグループとして転送され、各々
の前記グループのデータは実質的に同時に転送される、
請求項16に記載の方法。 - 【請求項18】 前記グループの各々は画像の水平ライ
ンの少なくとも一部分に対応する、請求項17に記載の
方法。 - 【請求項19】 キャッシュ記憶装置に転送されるデー
タは可変フィルタによって処理され、画像の選択された
部分の修正されたものを表わす変形データを作り出す、
請求項15ないし18のいずれかに記載の方法。 - 【請求項20】 最初の画像データは大容量記憶装置の
第1のエリアに保持され、かつ変形画像データは大容量
記憶装置の第2のエリアに保持される、請求項15ない
し19のいずれかに記載の方法。 - 【請求項21】 画像をモニタに表示するステップをさ
らに含み、前記変形パラメータは表示画像に対して行な
われる修正に応答して得られる、請求項15ないし20
のいずれかに記載の方法。 - 【請求項22】 表示画像の修正の効果を実質的にリア
ルタイムで見ることができるように、修正が行なわれる
と表示画像を連続的に更新するステップをさらに含む、
請求項21に記載の方法。 - 【請求項23】 電子画像処理システムであって、最初
の高解像度画像が大容量記憶手段に保持され、低解像度
画像またはその一部分は最初の高解像度画像から引き出
されかつ表示手段に表示され、表示画像はユーザにより
操作可能な手段によって操作可能であり、システムは高
速低容量記憶手段を含み、かつそこに最初の高解像度画
像の部分を一度に一部分ずつ転送するように構成され、
各々の部分は各々のグループのデータが実質的にパラレ
ルに転送されるように構成される複数のグループのデー
タを含み、さらにシステムは前記ユーザにより操作可能
な手段に応答し、操作された表示画像がそれによって最
初の高解像度画像から引き出され得る変形パラメータを
計算するための計算手段と、前記変形パラメータに応答
し高速記憶手段の高解像度の変形された画像の部分を前
記高解像度画像の部分から引き出し、かつ操作された表
示画像を引き出す際に使用するための前記変形された画
像の部分を出力するため、および一旦ユーザが表示画像
に対して行なわれた操作に満足すると大容量記憶手段に
記憶するための可変フィルタとを含む、電子画像処理シ
ステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9220266A GB2271035B (en) | 1992-09-25 | 1992-09-25 | An electronic image processing system and method |
GB9220266:2 | 1992-09-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06209406A true JPH06209406A (ja) | 1994-07-26 |
Family
ID=10722495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5237090A Withdrawn JPH06209406A (ja) | 1992-09-25 | 1993-09-24 | 電子画像処理装置および画像データ作成方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0589724B1 (ja) |
JP (1) | JPH06209406A (ja) |
DE (1) | DE69328601T2 (ja) |
GB (1) | GB2271035B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016074128A (ja) * | 2014-10-06 | 2016-05-12 | コニカミノルタ株式会社 | 画像変形装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0843284B1 (en) | 1996-11-18 | 2012-08-22 | FUJIFILM Corporation | Picture print generating method and system, and recording medium |
EP1377023A1 (en) | 2002-06-28 | 2004-01-02 | Océ-Technologies B.V. | Image scanning and processing system, method of scanning and processing image and method of selecting one of a plurality of master files comprising data encoding a scanned image |
EP1377025B1 (en) * | 2002-06-28 | 2010-03-03 | Océ-Technologies B.V. | Image scanning and processing system, method of scanning and processing an image and method of selecting one of a plurality of master files comprising data encoding a scanned image |
GB2410637A (en) * | 2004-01-27 | 2005-08-03 | Nec Technologies | Telecommunications system having selective image distortion |
EP1840820A1 (en) | 2006-03-28 | 2007-10-03 | Research In Motion Limited | Method and apparatus for transforming images to accommodate screen orientation |
US8437805B2 (en) | 2006-03-28 | 2013-05-07 | Research In Motion Limited | Method and apparatus for transforming images to accommodate screen orientation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1547119A (en) * | 1977-12-09 | 1979-06-06 | Ibm | Image rotation apparatus |
GB2137856B (en) * | 1983-04-06 | 1987-07-08 | Quantel Ltd | Image processing system |
JPS6370381A (ja) * | 1986-09-12 | 1988-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | イメ−ジ・デ−タの回転方法 |
US5131080A (en) * | 1987-08-18 | 1992-07-14 | Hewlett-Packard Company | Graphics frame buffer with RGB pixel cache |
US5028995A (en) * | 1987-10-28 | 1991-07-02 | Hitachi, Ltd. | Picture signal processor, picture signal coder and picture signal interpolator |
GB2235856B (en) * | 1989-09-01 | 1993-11-17 | Quantel Ltd | Improvements in or relating to electronic graphic systems |
GB9006870D0 (en) * | 1990-03-28 | 1990-05-23 | Quantel Ltd | Video graphics systems |
GB2261803B (en) * | 1991-10-18 | 1995-10-11 | Quantel Ltd | An image processing system |
-
1992
- 1992-09-25 GB GB9220266A patent/GB2271035B/en not_active Expired - Fee Related
-
1993
- 1993-09-24 JP JP5237090A patent/JPH06209406A/ja not_active Withdrawn
- 1993-09-24 EP EP93307604A patent/EP0589724B1/en not_active Expired - Lifetime
- 1993-09-24 DE DE69328601T patent/DE69328601T2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016074128A (ja) * | 2014-10-06 | 2016-05-12 | コニカミノルタ株式会社 | 画像変形装置 |
Also Published As
Publication number | Publication date |
---|---|
GB2271035B (en) | 1996-11-13 |
GB9220266D0 (en) | 1992-11-11 |
EP0589724B1 (en) | 2000-05-10 |
DE69328601D1 (de) | 2000-06-15 |
EP0589724A2 (en) | 1994-03-30 |
EP0589724A3 (en) | 1994-12-28 |
GB2271035A (en) | 1994-03-30 |
DE69328601T2 (de) | 2000-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5083119A (en) | State machine controlled video processor | |
US6191772B1 (en) | Resolution enhancement for video display using multi-line interpolation | |
US6914606B2 (en) | Video output controller and video card | |
US6496192B1 (en) | Modular architecture for image transposition memory using synchronous DRAM | |
EP0447225B1 (en) | Methods and apparatus for maximizing column address coherency for serial and random port accesses in a frame buffer graphics system | |
JP2594424B2 (ja) | ビデオ画像作成方法および装置 | |
EP0104431A2 (en) | Image display system | |
CA2329892C (en) | Rendering processing apparatus requiring less storage capacity for memory and method therefor | |
US5043921A (en) | High speed Z-buffer control | |
JPH06251166A (ja) | 画像処理装置 | |
JP3662607B2 (ja) | 高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法 | |
JPH08278779A (ja) | グラフィックス用フレームメモリ装置 | |
US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
JP3300059B2 (ja) | イメージ処理システム | |
JPH06209406A (ja) | 電子画像処理装置および画像データ作成方法 | |
US6046753A (en) | Electronic image processing system for modifying initial image data | |
US5977999A (en) | Electronic graphic apparatus with low data transfer rate between data stores | |
JP3001763B2 (ja) | 画像処理システム | |
JP4670185B2 (ja) | 画像生成装置、画像処理装置およびそれらの方法 | |
JP3154741B2 (ja) | 画像処理装置及びその方式 | |
JPS6150318B2 (ja) | ||
JPH08211849A (ja) | 表示制御装置 | |
JPH03196376A (ja) | 全フイールド記憶装置から複数の隣接記憶位置に並列にアクセスするアドレス指定機構 | |
JPH0830254A (ja) | 表示効果発生回路 | |
JP4271270B2 (ja) | データ記憶装置、データ記憶装置の制御装置とその方法および画像生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |