[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH06188229A - エッチングの後処理方法 - Google Patents

エッチングの後処理方法

Info

Publication number
JPH06188229A
JPH06188229A JP4354410A JP35441092A JPH06188229A JP H06188229 A JPH06188229 A JP H06188229A JP 4354410 A JP4354410 A JP 4354410A JP 35441092 A JP35441092 A JP 35441092A JP H06188229 A JPH06188229 A JP H06188229A
Authority
JP
Japan
Prior art keywords
etching
processing
wafer
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4354410A
Other languages
English (en)
Inventor
Akihito Toda
昭仁 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Yamanashi Ltd
Original Assignee
Tokyo Electron Yamanashi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Yamanashi Ltd filed Critical Tokyo Electron Yamanashi Ltd
Priority to JP4354410A priority Critical patent/JPH06188229A/ja
Priority to KR1019930027725A priority patent/KR100267698B1/ko
Publication of JPH06188229A publication Critical patent/JPH06188229A/ja
Priority to US08/478,814 priority patent/US6299722B1/en
Priority to US08/777,907 priority patent/US5858878A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/907Continuous processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【目的】 被処理体に付着する不純物を除去して、エッ
チングの再現性を良好にすると共に、処理時間の短縮
化、スループットの向上及び設備の小型化を図る。 【構成】 エッチング処理された半導体ウエハWが搬入
された処理容器40内を高温雰囲気にし、O2 を含む第
1の処理ガスガスを供給すると共に、プラズマにより半
導体ウエハWの表面に形成されたポリマー34とフォト
レジスト層32を除去する。その後、同一雰囲気の下で
CF4 とO2 を混合した第2の処理ガスを使用して半導
体ウエハWのエッチング孔33に付着したダメージ層3
5を除去する。これにより、エッチングの再現性を良好
にすると共に、処理時間の短縮化、スループットの向上
及び設備の小型化を図ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はエッチングの後処理方
法に関するもので、更に詳細には、エッチングにより生
成された不純物層を除去するエッチングの後処理方法に
関するものである。
【0002】
【従来の技術】マイクロエレクトロニクスの中核をなす
集積回路の集積度は年々増加しており、集積度の増加と
共に、パターン幅が次第に小さく、かつ深くなってい
る。これに対応することができる薄膜加工技術として、
低圧(高真空)でのドライエッチング方法が開発されて
いる。このドライエッチングは、真空中で反応ガスを用
いてプラズマを生成し、そのプラズマ中のイオン,中性
ラジカル,原子,分子を用いて、半導体基板上の種々の
材料をエッチングするものである。そのため、エッチン
グ材料により種々のガスが用いられており、エッチング
ガスの選択がドライエッチングにおける極めて重要な要
素となっている。
【0003】そこで、加工材料(被処理体)がシリコン
(Si),酸化シリコン(SiO2)等においてはフッ
素(F)系あるいはフッ素−水素(F−H)系のエッチ
ングガスが使用されており、一般に四フッ化炭素(CF
4 )が広く用いられている。これは、シリコン酸化膜の
エッチングにおいて、炭素(C)の存在とフッ素イオン
を多量に生成することが重要であるためである。また、
シリコン酸化膜のエッチングで最大の問題は、下地シリ
コンとの選択比をいかにして確保するかということであ
る。そこで、エッチングガスに水素(H2 )を添加する
ことが提案され、具体的にはトリフルオルメタン(CH
F3 )が使用されている。このCHF3を使用すること
により、イオンが表面を叩いても除去できないほどの堆
積膜をシリコン表面上に形成するので、シリコン基板を
殆どエッチングしない一方、シリコン酸化膜は、加速さ
れたフッ素イオンでエッチングされるときに酸素が発生
するので、C−Hで形成されたポリマーを除去できるた
め、十分にエッチングできる。
【0004】また、エッチング処理の際に、エッチング
孔の底部に不純物が混入したダメージ層を形成するた
め、エッチング処理後に、ダメージ層を除去している。
【0005】
【発明が解決しようとする課題】しかしながら、エッチ
ングガスにCHF3 を使用すると、エッチングされた材
料の表面にポリマーが付着し易く、このポリマーの存在
によってエッチング処理を行った後、次工程例えばアッ
シング処理やライトエッチング処理に多くの時間を要す
ると共に、エッチングの再現性に困難が伴うという問題
があった。また、エッチング処理後のダメージ層除去に
おいては、ポリマー及びレジストの影響により、ダメー
ジ層除去用のフッ素ラジカルがレジストとケミカル反応
してダメージ層が除去できないという問題があった。こ
の問題を解決する手段として、エッチング処理後にポリ
マーとレジストを除去した後、大気雰囲気に戻し、再び
真空雰囲気の下でダメージ層を除去する方法が考えられ
るが、この方法においては処理に多くの時間を要すると
共に、多くの設備を要するという問題がある。これらの
問題は、特に被処理体である半導体ウエハが6インチか
ら8インチに移行している現在においては、処理時間の
遅延化をもたらしている。
【0006】この発明は上記事情に鑑みなされたもの
で、エッチング処理により材料の表面に付着されたポリ
マー及びダメージ層を除去して、エッチングの再現性を
良好にすると共に、処理時間の短縮化、スループットの
向上及び設備の小型化を図れるようにしたエッチングの
後処理方法を提供することを目的とするものである。
【0007】
【課題を解決するための手段】上記目的を達成するため
にこの発明のエッチングの後処理方法は、エッチング処
理された被処理体を高温に加熱して酸素(O2 )を含む
第1の処理ガスのプラズマ雰囲気下で、レジスト膜と上
記被処理体の表面に付着するポリマーを除去する第1工
程と、ハロゲンガスと酸素(O2 )を含む第2の処理ガ
スのプラズマ雰囲気の下で、エッチング処理の際にエッ
チングにより生成された不純物層を除去する第2工程と
からなることを特徴とするものである。
【0008】この発明において、上記第1工程及び第2
工程を行う雰囲気の温度は約250℃で、その雰囲気気
圧は約1Torrとすることができる。
【0009】
【作用】エッチング処理された被処理体を高温に加熱し
て酸素(O2 )を含む第1の処理ガスのプラズマ雰囲気
下とすることにより、レジスト膜と被処理体の表面に付
着するポリマーを除去する。次いで、ハロゲンガスとO
2 を含む第2の処理ガスのプラズマ雰囲気とすることに
より、エッチング処理の際にエッチング孔内に付着した
不純物層を除去する。したがって、同一の雰囲気の下で
アッシング処理とライトエッチング処理とを連続して行
うことができる。
【0010】
【実施例】以下に、この発明のエッチングの後処理方法
の一実施例を添付図面に基いて詳細に説明する。
【0011】図1はこの発明の後処理を行うアッシング
・ライトエッチング装置(以下にプラズマ装置という)
の一例の概略断面図、図2は図1に示したプラズマ装置
を有する減圧処理装置の概略平面図が示されている。
【0012】上記プラズマ装置は、反応ガス供給口1a
と排気口1bとを有する処理容器1と、この処理容器1
内に配置される一対の電極2,3と、高周波電源4とで
主要部が構成されている。
【0013】処理容器1は、その内で被処理体例えば半
導体ウエハW(以下にウエハという)をアッシング処理
及びライトエッチング処理するためのもので、その側部
下方に設けられた排気口1bを介して図示しない排気手
段(真空ポンプ)により排気することによって、その内
が真空に保持されるようになっている。
【0014】上記処理容器1内に配置される一対の電極
2,3は、上下に対向配置されている。処理容器1の上
壁側に位置する上部電極2は処理容器1を介してアース
側に接地され、処理容器1の底壁側に位置する下部電極
3は、この下部電極3と処理容器1の側壁との間に介在
される絶縁部材5によって絶縁されると共に、上記高周
波電源4に接続されている。また、下部電極3はその上
部中央に円板状の凸部(サセプタ)6を有し、このサセ
プタ6上にウエハWが支持されるようになっている。な
お、ウエハWを確実にサセプタ6上に支持させるため
に、静電チャック(図示せず)をサセプタ6上に設け、
その上にウエハWを吸着させている。
【0015】反応ガス供給口1aには図示しない2種類
の反応ガス供給源が切換可能に接続されており、反応ガ
ス供給源から処理容器1内にエッチングガス(例えばC
F4+CHF3 +Ar)が供給されるようになってい
る。
【0016】上記のように構成されるプラズマ装置を具
備する減圧処理装置は、図2に示すように、ウエハWを
収納するための収納部8と、収納部8からウエハWを搬
出・搬入するための搬送部9と、搬送部9から送られて
きたウエハWの位置合せを行うアライメント部10と、
アライメント部10で位置合せされたウエハWに対して
減圧下で処理を行う処理部20及び処理部20にガス及
び電源を供給するガス・電源ユニット11とで構成され
ている。
【0017】この場合、処理部20は、減圧下でウエハ
Wのエッチング処理及び後処理を行う上記処理容器1と
同様の容器にて形成される第1の処理室21と、アッシ
ング処理あるいはライトエッチング処理を行う第2の処
理室22とを具備してなる。
【0018】上記第2の処理室22は、図3に示すよう
に、頂部にガス供給口40aを有し、底部にガス排気口
40bを有する処理容器40の下部にウエハWを支持す
るウエハ載置台41を配設し、処理容器40の上部側に
はマッチング回路42を介して高周波電源43に接続す
る上部電極44とアース側に接地される下部電極45と
を対向配置してなる。上記ガス供給口40aにはガス流
量調整器46を介してプロセスガスであるアッシングガ
ス(例えばO2 )とライトエッチングガス(例えばCF
4 +O2 )の供給源47が接続されている。また、上記
ガス排気口40bには真空ポンプ48が接続されて、処
理容器40内が所定の圧力状態に設定されると共に、処
理後のガスが排気されるようになっている。また、ウエ
ハ載置台41は昇降装置49によって昇降可能となって
おり、その内部には加熱電源50に接続するヒーター5
1が内蔵されている。
【0019】上記第1の処理室21及び第2の処理室2
2はそれぞれ大気との遮断を行うことを目的とする第1
及び第2のロードロック室23,24と連結され、ま
た、第1の処理室21と第2の処理室22との間にも第
3のロードロック室25が連結されて、全体が平面コ字
状に連結されており、その中央部にウエハを一時的に載
置するための上下移動可能な載置台26を有する受け渡
しステージ27が配設されている。なお、これら各ロー
ドロック室23〜25の大気側及び処理室側にはそれぞ
れゲートバルブ28が配設されている。
【0020】上記のように構成される減圧処理装置を用
いてウエハWの処理を行うには、搬送部9によって収納
部8のウエハカセット8aから取出したウエハWをアラ
イメント部10で位置合せ(オリエンテーションフラッ
トの位置合せ)を行った後、処理部20の受け渡しステ
ージ27に受け渡す。次に、第1のロードロック室23
と第1の処理室21をほぼ同じ気圧、例えば1×10-3
Torr以下になるように真空引きしておき、第1のロード
ロック室23のゲートバルブ28を開いて第1のロード
ロック室23から第1の処理室21内にウエハWを搬入
し、その後第1のロードロック室23と第1の処理室2
1間のゲートバルブ28を閉じる。
【0021】そして、第1の処理室21内でエッチング
処理を行う場合には、第1の処理室21内にエッチング
ガスCF4 +CHF3 +Arを供給すると共に、例えば
300mTorr の低圧状態に真空引きする。電極2,3間
に高周波電力、例えば1300Wattを印加すると、処理
容器1内にプラズマが生成されると共に、エッチングガ
スのイオンとラジカルにより、ウエハWの表面の被レジ
スト膜がエッチング処理される。この場合のウエハWの
エッチングパターンは、図4(a),(b)に示すよう
に形成される。ここで用いたウエハWは、半導体基板例
えばSi基板30の表面に酸化膜例えばSiO2 膜31
が形成され、このSiO2 膜31上にフォトレジスト層
32が形成されたものである。フォトレジスト層32は
図4(a)に示すように、フォトエッチングされてマス
クが形成され、マスクされていない部分がエッチングさ
れてエッチング孔33が形成される。
【0022】上記のように、エッチングガスにF系及び
F−H系のガス、例えばCF4 +CHF3 +Arの混合
ガスを使用することにより、エッチング処理効率を高め
ることができると共に、微細加工が可能となるが、水素
(H)の存在によってウエハ表面にエッチング処理の際
にC−Hで生成されたポリマー34が付着すると共に、
エッチング孔33の底部すなわちSi基板30の表面層
に不純物が混入してダメージ層35を形成する。このポ
リマー34は、第2の処理室22におけるアッシング処
理時間の遅延(ラグタイム)をもたらすばかりか、エッ
チングの再現性を低下させる虞れがある。
【0023】そこで、この発明においては、上記エッチ
ング処理を行った後、第3のロードロック室25を介し
てウエハWを第2の処理室22(処理容器1)内に搬入
し、そして、まず、処理容器1内を例えば1Torrの気圧
状態にすると共に、処理容器40内のウエハ載置台41
の温度を約250℃にし、そして、第1の処理ガスであ
る酸素(O2 )を3000SCCM供給すると共に、高周波
電力を700Watt印加してプラズマ化することによっ
て、C−Hで形成されるポリマー34とフォトレジスト
層32を除去する(図4(b)参照)。次に、同雰囲気
の下で、CF4 とO2 の混合ガスである第2の処理ガス
を供給すると共に、プラズマ化することによって、エッ
チング孔33の底部に付着するダメージ層35を除去し
ている(図4(c)参照)。
【0024】上記のように、エッチング処理されたウエ
ハWを250℃の高温のプラズマ雰囲気下におき、この
雰囲気下で酸素(O2 )を含む第1の処理ガスを供給し
て、フォトレジスト層32とポリマー34を除去した
(第1工程)後、この第1工程と同じ高温プラズマ雰囲
気の下で四フッ化炭素(CF4 )と酸素(O2 )を含む
第2の処理ガスを供給して、エッチング孔33の底部に
付着したダメージ層35を除去(第2工程)することに
より、同一の第2処理室22内でエッチング処理後のア
ッシング処理とライトエッチング処理を行うことができ
る。したがって、ポリマー34とフォトレジスト層32
を除去した後にダメージ層35を除去するので、ダメー
ジ層35を確実に除去することができる。また、同一処
理室22内でアッシング処理及びライトエッチング処理
ができるので、処理時間の短縮化が図れる。
【0025】この発明の後処理方法と従来のアッシング
処理方法におけるダメージ層除去でのSiO2 膜の横方
向への削れ量(最初のエッチング後のエッチング孔の孔
径−ライトエッチング後の孔径)をウエハWの中心位
置、中間位置及びエッジ位置について測定したところ、
従来のアッシング処理においては、中心及び中間位置が
800オングストローム以下であったが、エッジ位置で
は1200オングストローム以上であった。これに対
し、この発明の後処理方法では、中心,中間及びエッジ
の各位置において1000オングストローム以下でほぼ
同程であり、バラツキの少ない後処理を行うことができ
た。
【0026】また、第1工程でフォトレジスト層32と
ポリマー34を除去した後、雰囲気気圧:1Torr,電極
間の高周波電力:80Watt,CF4 の流量:490SCC
M,O2 の流量:210SCCM,雰囲気温度:250℃の
条件の下で第2工程のライトエッチング処理を行ったと
ころ、ウエハWの全域においてダメージ層35を確実に
除去することができた。
【0027】なお、上記実施例ではウエハWの表面に付
着するポリマーを除去した後にCF4 +O2 を含む第2
の処理ガスを供給する場合について説明したが、CF4
以外の塩素、臭素等のハロゲンガスを使用してもよい。
【0028】
【発明の効果】以上に説明したように、この発明のエッ
チングの後処理方法によれば、エッチング処理された被
処理体を高温に加熱して酸素(O2 )を含む第1の処理
ガスのプラズマ雰囲気下で、レジスト膜と被処理体の表
面に付着するポリマーを除去した後、ハロゲンガスと酸
素(O2 )を含む第2の処理ガスのプラズマ雰囲気の下
で、エッチングにより生成された不純物層を除去するの
で、不純物を確実に除去することができる。また、同一
の雰囲気の下でアッシング処理とライトエッチング処理
とを連続して行うことができるので、処理時間の短縮が
図れると共に、スループットの向上及び設備の小型化が
図れる。
【図面の簡単な説明】
【図1】プラズマエッチング装置の一例を示す概略断面
図である。
【図2】プラズマ装置を有する減圧処理装置の概略平面
図である。
【図3】この発明に係るエッチングの後処理方法を実施
するために用いられるプラズマ装置の一例を示す概略断
面図である。
【図4】図3に示される装置で処理される半導体ウエハ
のエッチング処理及び後処理工程を示す説明図である。
【符号の説明】
W 半導体ウエハ(被処理体) 30 Si基板 31 SiO2 膜 32 フォトレジスト層 33 エッチング孔 34 ポリマー 35 ダメージ層 40 処理容器 43 高周波電源 44 上部電極 45 下部電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 エッチング処理された被処理体を高温に
    加熱して酸素(O2)を含む第1の処理ガスのプラズマ
    雰囲気下で、レジスト膜と上記被処理体の表面に付着す
    るポリマーを除去する第1工程と、ハロゲンガスと酸素
    (O2 )を含む第2の処理ガスのプラズマ雰囲気の下
    で、エッチング処理の際にエッチングにより生成された
    不純物層を除去する第2工程とからなることを特徴とす
    るエッチングの後処理方法。
JP4354410A 1992-12-16 1992-12-16 エッチングの後処理方法 Pending JPH06188229A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4354410A JPH06188229A (ja) 1992-12-16 1992-12-16 エッチングの後処理方法
KR1019930027725A KR100267698B1 (ko) 1992-12-16 1993-12-15 에칭처리방법 및 에칭의 후처리방법 및 에칭설비
US08/478,814 US6299722B1 (en) 1992-12-16 1995-06-07 Etching equipment including a post processing apparatus for removing a resist film, polymer, and impurity layer from an object
US08/777,907 US5858878A (en) 1992-12-16 1996-12-20 Semiconductor wafer etching method and post-etching process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4354410A JPH06188229A (ja) 1992-12-16 1992-12-16 エッチングの後処理方法

Publications (1)

Publication Number Publication Date
JPH06188229A true JPH06188229A (ja) 1994-07-08

Family

ID=18437373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4354410A Pending JPH06188229A (ja) 1992-12-16 1992-12-16 エッチングの後処理方法

Country Status (3)

Country Link
US (2) US6299722B1 (ja)
JP (1) JPH06188229A (ja)
KR (1) KR100267698B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
KR100265287B1 (ko) * 1998-04-21 2000-10-02 윤종용 반도체소자 제조용 식각설비의 멀티챔버 시스템
US6432830B1 (en) * 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US6232219B1 (en) 1998-05-20 2001-05-15 Micron Technology, Inc. Self-limiting method of reducing contamination in a contact opening, method of making contacts and semiconductor devices therewith, and resulting structures
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
US6162733A (en) * 1999-01-15 2000-12-19 Lucent Technologies Inc. Method for removing contaminants from integrated circuits
US6130167A (en) * 1999-03-18 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of preventing corrosion of a metal structure exposed in a non-fully landed via
JP2001085392A (ja) 1999-09-10 2001-03-30 Toshiba Corp 半導体装置の製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
US6440864B1 (en) 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6847531B2 (en) * 2001-01-02 2005-01-25 General Electric Company System and method for regenerative PWM AC power conversion
US7563328B2 (en) * 2001-01-19 2009-07-21 Tokyo Electron Limited Method and apparatus for gas injection system with minimum particulate contamination
US6479396B1 (en) * 2001-02-28 2002-11-12 Infineon Technologies Richmond, Lp Dry polymer and oxide veil removal for post etch cleaning
JP3987312B2 (ja) * 2001-08-31 2007-10-10 株式会社東芝 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法
US7083897B2 (en) * 2003-05-15 2006-08-01 Taiwan Semiconductor Manufacturing Company Method of fabricating a poly fuse
KR100555505B1 (ko) * 2003-07-09 2006-03-03 삼성전자주식회사 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법
JP2008060238A (ja) * 2006-08-30 2008-03-13 Toshiba Corp 半導体装置の製造方法
US7967996B2 (en) * 2007-01-30 2011-06-28 Applied Materials, Inc. Process for wafer backside polymer removal and wafer front side photoresist removal
US20080179287A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal with wafer front side gas purge
US20080179288A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal and wafer front side scavenger plasma
US20080179289A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal with a plasma stream
FI123487B (fi) * 2009-06-15 2013-05-31 Beneq Oy Laitteisto atomikerroskasvatuksen suorittamiseksi substraatin pinnalle
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
CN107803071B (zh) * 2016-09-09 2020-01-17 中微半导体设备(上海)股份有限公司 一种排气系统及防止尘粒回流的装置及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345968A (en) * 1981-08-27 1982-08-24 Ncr Corporation End point detection using gas flow
JPS59147433A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd エツチング装置
CA1331163C (en) * 1986-04-18 1994-08-02 Applied Materials, Inc. Multiple-processing and contamination-free plasma etching system
JPS63129630A (ja) * 1986-11-20 1988-06-02 Fuji Electric Co Ltd プラズマcvd薄膜形成法
DE3776325D1 (de) * 1987-04-16 1992-03-05 Ibm Verfahren zur herstellung von kontaktoeffnungen in einer doppellagenisolation.
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
KR930004115B1 (ko) * 1988-10-31 1993-05-20 후지쓰 가부시끼가이샤 애싱(ashing)처리방법 및 장치
JP2654143B2 (ja) * 1988-11-30 1997-09-17 株式会社東芝 選択気相成長方法
US5014217A (en) * 1989-02-09 1991-05-07 S C Technology, Inc. Apparatus and method for automatically identifying chemical species within a plasma reactor environment
US5186120A (en) * 1989-03-22 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Mixture thin film forming apparatus
US4923828A (en) * 1989-07-07 1990-05-08 Eastman Kodak Company Gaseous cleaning method for silicon devices
DE69033452T2 (de) * 1989-09-08 2000-06-29 Tokyo Electron Ltd., Tokio/Tokyo Vorrichtung und Verfahren zum Behandeln von Substraten
JPH03291929A (ja) * 1990-04-09 1991-12-24 Nippon Telegr & Teleph Corp <Ntt> ドライエッチング方法
US5198634A (en) * 1990-05-21 1993-03-30 Mattson Brad S Plasma contamination removal process
JP2814021B2 (ja) * 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JP2888258B2 (ja) * 1990-11-30 1999-05-10 東京エレクトロン株式会社 基板処理装置および基板処理方法
US5376212A (en) * 1992-02-18 1994-12-27 Tokyo Electron Yamanashi Limited Reduced-pressure processing apparatus

Also Published As

Publication number Publication date
KR100267698B1 (ko) 2000-10-16
US6299722B1 (en) 2001-10-09
KR940016553A (ko) 1994-07-23
US5858878A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
JPH06188229A (ja) エッチングの後処理方法
US7432172B2 (en) Plasma etching method
US4613400A (en) In-situ photoresist capping process for plasma etching
JP3275043B2 (ja) エッチングの後処理方法
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US20100178770A1 (en) Method of etching a thin film using pressure modulation
KR101688231B1 (ko) Co2/co계 처리를 이용하여 기판을 애싱하기 위한 저손상 방법
CN100375247C (zh) 等离子体处理方法和等离子体处理装置
KR101737021B1 (ko) 플라즈마 처리 방법 및 기억 매체
JP2001168075A (ja) 基板誘電層プレクリーニング方法
TWI756424B (zh) 電漿處理裝置之洗淨方法
JP3808902B2 (ja) プラズマエッチング方法
WO2002103773A1 (en) Dry-etcching method
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
WO2002086957A1 (fr) Procede de gravure a sec
CN112635317A (zh) 蚀刻方法、损伤层的去除方法和存储介质
JPH06236864A (ja) エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
KR0175073B1 (ko) 실리콘 함유층의 에칭방법
JP3362093B2 (ja) エッチングダメージの除去方法
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
KR100271763B1 (ko) 폴리실리콘식각방법및그식각장치
JP5089871B2 (ja) 半導体装置の製造方法
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
JP2000012521A (ja) プラズマアッシング方法
JPH0653191A (ja) ドライエッチング方法