JPH06152422A - アナログ／デジタル変換器 - Google Patents
アナログ／デジタル変換器Info
- Publication number
- JPH06152422A JPH06152422A JP30225292A JP30225292A JPH06152422A JP H06152422 A JPH06152422 A JP H06152422A JP 30225292 A JP30225292 A JP 30225292A JP 30225292 A JP30225292 A JP 30225292A JP H06152422 A JPH06152422 A JP H06152422A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- output
- microcomputer
- time
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ信号をデジタル値に、安価な回路で
変換できるようにする。 【構成】 基準電圧Ｖref を積分する積分器２と、積分
器２の出力及びアナログ信号たる入力電圧Ｖi を比較す
る比較器３と、マイクロコンピュータ１に内蔵してお
り、積分器２が積分動作を開始した時点から計時動作す
る計時手段1aとを備えて、マイクロコンピュータ１によ
り積分器２の積分動作を開始させる構成にする。
変換できるようにする。 【構成】 基準電圧Ｖref を積分する積分器２と、積分
器２の出力及びアナログ信号たる入力電圧Ｖi を比較す
る比較器３と、マイクロコンピュータ１に内蔵してお
り、積分器２が積分動作を開始した時点から計時動作す
る計時手段1aとを備えて、マイクロコンピュータ１によ
り積分器２の積分動作を開始させる構成にする。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
を用いてアナログ信号をデジタル値に変換するアナログ
／デジタル変換器に関するものである。
を用いてアナログ信号をデジタル値に変換するアナログ
／デジタル変換器に関するものである。
【０００２】
【従来の技術】図１は、例えば1980年にCQ出版株式会社
が発行した単行本「A-D/D-A 変換回路の設計」の第10頁
に記載されているアナログ、デジタル変換回路の構成を
示すブロック図である。このアナログ、デジタル変換回
路は、デジタル値に変換すべきアナログ信号たる入力電
圧Ｖi がスイッチ7aの切換回路Ｓ1 を介して積分器7bに
入力され、また基準電圧−Ｖref がスイッチ7aの切換回
路Ｓ2 を介して積分器7bに入力される。積分器7bの出力
は比較器7cの一入力端子へ入力される。比較器7cの他入
力端子は接地されており、比較器7cの出力はスイッチ7a
を切換制御するコントロールロジック7dへ入力される。
コントロールロジック7dからスイッチ7aに、スイッチ7a
を切換えるための指令信号が与えられる。
が発行した単行本「A-D/D-A 変換回路の設計」の第10頁
に記載されているアナログ、デジタル変換回路の構成を
示すブロック図である。このアナログ、デジタル変換回
路は、デジタル値に変換すべきアナログ信号たる入力電
圧Ｖi がスイッチ7aの切換回路Ｓ1 を介して積分器7bに
入力され、また基準電圧−Ｖref がスイッチ7aの切換回
路Ｓ2 を介して積分器7bに入力される。積分器7bの出力
は比較器7cの一入力端子へ入力される。比較器7cの他入
力端子は接地されており、比較器7cの出力はスイッチ7a
を切換制御するコントロールロジック7dへ入力される。
コントロールロジック7dからスイッチ7aに、スイッチ7a
を切換えるための指令信号が与えられる。
【０００３】コントロールロジック7dには、この動作タ
イミングを決めるクロックがクロック発生器８から与え
られる。コントロールロジック7dの出力は、積分器7bの
積分時間を計時するカウンタ，ラッチ7eへ入力され、そ
の計時値は電気的に絶縁する光アイソレータ４を介して
マイクロコンピュータ１へ入力される。マイクロコンピ
ュータ１からの指令信号は光アイソレータ４を介してコ
ントロールロジック7dへ与えられる。なお、スイッチ7
a、積分器7b、比較器7c、コントロールロジック7d及び
カウンタ，ラッチ7eによりアナログ、デジタル変換部７
が構成される。
イミングを決めるクロックがクロック発生器８から与え
られる。コントロールロジック7dの出力は、積分器7bの
積分時間を計時するカウンタ，ラッチ7eへ入力され、そ
の計時値は電気的に絶縁する光アイソレータ４を介して
マイクロコンピュータ１へ入力される。マイクロコンピ
ュータ１からの指令信号は光アイソレータ４を介してコ
ントロールロジック7dへ与えられる。なお、スイッチ7
a、積分器7b、比較器7c、コントロールロジック7d及び
カウンタ，ラッチ7eによりアナログ、デジタル変換部７
が構成される。
【０００４】次にこのアナログ、デジタル変換回路の動
作を、各部信号のタイミングチャートを示す図２ととも
に説明する。初期状態では、マイクロコンピュータ１か
らの指令により、コントロールロジック7dから出力され
る指令信号によって切換回路Ｓ2 が開路し、切換回路Ｓ
1 が閉路する。そうすると積分器7bは図２(a) に示すア
ナログ信号の入力電圧Ｖi により負方向に積分動作を開
始し、この積分動作を所定時間Ｔi の期間継続する。そ
れにより積分器7bの出力は図２(b) に示すように負方向
に増大する。所定時間Ｔi が経過したときに、コントロ
ールロジック7dから再び指令信号を出力し、それによ
り、今度は切換回路Ｓ1 が開路し、切換回路Ｓ2 が閉路
する。
作を、各部信号のタイミングチャートを示す図２ととも
に説明する。初期状態では、マイクロコンピュータ１か
らの指令により、コントロールロジック7dから出力され
る指令信号によって切換回路Ｓ2 が開路し、切換回路Ｓ
1 が閉路する。そうすると積分器7bは図２(a) に示すア
ナログ信号の入力電圧Ｖi により負方向に積分動作を開
始し、この積分動作を所定時間Ｔi の期間継続する。そ
れにより積分器7bの出力は図２(b) に示すように負方向
に増大する。所定時間Ｔi が経過したときに、コントロ
ールロジック7dから再び指令信号を出力し、それによ
り、今度は切換回路Ｓ1 が開路し、切換回路Ｓ2 が閉路
する。
【０００５】そうすると積分器7bは基準電圧−Ｖref に
より積分動作を開始し、積分動作の方向は正方向に逆転
し、積分器7bの出力は図２(b) に示すように正方向に増
大する。そして、所定時間Ｔref を経過して積分器7bの
出力が零に達したときに、比較器7cの出力が図２(c) に
示すように反転し、コントロールロジック7dに入力され
る。そして、このような一連の動作を繰り返す。また、
切換回路Ｓ2 が閉路してから比較器7cの出力が反転する
までの期間、コントロールロジック7dのゲートを開いた
図２(d) に示すゲート時間中、カウンタ，ラッチ7eはク
ロック発生器８からの図２(e) に示すクロックをカウン
トする。そして比較器7cの出力が反転するとカウント動
作を停止し、そのときの図２(f) に示すカウント値をラ
ッチする。このラッチしたカウント値Ｔref により、次
式から入力電圧Ｖi のデジタル値ＶD を算出する。
より積分動作を開始し、積分動作の方向は正方向に逆転
し、積分器7bの出力は図２(b) に示すように正方向に増
大する。そして、所定時間Ｔref を経過して積分器7bの
出力が零に達したときに、比較器7cの出力が図２(c) に
示すように反転し、コントロールロジック7dに入力され
る。そして、このような一連の動作を繰り返す。また、
切換回路Ｓ2 が閉路してから比較器7cの出力が反転する
までの期間、コントロールロジック7dのゲートを開いた
図２(d) に示すゲート時間中、カウンタ，ラッチ7eはク
ロック発生器８からの図２(e) に示すクロックをカウン
トする。そして比較器7cの出力が反転するとカウント動
作を停止し、そのときの図２(f) に示すカウント値をラ
ッチする。このラッチしたカウント値Ｔref により、次
式から入力電圧Ｖi のデジタル値ＶD を算出する。
【０００６】ＶD ＝（Ｖref ／Ｔi ）Ｔref …(1) 但し、Ｔi ：入力電圧の積分時間 Ｔref ：基準電圧の積分時間
【０００７】このように基準電圧Ｖref と入力電圧Ｖi
の積分時間Ｔi との商の大きさに応じて、カウンタ，ラ
ッチ7eにおける基準電圧Ｖref の積分時間Ｔref をシフ
トすることにより、そのラッチ出力を入力電圧Ｖi のデ
ジタル値としてマイクロコンピュータ１に取り込んでい
る。なお、図２は入力電圧Ｖi が異なる電圧値Ｖ1 ，Ｖ
2 とした場合の各部信号のタイミングチャートを示して
いる。
の積分時間Ｔi との商の大きさに応じて、カウンタ，ラ
ッチ7eにおける基準電圧Ｖref の積分時間Ｔref をシフ
トすることにより、そのラッチ出力を入力電圧Ｖi のデ
ジタル値としてマイクロコンピュータ１に取り込んでい
る。なお、図２は入力電圧Ｖi が異なる電圧値Ｖ1 ，Ｖ
2 とした場合の各部信号のタイミングチャートを示して
いる。
【０００８】
【発明が解決しようとする課題】しかし乍ら、前述した
従来のアナログ、デジタル変換回路は、コントロールロ
ジック、カウンタ，ラッチ、クロック発生器等を必要と
して回路構成が複雑であり、高価になるという問題があ
る。また、アナログ、デジタル変換回路は分解能が決ま
れば変換時間は一定であり、分解能が高い程、マイクロ
コンピュータとアナログ、デジタル変換部との間の信号
線の数及び光アイソレータの数も多くなって、これによ
っても回路構成が複雑になって高価になるという問題が
ある。本発明は斯かる問題に鑑み、簡単な回路で、アナ
ログ信号をデジタル値に変換し得る安価なアナログ／デ
ジタル変換器を提供することを目的とする。
従来のアナログ、デジタル変換回路は、コントロールロ
ジック、カウンタ，ラッチ、クロック発生器等を必要と
して回路構成が複雑であり、高価になるという問題があ
る。また、アナログ、デジタル変換回路は分解能が決ま
れば変換時間は一定であり、分解能が高い程、マイクロ
コンピュータとアナログ、デジタル変換部との間の信号
線の数及び光アイソレータの数も多くなって、これによ
っても回路構成が複雑になって高価になるという問題が
ある。本発明は斯かる問題に鑑み、簡単な回路で、アナ
ログ信号をデジタル値に変換し得る安価なアナログ／デ
ジタル変換器を提供することを目的とする。
【０００９】
【課題を解決するための手段】第１発明に係るアナログ
／デジタル変換器は、マイクロコンピュータの指令によ
り積分動作を開始する積分器と、この積分器の出力及び
アナログ信号の電圧を比較する比較器と、積分動作開始
時点から計時動作を開始する計時手段とを備える構成に
する。第２発明に係るアナログ／デジタル変換器は、マ
イクロコンピュータの指令によりコンデンサの充電が開
始される積分器と、この積分器の出力及びアナログ信号
を比較する比較器と、コンデンサの充電開始時点から計
時動作を開始する計時手段とを備える構成にする。
／デジタル変換器は、マイクロコンピュータの指令によ
り積分動作を開始する積分器と、この積分器の出力及び
アナログ信号の電圧を比較する比較器と、積分動作開始
時点から計時動作を開始する計時手段とを備える構成に
する。第２発明に係るアナログ／デジタル変換器は、マ
イクロコンピュータの指令によりコンデンサの充電が開
始される積分器と、この積分器の出力及びアナログ信号
を比較する比較器と、コンデンサの充電開始時点から計
時動作を開始する計時手段とを備える構成にする。
【００１０】第３発明に係るアナログ／デジタル変換器
は、マイクロコンピュータの指令によりアナログ信号及
び基準電圧を択一的に選択する切換手段と、この切換手
段が選択したアナログ信号及び基準電圧により積分動作
する積分器と、積分器が基準電圧により積分動作を開始
した時点から計時動作を開始する計時手段とを備える構
成にする。第４発明に係るアナログ／デジタル変換器
は、マイクロコンピュータに、計時手段と、切換手段に
より選択したアナログ信号及び基準値により積分動作す
る積分器の出力及びアナログ信号を比較する比較器の出
力を入力すべきデジタル信号入力部と、前記切換手段に
与える切換指令信号を出力すべきデジタル信号出力部と
を備える構成にする。
は、マイクロコンピュータの指令によりアナログ信号及
び基準電圧を択一的に選択する切換手段と、この切換手
段が選択したアナログ信号及び基準電圧により積分動作
する積分器と、積分器が基準電圧により積分動作を開始
した時点から計時動作を開始する計時手段とを備える構
成にする。第４発明に係るアナログ／デジタル変換器
は、マイクロコンピュータに、計時手段と、切換手段に
より選択したアナログ信号及び基準値により積分動作す
る積分器の出力及びアナログ信号を比較する比較器の出
力を入力すべきデジタル信号入力部と、前記切換手段に
与える切換指令信号を出力すべきデジタル信号出力部と
を備える構成にする。
【００１１】
【作用】第１発明では、マイクロコンピュータの指令に
より積分器が基準電圧により積分動作を開始し積分器の
出力が増大する。その積分開始時点から計時手段が計時
動作を開始する。積分器の出力とアナログ信号とが等し
くなると比較器の出力が反転する。比較器の出力が反転
したときの計時手段の計時値によりアナログ信号の大き
さを測定する。これにより、アナログ信号をデジタル値
に変換できる。
より積分器が基準電圧により積分動作を開始し積分器の
出力が増大する。その積分開始時点から計時手段が計時
動作を開始する。積分器の出力とアナログ信号とが等し
くなると比較器の出力が反転する。比較器の出力が反転
したときの計時手段の計時値によりアナログ信号の大き
さを測定する。これにより、アナログ信号をデジタル値
に変換できる。
【００１２】第２発明では、マイクロコンピュータの指
令により積分器のコンデンサの充電が開始され、積分器
の出力が増大する。コンデンサの充電開始時点から計時
手段が計時動作を開始する。積分器の出力とアナログ信
号とが等しくなると比較器のき出力が反転する。比較器
の出力が反転したときの計時手段の計時値によりアナロ
グ信号の大きさを測定する。これによりアナログ信号を
デジタル値に変換できる。
令により積分器のコンデンサの充電が開始され、積分器
の出力が増大する。コンデンサの充電開始時点から計時
手段が計時動作を開始する。積分器の出力とアナログ信
号とが等しくなると比較器のき出力が反転する。比較器
の出力が反転したときの計時手段の計時値によりアナロ
グ信号の大きさを測定する。これによりアナログ信号を
デジタル値に変換できる。
【００１３】第３発明では、マイクロコンピュータの指
令によりアナログ信号を選択して、積分器は選択したア
ナログ信号により所定時間積分動作する。所定時間を経
過すると、基準電圧を選択して基準電圧により積分器は
積分動作する。積分器の出力とアナログ信号とが等しく
なると比較器の出力が反転する。比較器の出力が反転し
たときの計時手段の計時値によりアナログ信号の大きさ
を測定する。所定時間を変更すると、分解能及び変換速
度が変わる。これにより、アナログ信号をデジタル値に
変換するときの分解能及び変換速度を変更できる。
令によりアナログ信号を選択して、積分器は選択したア
ナログ信号により所定時間積分動作する。所定時間を経
過すると、基準電圧を選択して基準電圧により積分器は
積分動作する。積分器の出力とアナログ信号とが等しく
なると比較器の出力が反転する。比較器の出力が反転し
たときの計時手段の計時値によりアナログ信号の大きさ
を測定する。所定時間を変更すると、分解能及び変換速
度が変わる。これにより、アナログ信号をデジタル値に
変換するときの分解能及び変換速度を変更できる。
【００１４】第４発明では、マイクロコンピュータの制
御プログラムにより発生させた切換指令信号をデジタル
信号出力部から出力してアナログ信号及び基準電圧を択
一的に選択する切換手段を切換える。選択したアナログ
信号及び基準電圧により積分動作した積分器の出力とア
ナログ信号とを比較する比較器の出力をデジタル信号入
力部に入力し、比較器の出力が反転したときの計時手段
の計時値によりアナログ信号の大きさを測定する。制御
プログラムにより、所定時間を変更すると分解能及び変
換速度を変更できる。これにより、マイクロコンピュー
タのプログラム制御によりアナログ信号をデジタル値に
変換するときの分解能及び変換速度を変更できる。
御プログラムにより発生させた切換指令信号をデジタル
信号出力部から出力してアナログ信号及び基準電圧を択
一的に選択する切換手段を切換える。選択したアナログ
信号及び基準電圧により積分動作した積分器の出力とア
ナログ信号とを比較する比較器の出力をデジタル信号入
力部に入力し、比較器の出力が反転したときの計時手段
の計時値によりアナログ信号の大きさを測定する。制御
プログラムにより、所定時間を変更すると分解能及び変
換速度を変更できる。これにより、マイクロコンピュー
タのプログラム制御によりアナログ信号をデジタル値に
変換するときの分解能及び変換速度を変更できる。
【００１５】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図３は第１発明に係るアナログ／デジタル変換
器の構成を示すブロック図である。正電極を接地し、基
準電圧−Ｖref を出力する基準電源Ｅの負電極は抵抗Ｒ
を介して積分器２のアンプ2aの負入力端子−と接続さ
れ、その正入力端子＋は接地される。アンプ2aの負入力
端子−と出力端子2bとの間には、コンデンサＣとスイッ
チＳとの並列回路が介装される。アンプ2aの出力端子2b
は、比較器３の負入力端子−と接続され、その正入力端
子＋にはアナログ信号たる入力電圧Ｖi が入力される。
比較器３の出力は電気的に絶縁される光アイソレータ４
を介して、例えばタイマ、カウンタ等からなる計時手段
を内蔵しているマイクロコンピュータ１へ入力される。
マイクロコンピュータ１から出力されるリセット信号RS
T は、スイッチＳを開路させるべく光アイソレータ４を
介してスイッチＳに与えられる。
述する。図３は第１発明に係るアナログ／デジタル変換
器の構成を示すブロック図である。正電極を接地し、基
準電圧−Ｖref を出力する基準電源Ｅの負電極は抵抗Ｒ
を介して積分器２のアンプ2aの負入力端子−と接続さ
れ、その正入力端子＋は接地される。アンプ2aの負入力
端子−と出力端子2bとの間には、コンデンサＣとスイッ
チＳとの並列回路が介装される。アンプ2aの出力端子2b
は、比較器３の負入力端子−と接続され、その正入力端
子＋にはアナログ信号たる入力電圧Ｖi が入力される。
比較器３の出力は電気的に絶縁される光アイソレータ４
を介して、例えばタイマ、カウンタ等からなる計時手段
を内蔵しているマイクロコンピュータ１へ入力される。
マイクロコンピュータ１から出力されるリセット信号RS
T は、スイッチＳを開路させるべく光アイソレータ４を
介してスイッチＳに与えられる。
【００１６】次にこのアナログ／デジタル変換器の動作
を、その各部信号のタイミングチャートを示す図４及び
マイクロコンピュータ１の制御内容を示す図５のフロー
チャートとともに説明する。先ず入力電圧Ｖi を比較器
３の正入力端子＋へ入力し、マイクロコンピュータ１か
ら、図４(a) に示すワンショットパルスからなるリセッ
ト信号RST を出力させる(S1)。そうするとスイッチＳが
閉路して、アンプ2aの出力端子、即ち積分器２の出力は
図４(b) に示すように０Ｖになって、比較器３の負入力
端子−に０Ｖが与えられて、その出力が図４(d) に示す
ようにＬレベルになる。この比較器３の出力が光アイソ
レータ４を介してマイクロコンピュータ１に入力され
て、マイクロコンピュータ１内の計時手段1aが計時動作
を開始する(S2)。この計時動作は、例えばマイクロコン
ピュータ１内のクロックをカウントする。そしてリセッ
ト信号RST が消滅した時点から積分器２が基準電圧Ｖ
ref により積分動作を開始して、その出力は図４(b) に
示すように、時間経過とともに直線的に増加していく。
を、その各部信号のタイミングチャートを示す図４及び
マイクロコンピュータ１の制御内容を示す図５のフロー
チャートとともに説明する。先ず入力電圧Ｖi を比較器
３の正入力端子＋へ入力し、マイクロコンピュータ１か
ら、図４(a) に示すワンショットパルスからなるリセッ
ト信号RST を出力させる(S1)。そうするとスイッチＳが
閉路して、アンプ2aの出力端子、即ち積分器２の出力は
図４(b) に示すように０Ｖになって、比較器３の負入力
端子−に０Ｖが与えられて、その出力が図４(d) に示す
ようにＬレベルになる。この比較器３の出力が光アイソ
レータ４を介してマイクロコンピュータ１に入力され
て、マイクロコンピュータ１内の計時手段1aが計時動作
を開始する(S2)。この計時動作は、例えばマイクロコン
ピュータ１内のクロックをカウントする。そしてリセッ
ト信号RST が消滅した時点から積分器２が基準電圧Ｖ
ref により積分動作を開始して、その出力は図４(b) に
示すように、時間経過とともに直線的に増加していく。
【００１７】比較器３はそれに入力された積分器２の出
力と入力電圧Ｖi とを比較する。そして図４(c) に示す
ように積分器２の出力が、入力電圧Ｖi に達したときに
比較器３の出力は図４(d) に示すように反転する。この
ときマイクロコンピュータ１により比較器３の出力が反
転したと判断すると(S3)、比較器３の出力が反転するま
での計時値、つまり積分時間Ｔを図示しないメモリに格
納する(S4)。そして次式により、アナログ信号たる入力
電圧Ｖi のデジタル値ＶD を、 ＶD ＝ＴＫ …(2) 但し、Ｋは変換係数 により算出して(S5)、アナログ信号をデジタル値に変換
する。
力と入力電圧Ｖi とを比較する。そして図４(c) に示す
ように積分器２の出力が、入力電圧Ｖi に達したときに
比較器３の出力は図４(d) に示すように反転する。この
ときマイクロコンピュータ１により比較器３の出力が反
転したと判断すると(S3)、比較器３の出力が反転するま
での計時値、つまり積分時間Ｔを図示しないメモリに格
納する(S4)。そして次式により、アナログ信号たる入力
電圧Ｖi のデジタル値ＶD を、 ＶD ＝ＴＫ …(2) 但し、Ｋは変換係数 により算出して(S5)、アナログ信号をデジタル値に変換
する。
【００１８】即ち、入力電圧Ｖi が高い程、比較器３の
出力が反転するまでに要する時間が長くなるから、計時
値は入力電圧に比例することになり、この計時値に基づ
いてアナログ信号の大きさを測定できることになる。
出力が反転するまでに要する時間が長くなるから、計時
値は入力電圧に比例することになり、この計時値に基づ
いてアナログ信号の大きさを測定できることになる。
【００１９】図６はアナログ／デジタル変換器の他の構
成を示すブロック図である。多種類のアナログ信号たる
入力電圧Ｖi1…Ｖinが信号切換器５に入力される。信号
切換器５にはマイクロコンピュータ１からの切換指令信
号SEL が光アイソレータ４を介して与えられる。信号切
換器５が選択した入力電圧は比較器３の正入力端子＋へ
入力される。それ以外の構成は図３に示したアナログ／
デジタル変換器の構成と同様となっている。このアナロ
グ／デジタル変換器は前述したと同様にしてアナログ信
号をデジタル値に変換できる。また、多種類のアナログ
信号を、マイクロコンピュータ１により択一的に選択し
て、選択したアナログ信号をデジタル値に変換できる。
成を示すブロック図である。多種類のアナログ信号たる
入力電圧Ｖi1…Ｖinが信号切換器５に入力される。信号
切換器５にはマイクロコンピュータ１からの切換指令信
号SEL が光アイソレータ４を介して与えられる。信号切
換器５が選択した入力電圧は比較器３の正入力端子＋へ
入力される。それ以外の構成は図３に示したアナログ／
デジタル変換器の構成と同様となっている。このアナロ
グ／デジタル変換器は前述したと同様にしてアナログ信
号をデジタル値に変換できる。また、多種類のアナログ
信号を、マイクロコンピュータ１により択一的に選択し
て、選択したアナログ信号をデジタル値に変換できる。
【００２０】図７はアナログ／デジタル変換器の更に他
の構成を示すブロック図である。比較器３の出力を光ア
イソレータ４を介してマイクロコンピュータ１の外部に
設けた計時手段６へ入力しており、計時手段６の計時値
はマイクロコンピュータ１へ入力される。それ以外の構
成は図３に示したアナログ／デジタル変換器の構成と同
様となっている。このように計時手段６をマイクロコン
ピュータ１の外部に設けることによっても、前述したと
同様にしてアナログ信号をデジタル値に変換できる。
の構成を示すブロック図である。比較器３の出力を光ア
イソレータ４を介してマイクロコンピュータ１の外部に
設けた計時手段６へ入力しており、計時手段６の計時値
はマイクロコンピュータ１へ入力される。それ以外の構
成は図３に示したアナログ／デジタル変換器の構成と同
様となっている。このように計時手段６をマイクロコン
ピュータ１の外部に設けることによっても、前述したと
同様にしてアナログ信号をデジタル値に変換できる。
【００２１】図８は第２発明に係るアナログ／デジタル
変換器の構成を示すブロック図である。積分器２は、電
源ＶA を抵抗ＲとコンデンサＣとの直列回路を介して接
地する回路と、コンデンサＣに並列接続したスイッチＳ
とから構成される。積分器２の抵抗ＲとコンデンサＣと
の接続部から出力される積分器２の出力は比較器３の負
入力端子−に入力され、比較器３の正入力端子＋にはア
ナログ信号たる入力電圧Ｖi が入力される。比較器３の
出力は電気的に絶縁する光アイソレータ４を介して、計
時手段1a及びROM(読出し専用メモリ) 1bを内蔵している
マイクロコンピュータ１へ入力される。マイクロコンピ
ュータ１から出力されるリセット信号RST は積分器２の
スイッチＳに与えられる。ROM 1bには計時手段1aの計時
値を入力電圧Ｖi の大きさに換算するデータを、次式の
関係により求めて格納しておく。 ＶD ＝１−ｅ-(1/CR)・T …(3) 但し、CR：抵抗ＲとコンデンサＣとの積 Ｔ：計時値（積分時間）
変換器の構成を示すブロック図である。積分器２は、電
源ＶA を抵抗ＲとコンデンサＣとの直列回路を介して接
地する回路と、コンデンサＣに並列接続したスイッチＳ
とから構成される。積分器２の抵抗ＲとコンデンサＣと
の接続部から出力される積分器２の出力は比較器３の負
入力端子−に入力され、比較器３の正入力端子＋にはア
ナログ信号たる入力電圧Ｖi が入力される。比較器３の
出力は電気的に絶縁する光アイソレータ４を介して、計
時手段1a及びROM(読出し専用メモリ) 1bを内蔵している
マイクロコンピュータ１へ入力される。マイクロコンピ
ュータ１から出力されるリセット信号RST は積分器２の
スイッチＳに与えられる。ROM 1bには計時手段1aの計時
値を入力電圧Ｖi の大きさに換算するデータを、次式の
関係により求めて格納しておく。 ＶD ＝１−ｅ-(1/CR)・T …(3) 但し、CR：抵抗ＲとコンデンサＣとの積 Ｔ：計時値（積分時間）
【００２２】次にこのアナログ／デジタル変換器の動作
を、その各部信号のタイミングチャートを示す図９及び
マイクロコンピュータ１の制御内容を示す図10のフロー
チャートとともに説明する。
を、その各部信号のタイミングチャートを示す図９及び
マイクロコンピュータ１の制御内容を示す図10のフロー
チャートとともに説明する。
【００２３】先ず、入力電圧Ｖi を比較器３の正入力端
子＋へ入力し、マイクロコンピュータ１から図９(a) に
示すワンショットパルスからなるリセット信号RST を出
力させる(S1)。そうするとスイッチＳが閉路してコンデ
ンサＣの端子電圧、つまり積分器２の出力は図９(b) に
示すように０Ｖになって、比較器３の負入力端子−に０
Ｖが与えられて、その出力が図９(c) に示すようにＬレ
ベルになる。この比較器３の出力が光アイソレータ４を
介してマイクロコンピュータ１に入力されて、マイクロ
コンピュータ１内の計時手段1aが計時動作を開始する(S
2)。この計時動作は例えばマイクロコンピュータ１内の
クロックをカウントする。
子＋へ入力し、マイクロコンピュータ１から図９(a) に
示すワンショットパルスからなるリセット信号RST を出
力させる(S1)。そうするとスイッチＳが閉路してコンデ
ンサＣの端子電圧、つまり積分器２の出力は図９(b) に
示すように０Ｖになって、比較器３の負入力端子−に０
Ｖが与えられて、その出力が図９(c) に示すようにＬレ
ベルになる。この比較器３の出力が光アイソレータ４を
介してマイクロコンピュータ１に入力されて、マイクロ
コンピュータ１内の計時手段1aが計時動作を開始する(S
2)。この計時動作は例えばマイクロコンピュータ１内の
クロックをカウントする。
【００２４】またリセット信号RST が消滅した時点か
ら、コンデンサＣが抵抗Ｒを介して電源ＶA により充電
されて、コンデンサＣの端子電圧、つまり積分器２の出
力は図９(b) に示すように時間経過とともに曲線的に上
昇させる積分動作をする。比較器３はそれに入力された
積分器２の出力と入力電圧Ｖi とを比較する。そして、
図９(b) に示すように、積分器２の出力が入力電圧Ｖi
に達したときに、比較器３の出力は図９(c) に示すよう
に反転する。このとき、マイクロコンピュータ１によ
り、比較器３の出力が反転したと判断すると(S3)、比較
器３の出力が反転するまでの計時値、つまり積分時間Ｔ
をマイクロコンピュータ１が取り込んで、その積分時間
Ｔに対応する入力電圧Ｖi のデジタル値を読出し(S4)、
アナログ信号たる入力電圧Ｖi をデジタル値に変換して
マイクロコンピュータ１が取り込む。
ら、コンデンサＣが抵抗Ｒを介して電源ＶA により充電
されて、コンデンサＣの端子電圧、つまり積分器２の出
力は図９(b) に示すように時間経過とともに曲線的に上
昇させる積分動作をする。比較器３はそれに入力された
積分器２の出力と入力電圧Ｖi とを比較する。そして、
図９(b) に示すように、積分器２の出力が入力電圧Ｖi
に達したときに、比較器３の出力は図９(c) に示すよう
に反転する。このとき、マイクロコンピュータ１によ
り、比較器３の出力が反転したと判断すると(S3)、比較
器３の出力が反転するまでの計時値、つまり積分時間Ｔ
をマイクロコンピュータ１が取り込んで、その積分時間
Ｔに対応する入力電圧Ｖi のデジタル値を読出し(S4)、
アナログ信号たる入力電圧Ｖi をデジタル値に変換して
マイクロコンピュータ１が取り込む。
【００２５】即ち、入力電圧Ｖi が高い程、比較器３の
出力が反転するまでに要する時間が長くなるから、計時
値は入力電圧に比例することになり、計時値に基づいて
アナログ信号の大きさを測定できる。したがって、この
アナログ／デジタル変換器は、ROM 1bを備えて、ROM 1b
には計時値と、入力電圧Ｖi のデジタル値と対応させた
データを格納しておくから、計時値に基づいてROM 1bを
読出して高速でデジタル値に変換することができる。ま
た計時動作をマイクロコンピュータ１内で行うから、従
来のようなコントロールロジック、カウンタ，ラッチ等
が不要になってアナログ／デジタル変換器の回路構成を
簡素化できコストダウンが図れる。
出力が反転するまでに要する時間が長くなるから、計時
値は入力電圧に比例することになり、計時値に基づいて
アナログ信号の大きさを測定できる。したがって、この
アナログ／デジタル変換器は、ROM 1bを備えて、ROM 1b
には計時値と、入力電圧Ｖi のデジタル値と対応させた
データを格納しておくから、計時値に基づいてROM 1bを
読出して高速でデジタル値に変換することができる。ま
た計時動作をマイクロコンピュータ１内で行うから、従
来のようなコントロールロジック、カウンタ，ラッチ等
が不要になってアナログ／デジタル変換器の回路構成を
簡素化できコストダウンが図れる。
【００２６】図11はアナログ／デジタル変換器の他の構
成を示すブロック図である。多種類のアナログ信号たる
入力電圧Ｖi1…Ｖinが信号切換器５に入力される。信号
切換器５にはマイクロコンピュータ１からの切換指令信
号SEL が光アイソレータ４を介して与えられる。信号切
換器５が選択した入力電圧は比較器３の正入力端子＋へ
入力される。それ以外の構成は図８に示したアナログ／
デジタル変換器の構成と同様となっている。このアナロ
グ／デジタル変換器は前述したと同様にしてアナログ信
号をデジタル値に変換できる。また多種類のアナログ信
号をマイクロコンピュータ１により択一的に選択して、
選択したアナログ信号をデジタル値に変換できる。
成を示すブロック図である。多種類のアナログ信号たる
入力電圧Ｖi1…Ｖinが信号切換器５に入力される。信号
切換器５にはマイクロコンピュータ１からの切換指令信
号SEL が光アイソレータ４を介して与えられる。信号切
換器５が選択した入力電圧は比較器３の正入力端子＋へ
入力される。それ以外の構成は図８に示したアナログ／
デジタル変換器の構成と同様となっている。このアナロ
グ／デジタル変換器は前述したと同様にしてアナログ信
号をデジタル値に変換できる。また多種類のアナログ信
号をマイクロコンピュータ１により択一的に選択して、
選択したアナログ信号をデジタル値に変換できる。
【００２７】図12はアナログ／デジタル変換器の更に他
の構成を示すブロック図である。比較器３の出力を光ア
イソレータ４を介して、マイクロコンピュータ１の外部
に設けた計時手段６へ入力しており、計時手段６の計時
値はマイクロコンピュータ１へ入力される。それ以外の
構成は図８に示した構成と同様となっている。このよう
に計時手段６をマイクロコンピュータ１の外部に設けて
も、前述したと同様にアナログ信号をデジタル値に変換
できる。
の構成を示すブロック図である。比較器３の出力を光ア
イソレータ４を介して、マイクロコンピュータ１の外部
に設けた計時手段６へ入力しており、計時手段６の計時
値はマイクロコンピュータ１へ入力される。それ以外の
構成は図８に示した構成と同様となっている。このよう
に計時手段６をマイクロコンピュータ１の外部に設けて
も、前述したと同様にアナログ信号をデジタル値に変換
できる。
【００２８】図13は第３発明に係るアナログ／デジタル
変換器の構成を示すブロック図である。アナログ信号た
る入力電圧Ｖi がスイッチ10の切換回路10a を介して積
分器２へ入力され、また基準電源Ｅの基準電圧−Ｖref
がスイッチ10の切換回路10bを介して積分器２へ入力さ
れる。積分器２の出力は比較器３の負入力端子−へ入力
され、その正入力端子＋は接地される。比較器３の出力
は光アイソレータ４を介して、カウンタ又はタイマ等か
らなる計時手段1aを内蔵しているマイクロコンピュータ
１に入力される。マイクロコンピュータ１から出力され
る、スイッチ10を切換えるための指令信号STはスイッチ
10へ与えられる。なお、スイッチ10と、積分器２と、比
較器３とによりアナログ、デジタル変換部７が構成され
る。
変換器の構成を示すブロック図である。アナログ信号た
る入力電圧Ｖi がスイッチ10の切換回路10a を介して積
分器２へ入力され、また基準電源Ｅの基準電圧−Ｖref
がスイッチ10の切換回路10bを介して積分器２へ入力さ
れる。積分器２の出力は比較器３の負入力端子−へ入力
され、その正入力端子＋は接地される。比較器３の出力
は光アイソレータ４を介して、カウンタ又はタイマ等か
らなる計時手段1aを内蔵しているマイクロコンピュータ
１に入力される。マイクロコンピュータ１から出力され
る、スイッチ10を切換えるための指令信号STはスイッチ
10へ与えられる。なお、スイッチ10と、積分器２と、比
較器３とによりアナログ、デジタル変換部７が構成され
る。
【００２９】次にこのように構成したアナログ／デジタ
ル変換器の動作を、その各部信号のタイミングチャート
を示す図14及びマイクロコンピュータの制御内容を示す
図15のフローチャートとともに説明する。
ル変換器の動作を、その各部信号のタイミングチャート
を示す図14及びマイクロコンピュータの制御内容を示す
図15のフローチャートとともに説明する。
【００３０】先ず、マイクロコンピュータ１によりスイ
ッチ10を切換える切換指令信号STを出力する(S1)。そう
すると図14(c) に示すように切換回路10a が閉路し、図
14(d) に示すように切換回路10b が開路し、積分器２は
入力電圧Ｖi により積分動作を開始する(S2)。そして積
分器２の出力は図14(a) に示すように負方向に直線的に
増加 (直線は右下り）していく。そして所定時間Ｔi が
経過したか否かを判断し(S3)、経過したと判断するとマ
イクロコンピュータ１から再び指令信号STを出力する(S
4)。そうすると今度は切換回路10a が開路し、切換回路
10b が閉路する。それにより積分器２は基準電圧−Ｖ
ref により積分動作して、積分器２の出力は図14(a) に
示すように正方向へ増大していく。そして基準電圧Ｖ
ref により積分動作した時点から計時手段1aにより計時
を開始する(S5)。
ッチ10を切換える切換指令信号STを出力する(S1)。そう
すると図14(c) に示すように切換回路10a が閉路し、図
14(d) に示すように切換回路10b が開路し、積分器２は
入力電圧Ｖi により積分動作を開始する(S2)。そして積
分器２の出力は図14(a) に示すように負方向に直線的に
増加 (直線は右下り）していく。そして所定時間Ｔi が
経過したか否かを判断し(S3)、経過したと判断するとマ
イクロコンピュータ１から再び指令信号STを出力する(S
4)。そうすると今度は切換回路10a が開路し、切換回路
10b が閉路する。それにより積分器２は基準電圧−Ｖ
ref により積分動作して、積分器２の出力は図14(a) に
示すように正方向へ増大していく。そして基準電圧Ｖ
ref により積分動作した時点から計時手段1aにより計時
を開始する(S5)。
【００３１】そして図14(a) に示すように積分器２の出
力が０Ｖに達したとき比較器３の出力が反転する。マイ
クロコンピュータ１により比較器３の出力が反転したと
判断すると(S6)、そのときの計時手段1aの計時値
Ｔref 、つまり積分時間を、例えば図示しないメモリに
書込み保持する(S7)。そして、この計時値Ｔref によ
り、入力電圧Ｖi のデジタル値ＶD を次式から算出する
(S8)。 ＶD ＝（Ｖref ／Ｔi ）Ｔref …(4) これにより、入力電圧Ｖi により積分動作させる所定時
間Ｔi を変更すれば、積分器２の出力が飽和しない範囲
で変換の分解能、変換速度を変更できる。例えば所定時
間Ｔi を1/2 にすれば、分解能は1/2 、変換速度は２倍
になる。したがって、アナログ信号の必要とする分解能
に合わせて変換速度を調整することにより、変換効率が
最もよいアナログ／デジタル変換にすることができる。
力が０Ｖに達したとき比較器３の出力が反転する。マイ
クロコンピュータ１により比較器３の出力が反転したと
判断すると(S6)、そのときの計時手段1aの計時値
Ｔref 、つまり積分時間を、例えば図示しないメモリに
書込み保持する(S7)。そして、この計時値Ｔref によ
り、入力電圧Ｖi のデジタル値ＶD を次式から算出する
(S8)。 ＶD ＝（Ｖref ／Ｔi ）Ｔref …(4) これにより、入力電圧Ｖi により積分動作させる所定時
間Ｔi を変更すれば、積分器２の出力が飽和しない範囲
で変換の分解能、変換速度を変更できる。例えば所定時
間Ｔi を1/2 にすれば、分解能は1/2 、変換速度は２倍
になる。したがって、アナログ信号の必要とする分解能
に合わせて変換速度を調整することにより、変換効率が
最もよいアナログ／デジタル変換にすることができる。
【００３２】また、所定時間Ｔi の決定及び基準電圧Ｖ
ref により積分する動作時間Ｔｒｅｆの計時をマイクロ
コンピュータ１により行うため、マイクロコンピュータ
１からは指令信号ＳＴを出力し、比較器３の出力をマイ
クロコンピュータへ入力させるだけでよいから、アナロ
グ、デジタル変換部７とマイクロコンピュータとの間の
信号線の数を極めて少なくでき、回路の構成も簡素化で
きる。
ref により積分する動作時間Ｔｒｅｆの計時をマイクロ
コンピュータ１により行うため、マイクロコンピュータ
１からは指令信号ＳＴを出力し、比較器３の出力をマイ
クロコンピュータへ入力させるだけでよいから、アナロ
グ、デジタル変換部７とマイクロコンピュータとの間の
信号線の数を極めて少なくでき、回路の構成も簡素化で
きる。
【００３３】図16はアナログ／デジタル変換器の他の構
成を示すブロック図である。多種類のアナログ信号たる
入力電圧Ｖi1…Ｖinが信号切換器５に入力される。信号
切換器５には、マイクロコンピュータ１からの切換指令
信号STが光アイソレータ４を介して与えられる。信号切
換器５が択一的に選択した入力電圧はアナログ、デジタ
ル変換部７へ入力される。それ以外の構成は図13に示す
構成と同様となっている。このように構成すれば、多種
類のアナログ信号を、アナログ信号単位にデジタル値に
変換する分解能及び変換速度を変更できる。
成を示すブロック図である。多種類のアナログ信号たる
入力電圧Ｖi1…Ｖinが信号切換器５に入力される。信号
切換器５には、マイクロコンピュータ１からの切換指令
信号STが光アイソレータ４を介して与えられる。信号切
換器５が択一的に選択した入力電圧はアナログ、デジタ
ル変換部７へ入力される。それ以外の構成は図13に示す
構成と同様となっている。このように構成すれば、多種
類のアナログ信号を、アナログ信号単位にデジタル値に
変換する分解能及び変換速度を変更できる。
【００３４】図17は第４発明に係るアナログ／デジタル
変換器の要部の構成を示すブロック図である。マイクロ
コンピュータ１には計時手段1aと、デジタル信号入力部
1dと、デジタル信号出力部1eとを備えて、比較器３の出
力をデジタル信号入力部1dに入力するようにし、計時手
段1aの起動及びスイッチ10を切換える指令信号をプログ
ラムにより制御するようにし、指令信号をデジタル信号
出力部1eからスイッチ10へ与えるようにする。それ以外
の構成は図13に示す構成と同様にする。
変換器の要部の構成を示すブロック図である。マイクロ
コンピュータ１には計時手段1aと、デジタル信号入力部
1dと、デジタル信号出力部1eとを備えて、比較器３の出
力をデジタル信号入力部1dに入力するようにし、計時手
段1aの起動及びスイッチ10を切換える指令信号をプログ
ラムにより制御するようにし、指令信号をデジタル信号
出力部1eからスイッチ10へ与えるようにする。それ以外
の構成は図13に示す構成と同様にする。
【００３５】このように構成すれば従来のアナログ、デ
ジタル変換回路 (図１参照) のクロック発生器のクロッ
クの代わりにマイクロコンピュータ内のクロックを用い
ることができ、コントロールロジックをフローチャート
の如きソフトウェアにすることができる。またカウン
タ，ラッチの代わりに計時手段及びレジスタを用いるこ
とができる。そのためクロック発生器、コントロールロ
ジック及びカウンタ，ラッチが不要となり、回路の構成
を大幅に簡素化できて、コストダウンが図れる。また、
光アイソレータの代わりにフォトカプラを用いれば、３
回路のフォトカプラで同じ目的を達成できる。
ジタル変換回路 (図１参照) のクロック発生器のクロッ
クの代わりにマイクロコンピュータ内のクロックを用い
ることができ、コントロールロジックをフローチャート
の如きソフトウェアにすることができる。またカウン
タ，ラッチの代わりに計時手段及びレジスタを用いるこ
とができる。そのためクロック発生器、コントロールロ
ジック及びカウンタ，ラッチが不要となり、回路の構成
を大幅に簡素化できて、コストダウンが図れる。また、
光アイソレータの代わりにフォトカプラを用いれば、３
回路のフォトカプラで同じ目的を達成できる。
【００３６】
【発明の効果】以上詳述したように、第１及び第２の発
明によれば、部品数が少ない簡単な回路構成により、ア
ナログ信号をデジタル値に変換できる安価なアナログ／
デジタル変換器を提供できる。また第３及び第４の発明
によれば、簡単な回路構成によりアナログ信号をデジタ
ル値に変換することができ、またアナログ信号をデジタ
ル値に変換する分解能及び変換速度を変更できるアナロ
グ／デジタル変換器を提供できる等の優れた効果を奏す
る。
明によれば、部品数が少ない簡単な回路構成により、ア
ナログ信号をデジタル値に変換できる安価なアナログ／
デジタル変換器を提供できる。また第３及び第４の発明
によれば、簡単な回路構成によりアナログ信号をデジタ
ル値に変換することができ、またアナログ信号をデジタ
ル値に変換する分解能及び変換速度を変更できるアナロ
グ／デジタル変換器を提供できる等の優れた効果を奏す
る。
【図１】従来のアナログ、デジタル変換回路の構成を示
すブロック図である。
すブロック図である。
【図２】図１に示すアナログ、デジタル変換回路の各部
信号のタイミングチャートである。
信号のタイミングチャートである。
【図３】第１発明に係るアナログ／デジタル変換器の構
成を示すブロック図である。
成を示すブロック図である。
【図４】図３に示すアナログ／デジタル変換器の各部信
号のタイミングチャートである。
号のタイミングチャートである。
【図５】マイクロコンピュータの制御内容を示すフロー
チャートである。
チャートである。
【図６】他の構成を示すアナログ／デジタル変換器のブ
ロック図である。
ロック図である。
【図７】更に他の構成を示すアナログ／デジタル変換器
のブロック図である。
のブロック図である。
【図８】第２発明に係るアナログ／デジタル変換器の構
成を示すブロック図である。
成を示すブロック図である。
【図９】図８に示すアナログ／デジタル変換器の各部信
号のタイミングチャートである。
号のタイミングチャートである。
【図１０】マイクロコンピュータの制御内容を示すフロ
ーチャートである。
ーチャートである。
【図１１】他の構成を示すアナログ／デジタル変換器の
ブロック図である。
ブロック図である。
【図１２】更に他の構成を示すアナログ／デジタル変換
器のブロック図である。
器のブロック図である。
【図１３】第３発明に係るアナログ／デジタル変換器の
構成を示すブロック図である。
構成を示すブロック図である。
【図１４】図13に示すアナログ／デジタル変換器の各部
信号のタイミングチャートである。
信号のタイミングチャートである。
【図１５】マイクロコンピュータの制御内容を示すフロ
ーチャートである。
ーチャートである。
【図１６】他の構成を示すアナログ／デジタル変換器の
ブロック図である。
ブロック図である。
【図１７】第４発明に係るアナログ／デジタル変換器の
要部の構成を示すブロック図である。
要部の構成を示すブロック図である。
１ マイクロコンピュータ 1a 計時手段 1b ROM 1d デジタル信号入力部 1e デジタル信号出力部 ２ 積分器 ３ 比較器 ５ 信号切換器 Ｅ 基準電源 Ｓ スイッチ Ｃ コンデンサ
Claims (4)
- 【請求項１】 マイクロコンピュータを用いてアナログ
信号をデジタル値に変換するアナログ／デジタル変換器
において、前記マイクロコンピュータによる指令によ
り、基準電圧による積分動作を開始する積分器と、該積
分器の出力及び前記アナログ信号を比較する比較器と、
積分動作開始時点から計時動作を開始する計時手段とを
備え、計時動作開始後に比較器の出力が反転した時点の
計時値に基づいてアナログ信号のデジタル値を得べく構
成してあることを特徴とするアナログ／デジタル変換
器。 - 【請求項２】 マイクロコンピュータを用いて、アナロ
グ信号をデジタル値に変換するアナログ／デジタル変換
器において、前記マイクロコンピュータによる指令によ
り、コンデンサの充電が開始される積分器と、該積分器
の出力及び前記アナログ信号を比較する比較器と、コン
デンサの充電開始時点から計時を開始する計時手段と、
該計時手段の計時値に対応するデジタル値を格納するRO
M とを備え、前記計時手段の計時値に基づいて前記ROM
を読み出してアナログ信号のデジタル値を得べく構成し
てあることを特徴とするアナログ／デジタル変換器。 - 【請求項３】 マイクロコンピュータを用いて、アナロ
グ信号をデジタル値に変換するアナログ／デジタル変換
器において、前記マイクロコンピュータからの指令によ
り、前記アナログ信号及び基準電圧を択一的に選択する
切換手段と、該切換手段が選択したアナログ信号及び基
準電圧により積分動作する積分器と、積分器が基準電圧
による積分動作を開始した時点から計時動作を開始する
計時手段とを備え、アナログ信号による積分動作の時間
を変更して、分解能及び変換速度を変更すべく構成して
あることを特徴とするアナログ／デジタル変換器。 - 【請求項４】 マイクロコンピュータを用いて、アナロ
グ信号をデジタル値に変換するアナログ／デジタル変換
器において、前記アナログ信号および基準電圧を択一的
に切換える切換手段と、該切換手段が選択したアナログ
信号及び基準電圧により積分動作する積分器の出力及び
基準電圧を比較する比較手段と、前記マイクロコンピュ
ータに備えている、計時手段を、前記切換手段に与える
切換指令信号を出力すべきデジタル信号出力部と、前記
比較手段の出力を入力すべきデジタル信号入力部とを備
え、マイクロコンピュータの制御プログラムにより、ア
ナログ信号により積分動作の時間を変更して分解能及び
変換速度を変更すべく構成してあることを特徴とするア
ナログ／デジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30225292A JPH06152422A (ja) | 1992-11-12 | 1992-11-12 | アナログ／デジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30225292A JPH06152422A (ja) | 1992-11-12 | 1992-11-12 | アナログ／デジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152422A true JPH06152422A (ja) | 1994-05-31 |
Family
ID=17906782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30225292A Pending JPH06152422A (ja) | 1992-11-12 | 1992-11-12 | アナログ／デジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016109660A (ja) * | 2014-05-02 | 2016-06-20 | 株式会社半導体エネルギー研究所 | 表示装置及び入出力装置 |
-
1992
- 1992-11-12 JP JP30225292A patent/JPH06152422A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016109660A (ja) * | 2014-05-02 | 2016-06-20 | 株式会社半導体エネルギー研究所 | 表示装置及び入出力装置 |
| US10521032B2 (en) | 2014-05-02 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and input/output device |
| US11307687B2 (en) | 2014-05-02 | 2022-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and input/output device |
| US11644918B2 (en) | 2014-05-02 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and input/output device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4034364A (en) | Analog-digital converter | |
| JPS6255734B2 (ja) | ||
| JPH04345321A (ja) | ジュアルスロープインテグレーティングａ／ｄコンバーター | |
| JPH06152422A (ja) | アナログ／デジタル変換器 | |
| US4661803A (en) | Analog/digital converter | |
| JP2519545Y2 (ja) | 縦続積分型ａ／ｄ変換器 | |
| JP2001160756A (ja) | アナログ・デジタル変換器 | |
| JPH0697744B2 (ja) | 積分型アナログ／デジタル変換方法および装置 | |
| SU1624495A1 (ru) | Устройство дл счета числа нагружений металлоконструкций | |
| JPS6016017A (ja) | パルス幅電圧変換器 | |
| JPS6011492B2 (ja) | アナログ・デジタル変換器 | |
| SU1091336A1 (ru) | Преобразователь напр жени в интервал времени | |
| JPH08172358A (ja) | Ａ／ｄコンバータ | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| SU1101848A1 (ru) | Логарифмический аналого-цифровой преобразователь | |
| JPS6022682Y2 (ja) | デイジタル・アナログ変換器 | |
| SU1486952A1 (ru) | Устройство для преобразования в код сопротивлений регулирующих резисторов (5.7) | |
| SU1420537A1 (ru) | Электрометрический преобразователь зар да | |
| JPH034139B2 (ja) | ||
| JPH0772187A (ja) | 電圧測定装置 | |
| JPS59230324A (ja) | Ａ／ｄ変換制御方法 | |
| GB2120481A (en) | Improvements in or relating to analogue to digital converters | |
| SU1094145A1 (ru) | Функциональный преобразователь напр жени в частоту | |
| SU1645940A1 (ru) | Устройство дл определени экстремумов электрического сигнала | |
| JPH049011B2 (ja) |