JPH06151703A - 半導体装置及びその成形方法 - Google Patents
半導体装置及びその成形方法Info
- Publication number
- JPH06151703A JPH06151703A JP31924392A JP31924392A JPH06151703A JP H06151703 A JPH06151703 A JP H06151703A JP 31924392 A JP31924392 A JP 31924392A JP 31924392 A JP31924392 A JP 31924392A JP H06151703 A JPH06151703 A JP H06151703A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mold
- semiconductor chips
- semiconductor device
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 樹脂成形後の放冷過程において反り等の変形
が発生せず、半導体装置の高集積化及び薄型化に当たり
ウェーハの薄肉化が必要とされない新規な構成のモール
ド・パッケージからなる半導体装置を提供する。 【構成】 半導体装置１０は、バンプ１４を相互に対向
させた２個の半導体チップ１２と、２個の半導体チップ
の間に配設され、かつバンプを介して半導体チップを外
部に電気的に接続する内部リード１６とを備えている。
内部リードの一方の端部２０は、バンプに向かって相互
に離間するように二股状に形成されていて、二股状端部
の各先端が対応するバンプにそれぞれ電気的に接続され
ている。半導体チップのバンプ側と対向する面を露出さ
せ、かつ内部リードの他方の端部２１が外部に延出させ
るように、２個の半導体チップと内部リードとを樹脂１
８によりパッケージに成形する。
が発生せず、半導体装置の高集積化及び薄型化に当たり
ウェーハの薄肉化が必要とされない新規な構成のモール
ド・パッケージからなる半導体装置を提供する。 【構成】 半導体装置１０は、バンプ１４を相互に対向
させた２個の半導体チップ１２と、２個の半導体チップ
の間に配設され、かつバンプを介して半導体チップを外
部に電気的に接続する内部リード１６とを備えている。
内部リードの一方の端部２０は、バンプに向かって相互
に離間するように二股状に形成されていて、二股状端部
の各先端が対応するバンプにそれぞれ電気的に接続され
ている。半導体チップのバンプ側と対向する面を露出さ
せ、かつ内部リードの他方の端部２１が外部に延出させ
るように、２個の半導体チップと内部リードとを樹脂１
８によりパッケージに成形する。
Description
【０００１】
【産業上の利用分野】本発明は、モールド・パッケージ
の半導体装置に関し、更に詳細には反り等の変形が生じ
ないように、かつ半導体チップの高集積化、半導体装置
自身の薄型化を達成するようにモールド・パッケージ化
された半導体装置に関するものである。
の半導体装置に関し、更に詳細には反り等の変形が生じ
ないように、かつ半導体チップの高集積化、半導体装置
自身の薄型化を達成するようにモールド・パッケージ化
された半導体装置に関するものである。
【０００２】
【従来の技術】モールド・パッケージとは、故障や劣化
を防ぐために、半導体チップと内部リードとの接続部を
含めて半導体チップを樹脂のモールド成形によって封止
して外気と半導体チップとを相互に遮断したパッケージ
である。従来のモールド・パッケージでは、半導体チッ
プの一方の面は、表面から露出しており、他方の面、即
ちバンプ側の面は樹脂によって比較的厚く被覆されてい
る。内部リードは、必要に応じ、ＳＯＰ（ Small Outli
ne Package）タイプのようにパッケージの左右２方から
延出したり、又はＱＦＰ（Quad Flat Package ）タイプ
のようにパッケージの四方から延出したりしている。
を防ぐために、半導体チップと内部リードとの接続部を
含めて半導体チップを樹脂のモールド成形によって封止
して外気と半導体チップとを相互に遮断したパッケージ
である。従来のモールド・パッケージでは、半導体チッ
プの一方の面は、表面から露出しており、他方の面、即
ちバンプ側の面は樹脂によって比較的厚く被覆されてい
る。内部リードは、必要に応じ、ＳＯＰ（ Small Outli
ne Package）タイプのようにパッケージの左右２方から
延出したり、又はＱＦＰ（Quad Flat Package ）タイプ
のようにパッケージの四方から延出したりしている。
【０００３】
【発明が解決しようとする課題】樹脂封止工程におい
て、モールド・パッケージは、比較的温度の高い溶融樹
脂によって樹脂封止されるので、それ自身温度が高くな
る。樹脂封止処理により温度が高くなったモールド・パ
ッケージは、放冷された後、次の仕上げ工程に移送され
る。従来のモールド・パッケージでは、その放冷過程に
おいて半導体チップとそれを封止した樹脂との熱収縮率
の違いのためその間で熱収縮量が相違し、その結果、モ
ールド・パッケージに反り等の変形が生じることがしば
しばあった。モールド・パッケージの変形は、後のマー
キング工程等の障害となるのみならず、変形が大きい場
合には不良品となり、製品合格率の低下を招いた。
て、モールド・パッケージは、比較的温度の高い溶融樹
脂によって樹脂封止されるので、それ自身温度が高くな
る。樹脂封止処理により温度が高くなったモールド・パ
ッケージは、放冷された後、次の仕上げ工程に移送され
る。従来のモールド・パッケージでは、その放冷過程に
おいて半導体チップとそれを封止した樹脂との熱収縮率
の違いのためその間で熱収縮量が相違し、その結果、モ
ールド・パッケージに反り等の変形が生じることがしば
しばあった。モールド・パッケージの変形は、後のマー
キング工程等の障害となるのみならず、変形が大きい場
合には不良品となり、製品合格率の低下を招いた。
【０００４】また、半導体装置の高集積化及び薄型化を
図るために、ＴＳＯＰ（Thin SmallOutline Packag
e）、ＴＱＦＰ（Thin Quad Flat Package）等の薄型パ
ッケージが提案され、実用化されているが、従来のマル
チ半導体チップ・モジュール形式によってそれらを製作
するには、厚さの薄い半導体チップを必要とする。それ
には、先ずウェーハ自体を薄くすることが必要になった
が、ウェーハを薄くすることは、一方で半導体チップの
低コスト化に必要なウェーハの大口径化、大チップ化と
は、相反することになる。そこで、ウェーハを薄くする
ことがそれほど必要とされない新規なモジュール形式の
薄型パッケージの実現が要望されていた。
図るために、ＴＳＯＰ（Thin SmallOutline Packag
e）、ＴＱＦＰ（Thin Quad Flat Package）等の薄型パ
ッケージが提案され、実用化されているが、従来のマル
チ半導体チップ・モジュール形式によってそれらを製作
するには、厚さの薄い半導体チップを必要とする。それ
には、先ずウェーハ自体を薄くすることが必要になった
が、ウェーハを薄くすることは、一方で半導体チップの
低コスト化に必要なウェーハの大口径化、大チップ化と
は、相反することになる。そこで、ウェーハを薄くする
ことがそれほど必要とされない新規なモジュール形式の
薄型パッケージの実現が要望されていた。
【０００５】そこで、本発明の目的は、第１にはモール
ド・パッケージの成形後の放冷過程において反り等の変
形が発生せず、第２には半導体チップの高集積化及び半
導体装置の薄型化に当たりウェーハの薄肉化が必要とさ
れない新規な構成のモールド・パッケージからなる半導
体装置を提供することである。
ド・パッケージの成形後の放冷過程において反り等の変
形が発生せず、第２には半導体チップの高集積化及び半
導体装置の薄型化に当たりウェーハの薄肉化が必要とさ
れない新規な構成のモールド・パッケージからなる半導
体装置を提供することである。
【０００６】
【課題を解決するための手段と作用】本発明者は、従来
のモールド・パッケージの変形の原因を研究した末、そ
の原因は、モールド・パッケージの相互に対向する２表
面の一方にのみ半導体チップが配置され、それと対向す
る側には樹脂のみが存在することにあることを見出し
た。また、半導体チップが一方の面にのみ配置され、他
方の面は樹脂で被覆されている従来のモールド・パッケ
ージは、半導体チップの高集積化の点で限られた空間を
無駄にしていることに気が付いた。
のモールド・パッケージの変形の原因を研究した末、そ
の原因は、モールド・パッケージの相互に対向する２表
面の一方にのみ半導体チップが配置され、それと対向す
る側には樹脂のみが存在することにあることを見出し
た。また、半導体チップが一方の面にのみ配置され、他
方の面は樹脂で被覆されている従来のモールド・パッケ
ージは、半導体チップの高集積化の点で限られた空間を
無駄にしていることに気が付いた。
【０００７】上述の目的を達成するために、かかる知見
に基づいて、本発明に係る半導体装置は、バンプを相互
に対向させて対面する複数の半導体チップと、複数の半
導体チップの間に配設され、かつバンプを介して半導体
チップを外部に電気的に接続する内部リードとを備え、
内部リードの一方の端部は、バンプに向かって相互に離
間するように二股状に形成されていると共に、該二股状
端部の各先端がバンプにそれぞれ電気的に接続され、半
導体チップのバンプ側と対向する面を露出させ、かつ内
部リードの他方の端部を外部に延出させるように、複数
の半導体チップと内部リードとを樹脂によりパッケージ
に成形してなることを特徴としている。
に基づいて、本発明に係る半導体装置は、バンプを相互
に対向させて対面する複数の半導体チップと、複数の半
導体チップの間に配設され、かつバンプを介して半導体
チップを外部に電気的に接続する内部リードとを備え、
内部リードの一方の端部は、バンプに向かって相互に離
間するように二股状に形成されていると共に、該二股状
端部の各先端がバンプにそれぞれ電気的に接続され、半
導体チップのバンプ側と対向する面を露出させ、かつ内
部リードの他方の端部を外部に延出させるように、複数
の半導体チップと内部リードとを樹脂によりパッケージ
に成形してなることを特徴としている。
【０００８】ここでバンプとは、半導体チップのパッド
電極部に設けられたワイヤレスボンディング用の突起電
極である。フリップチップ方式では、おもに半田が使用
され、テープアセンブリング方式では、２０〜３０μm
の高さのＡｕ、Ｃｕなどのバンプが使用される。本発明
で使用する内部リード及び樹脂には、常用のものを使用
できる。内部リードの二股状端部の各先端をバンプにそ
れぞれ電気的に接続するには、例えば既知の熱圧着方法
等により行う。本発明では、半導体チップを対面して配
設することにより、半導体チップの配置がパッケージの
対向する両面で同じになるので、半導体パッケージの熱
収縮量が、パッケージの対向する両面において同じにな
り、従来のモールド・パッケージにおいて発生していた
ような反り等の変形が生じない。更に、内部リードの先
端は、対向して配設された半導体チップのバンプに向け
相互に離間するように二股状に形成されていて、それぞ
れが弾性的にバンプに接触し、かつ熱圧着されるので、
それにより内部リードとバンプとを確実に電気的に接続
すると共に半導体チップを所定の間隔に離隔して位置せ
しめることができる。また、半導体チップを対向して配
設することは、従来のパッケージでは樹脂が占めていた
空間に半導体チップを配設することを意味し、同じ厚さ
のパッケージであっても、高集積度で半導体チップを配
置できた結果となる。
電極部に設けられたワイヤレスボンディング用の突起電
極である。フリップチップ方式では、おもに半田が使用
され、テープアセンブリング方式では、２０〜３０μm
の高さのＡｕ、Ｃｕなどのバンプが使用される。本発明
で使用する内部リード及び樹脂には、常用のものを使用
できる。内部リードの二股状端部の各先端をバンプにそ
れぞれ電気的に接続するには、例えば既知の熱圧着方法
等により行う。本発明では、半導体チップを対面して配
設することにより、半導体チップの配置がパッケージの
対向する両面で同じになるので、半導体パッケージの熱
収縮量が、パッケージの対向する両面において同じにな
り、従来のモールド・パッケージにおいて発生していた
ような反り等の変形が生じない。更に、内部リードの先
端は、対向して配設された半導体チップのバンプに向け
相互に離間するように二股状に形成されていて、それぞ
れが弾性的にバンプに接触し、かつ熱圧着されるので、
それにより内部リードとバンプとを確実に電気的に接続
すると共に半導体チップを所定の間隔に離隔して位置せ
しめることができる。また、半導体チップを対向して配
設することは、従来のパッケージでは樹脂が占めていた
空間に半導体チップを配設することを意味し、同じ厚さ
のパッケージであっても、高集積度で半導体チップを配
置できた結果となる。
【０００９】本発明に係る上述の半導体装置を製造する
ために、樹脂封止用金型は、各々に設けられた凹部が型
閉状態で上述の半導体装置の外形と同じ輪郭のキャビテ
ィを協働して形成するようにされた対の金型からなり、
金型の各々は、該金型を貫通して凹部の底面で開口した
真空吸引孔を備え、底面に接触している半導体チップを
真空吸引孔を介して吸引することにより、底面に半導体
チップを吸着させるようにしたことを特徴としている。
ために、樹脂封止用金型は、各々に設けられた凹部が型
閉状態で上述の半導体装置の外形と同じ輪郭のキャビテ
ィを協働して形成するようにされた対の金型からなり、
金型の各々は、該金型を貫通して凹部の底面で開口した
真空吸引孔を備え、底面に接触している半導体チップを
真空吸引孔を介して吸引することにより、底面に半導体
チップを吸着させるようにしたことを特徴としている。
【００１０】本発明によれば、真空装置に接続された上
記真空吸引孔を介して対の金型の凹部の底面の所定位置
に２個の半導体チップをそれぞれ吸着させることによ
り、半導体チップを所定の相互関係位置に保持できる。
これにより、上述の半導体装置の樹脂成形が極めて容易
となる。尚、対の金型を上下の配置関係で使用する場合
には、下型の金型についてはその凹部底面の所定位置に
半導体チップを載置するだけでもよく、必ずしも真空吸
引を必要としないので、その場合には下型には真空吸引
孔を必要とはしない。
記真空吸引孔を介して対の金型の凹部の底面の所定位置
に２個の半導体チップをそれぞれ吸着させることによ
り、半導体チップを所定の相互関係位置に保持できる。
これにより、上述の半導体装置の樹脂成形が極めて容易
となる。尚、対の金型を上下の配置関係で使用する場合
には、下型の金型についてはその凹部底面の所定位置に
半導体チップを載置するだけでもよく、必ずしも真空吸
引を必要としないので、その場合には下型には真空吸引
孔を必要とはしない。
【００１１】本発明に係る上述の半導体装置を製造する
方法は、上述の対の金型を所定の位置に配置し、バンプ
を相互に対向させるようにして半導体チップを対の金型
のぞれぞれの凹部の底面に配置し、半導体チップを真空
吸引孔を介して吸引することにより底面に吸着させ、一
方の端部が相互に離間するように二股状に形成されてい
る内部リードを金型に吸着された半導体チップの間に配
置し、かつ該二股状先端の各々をそれぞれ半導体チップ
のバンプに指向させ、対の金型を相互に突き合わせてキ
ャビティを形成すると共に内部リードの二股状先端のそ
れぞれを半導体チップのバンプに接触させ、次いで、接
触させた内部リードの二股状先端とバンプとをボンディ
ングした後樹脂を金型のキャビティに導入するか、又は
ボンディングしつつ同時に樹脂を金型のキャビティに導
入する工程を有することを特徴としている。本発明方法
において、接触した内部リードの二股状先端とバンプと
のボンディングは、例えば既知の熱圧着方法等により行
われる。上述のように構成された本発明方法は、上述の
本発明に係る半導体装置の成形に最適の方法である。
方法は、上述の対の金型を所定の位置に配置し、バンプ
を相互に対向させるようにして半導体チップを対の金型
のぞれぞれの凹部の底面に配置し、半導体チップを真空
吸引孔を介して吸引することにより底面に吸着させ、一
方の端部が相互に離間するように二股状に形成されてい
る内部リードを金型に吸着された半導体チップの間に配
置し、かつ該二股状先端の各々をそれぞれ半導体チップ
のバンプに指向させ、対の金型を相互に突き合わせてキ
ャビティを形成すると共に内部リードの二股状先端のそ
れぞれを半導体チップのバンプに接触させ、次いで、接
触させた内部リードの二股状先端とバンプとをボンディ
ングした後樹脂を金型のキャビティに導入するか、又は
ボンディングしつつ同時に樹脂を金型のキャビティに導
入する工程を有することを特徴としている。本発明方法
において、接触した内部リードの二股状先端とバンプと
のボンディングは、例えば既知の熱圧着方法等により行
われる。上述のように構成された本発明方法は、上述の
本発明に係る半導体装置の成形に最適の方法である。
【００１２】
【実施例】以下に、添付図面を参照して実施例に基づき
本発明をより詳細に説明する。図１は本発明に係る半導
体装置の一実施例の平面図であり、図２は図１に示した
本発明に係る半導体装置の実施例の線Ｘ−Ｘでの概念的
断面図である。実施例の半導体装置１０は、パッケージ
の対向する上下の面に配設された２個の半導体チップ１
２、１２と、半導体チップのバンプ１４に熱圧着された
内部リード１６と、樹脂部１８とから主として構成され
ている。樹脂部１８は、半導体チップ１２、１２と内部
リード１６とを樹脂封止する共にそれらを一体化した樹
脂成形体を構成している。尚、本実施例で使用されてい
る樹脂は、ＥＭＥ−６１００ＲＳである。
本発明をより詳細に説明する。図１は本発明に係る半導
体装置の一実施例の平面図であり、図２は図１に示した
本発明に係る半導体装置の実施例の線Ｘ−Ｘでの概念的
断面図である。実施例の半導体装置１０は、パッケージ
の対向する上下の面に配設された２個の半導体チップ１
２、１２と、半導体チップのバンプ１４に熱圧着された
内部リード１６と、樹脂部１８とから主として構成され
ている。樹脂部１８は、半導体チップ１２、１２と内部
リード１６とを樹脂封止する共にそれらを一体化した樹
脂成形体を構成している。尚、本実施例で使用されてい
る樹脂は、ＥＭＥ−６１００ＲＳである。
【００１３】２個の半導体チップ１２は、それぞれが同
じ半導体チップであって、バンプ１４が相互に対向する
位置でパッケージの上下面にほぼ平行に間隔４００μm
で配置されており、バンプ側の面と対向する半導体チッ
プ１２の面は、パッケージの外面と面一で露出してい
る。本実施例では、バンプ１４は、転写バンプ方式で形
成されている。ＥＦＴＥＣＧ４Ｔ製の内部リード１６
が、２個の半導体チップ１２の間に配設されている。内
部リード１６のバンプ側端部は、先端２０が上下に二股
状に形成されており、二股のそれぞれの末端から５０〜
１００μm 程残し、先端部をハーフエッチ等の処理した
内部リードを用いている。これにより、内部リードが半
導体チップに短絡するのを防止している。また、先端部
から約２００〜５００μmの所で内部リードに曲げ加工
をしている。内部リード１６の各先端２０は、半導体チ
ップ１２のバンプ１４と弾性的に接触し、かつ熱圧着よ
り電気的に接続されている。内部リード１６の他方の端
部２１は、半導体チップ１２より外方に延在していて、
半導体装置１０を実装するプリント基板等との接続部を
構成している。
じ半導体チップであって、バンプ１４が相互に対向する
位置でパッケージの上下面にほぼ平行に間隔４００μm
で配置されており、バンプ側の面と対向する半導体チッ
プ１２の面は、パッケージの外面と面一で露出してい
る。本実施例では、バンプ１４は、転写バンプ方式で形
成されている。ＥＦＴＥＣＧ４Ｔ製の内部リード１６
が、２個の半導体チップ１２の間に配設されている。内
部リード１６のバンプ側端部は、先端２０が上下に二股
状に形成されており、二股のそれぞれの末端から５０〜
１００μm 程残し、先端部をハーフエッチ等の処理した
内部リードを用いている。これにより、内部リードが半
導体チップに短絡するのを防止している。また、先端部
から約２００〜５００μmの所で内部リードに曲げ加工
をしている。内部リード１６の各先端２０は、半導体チ
ップ１２のバンプ１４と弾性的に接触し、かつ熱圧着よ
り電気的に接続されている。内部リード１６の他方の端
部２１は、半導体チップ１２より外方に延在していて、
半導体装置１０を実装するプリント基板等との接続部を
構成している。
【００１４】内部リード１６の電極側先端２０が、上下
に二股状になって弾性的にバンプ１４と接触しているこ
とにより、バンプ１４と内部リード１６の先端２０との
電気的接続を確実にすると共に２個の半導体チップ１２
を相互に平行かつ離間して配設することを可能にしてい
る。本実施例の半導体装置１０では、２個の半導体チッ
プ１２を上下に対向して配設することにより、パッケー
ジ成形後の放冷過程における熱収縮量がパッケージの上
下の面で均一になり、従来のモールド・パッケージに生
じていたような反り等の変形が発生しない。また、２個
の半導体チップ１２、１２を対向して配設したことは、
従来のパッケージでは樹脂が占めていた空間に半導体チ
ップを１個多く配設したことになる。これは、同じ厚さ
のパッケージであっても、高集積度で半導体チップを配
置できたことを意味し、半導体装置１０は、従来のパッ
ケージに比べて、半導体チップが高集積された半導体装
置であると言える。換言すれば、半導体装置１０の構成
は、半導体チップの高集積化に当たりウェーハを薄くす
る必要のない新規なモジュール形式であって、ＴＳＯＰ
或いはＴＱＦＰ等の薄型パッケージの形成に好適であ
る。
に二股状になって弾性的にバンプ１４と接触しているこ
とにより、バンプ１４と内部リード１６の先端２０との
電気的接続を確実にすると共に２個の半導体チップ１２
を相互に平行かつ離間して配設することを可能にしてい
る。本実施例の半導体装置１０では、２個の半導体チッ
プ１２を上下に対向して配設することにより、パッケー
ジ成形後の放冷過程における熱収縮量がパッケージの上
下の面で均一になり、従来のモールド・パッケージに生
じていたような反り等の変形が発生しない。また、２個
の半導体チップ１２、１２を対向して配設したことは、
従来のパッケージでは樹脂が占めていた空間に半導体チ
ップを１個多く配設したことになる。これは、同じ厚さ
のパッケージであっても、高集積度で半導体チップを配
置できたことを意味し、半導体装置１０は、従来のパッ
ケージに比べて、半導体チップが高集積された半導体装
置であると言える。換言すれば、半導体装置１０の構成
は、半導体チップの高集積化に当たりウェーハを薄くす
る必要のない新規なモジュール形式であって、ＴＳＯＰ
或いはＴＱＦＰ等の薄型パッケージの形成に好適であ
る。
【００１５】図３は、本発明に係る半導体装置を製作す
るための樹脂封止用成形金型の実施例を部分的にその要
部のみ示す断面図であって、図３（ａ）は開放状態の金
型を示し、図３（ｂ）は型閉状態の金型を示している。
本実施例の成形金型３０は、対の上型３２と下型３４と
からなる。上型３２と下型３４とは、各々同じ形状の凹
部３６を備え、突き合わせ面３８で相互に突き合わせる
ことにより、図３（ｂ）に示すように、上述の半導体装
置１０の外形と同じ輪郭のキャビティ４０を形成する。
尚、図３（ｂ）の仮想線は、キャビティ４０内に配置さ
れている半導体チップ１２を表示している。上型３２及
び下型３４には、それぞれをを貫通して、凹部３６の底
面で開口している真空吸引孔４２が適当数設けてあっ
て、真空装置（図示せず）に接続できるようにされてい
る。真空吸引孔４２を介して吸引することにより、凹部
３６の底面に半導体チップ１２を吸着することができ
る。これにより、半導体チップ１２を所定の配置に継続
して保持することが可能となり、半導体装置１０の成形
が極めて容易である。尚、上型３２と下型３４とを上下
にして使用する場合には、下型３４には半導体チップ１
２を載置すればよいので、必ずしも真空吸引孔４２を設
ける必要はない。
るための樹脂封止用成形金型の実施例を部分的にその要
部のみ示す断面図であって、図３（ａ）は開放状態の金
型を示し、図３（ｂ）は型閉状態の金型を示している。
本実施例の成形金型３０は、対の上型３２と下型３４と
からなる。上型３２と下型３４とは、各々同じ形状の凹
部３６を備え、突き合わせ面３８で相互に突き合わせる
ことにより、図３（ｂ）に示すように、上述の半導体装
置１０の外形と同じ輪郭のキャビティ４０を形成する。
尚、図３（ｂ）の仮想線は、キャビティ４０内に配置さ
れている半導体チップ１２を表示している。上型３２及
び下型３４には、それぞれをを貫通して、凹部３６の底
面で開口している真空吸引孔４２が適当数設けてあっ
て、真空装置（図示せず）に接続できるようにされてい
る。真空吸引孔４２を介して吸引することにより、凹部
３６の底面に半導体チップ１２を吸着することができ
る。これにより、半導体チップ１２を所定の配置に継続
して保持することが可能となり、半導体装置１０の成形
が極めて容易である。尚、上型３２と下型３４とを上下
にして使用する場合には、下型３４には半導体チップ１
２を載置すればよいので、必ずしも真空吸引孔４２を設
ける必要はない。
【００１６】次に図４を参照して、上述の半導体装置１
０を製作する方法を説明する。図３に示した上型３２及
び下型３４を上下に対向させて樹脂封止装置に配置す
る。但し、上型３２と下型３４とを必ずしも上下に配置
する必要もなく、例えば左右に配置することも可能であ
る。次いで、真空装置に接続された真空吸引孔４２を介
して真空吸引することにより、下型３４の凹部３６の底
面に半導体チップ１２を吸着させ、上型３２の凹部３６
の底面に別の半導体チップ１２を吸着させる。この際、
上型３２及び下型３４には、半導体チップ１２のバンプ
１４が相互に対向するようにして半導体チップ１２、１
２を配置する。
０を製作する方法を説明する。図３に示した上型３２及
び下型３４を上下に対向させて樹脂封止装置に配置す
る。但し、上型３２と下型３４とを必ずしも上下に配置
する必要もなく、例えば左右に配置することも可能であ
る。次いで、真空装置に接続された真空吸引孔４２を介
して真空吸引することにより、下型３４の凹部３６の底
面に半導体チップ１２を吸着させ、上型３２の凹部３６
の底面に別の半導体チップ１２を吸着させる。この際、
上型３２及び下型３４には、半導体チップ１２のバンプ
１４が相互に対向するようにして半導体チップ１２、１
２を配置する。
【００１７】次に、上下に二股状に形成された先端２０
を備える内部リード１６を対向する半導体チップ１２の
間に配置し、該二股状先端２０の各々をそれぞれ半導体
チップ１２の対応するバンプ１４に指向させる。図４
（ａ）は、この状態を示している。上型３２及び下型３
４を相互に接近させて突き合わせ面３８で突き合わせて
型閉する。この状態で、内部リード１６の二股状先端２
０のそれぞれは半導体チップ１２の対応するバンプ１４
に弾性的に接触する。更に、先端２０とバンプ１４との
接触部分を成形金型のプレヒートによって約１５０°Ｃ
に昇温して熱圧着させる。次に、図示していないカム部
を及びライナー部を介して溶融樹脂１８を導入し、凝固
させる。図４（ｂ）はこの状態を示している。次いで、
型開すると、図１および図２に示す半導体装置１０を取
り出すことができる。
を備える内部リード１６を対向する半導体チップ１２の
間に配置し、該二股状先端２０の各々をそれぞれ半導体
チップ１２の対応するバンプ１４に指向させる。図４
（ａ）は、この状態を示している。上型３２及び下型３
４を相互に接近させて突き合わせ面３８で突き合わせて
型閉する。この状態で、内部リード１６の二股状先端２
０のそれぞれは半導体チップ１２の対応するバンプ１４
に弾性的に接触する。更に、先端２０とバンプ１４との
接触部分を成形金型のプレヒートによって約１５０°Ｃ
に昇温して熱圧着させる。次に、図示していないカム部
を及びライナー部を介して溶融樹脂１８を導入し、凝固
させる。図４（ｂ）はこの状態を示している。次いで、
型開すると、図１および図２に示す半導体装置１０を取
り出すことができる。
【００１８】本実施例では、左右２方向に内部リードが
延出する半導体装置を例に挙げて説明したが、本発明
は、内部リードが半導体チップの四方から延出する多ピ
ンＱＦＰ型半導体装置にも適用できる。
延出する半導体装置を例に挙げて説明したが、本発明
は、内部リードが半導体チップの四方から延出する多ピ
ンＱＦＰ型半導体装置にも適用できる。
【００１９】
【発明の効果】本発明によれば、バンプを相互に対向さ
せた２個の半導体チップと、バンプを介して半導体チッ
プを外部に電気的に接続する内部リードとを備え、内部
リードの一方の端部は、対応するバンプに向かって相互
に離間するように二股状に形成されていて、該二股状端
部の各先端が対応するバンプにそれぞれ電気的に接続さ
れ、半導体チップのバンプ側と対向する面を露出させ、
かつ内部リードの他方の端部を外部に延出するように、
２個の半導体チップと内部リードとを樹脂により成形し
てパッケージにすることにより、モールド・パッケージ
の放冷過程において反り等の変形が発生せず、半導体装
置の高集積化及び薄型化に当たりウェーハの薄肉化が必
要とされない新規な構成のモールド・パッケージからな
る半導体装置を実現している。本半導体装置の構成は、
ＴＳＯＰ或いはＴＱＦＰ等の薄型パッケージの形成に好
適である。更に、本発明に係る成形金型及び成形方法
は、上述の半導体装置を成形するのに好適な成形金型及
び成形方法を実現している。本発明に係る半導体装置
は、成形後の変形を最小限に抑制してモールド・パッケ
ージの製品歩留りを向上させ、かつ半導体チップの高集
積化により電子部品の小型化に寄与することができる。
せた２個の半導体チップと、バンプを介して半導体チッ
プを外部に電気的に接続する内部リードとを備え、内部
リードの一方の端部は、対応するバンプに向かって相互
に離間するように二股状に形成されていて、該二股状端
部の各先端が対応するバンプにそれぞれ電気的に接続さ
れ、半導体チップのバンプ側と対向する面を露出させ、
かつ内部リードの他方の端部を外部に延出するように、
２個の半導体チップと内部リードとを樹脂により成形し
てパッケージにすることにより、モールド・パッケージ
の放冷過程において反り等の変形が発生せず、半導体装
置の高集積化及び薄型化に当たりウェーハの薄肉化が必
要とされない新規な構成のモールド・パッケージからな
る半導体装置を実現している。本半導体装置の構成は、
ＴＳＯＰ或いはＴＱＦＰ等の薄型パッケージの形成に好
適である。更に、本発明に係る成形金型及び成形方法
は、上述の半導体装置を成形するのに好適な成形金型及
び成形方法を実現している。本発明に係る半導体装置
は、成形後の変形を最小限に抑制してモールド・パッケ
ージの製品歩留りを向上させ、かつ半導体チップの高集
積化により電子部品の小型化に寄与することができる。
【図１】本発明に係る半導体装置の一実施例の平面図で
ある。
ある。
【図２】図１に示した半導体装置の線Ｘ−Ｘでの断面図
である。
である。
【図３】図３（ａ）は本発明に係る金型の一実施例の開
放状態を示し、図３（ｂ）は図３（ａ）に示した金型の
型閉状態を示す説明断面図である。
放状態を示し、図３（ｂ）は図３（ａ）に示した金型の
型閉状態を示す説明断面図である。
【図４】図４（ａ）は図３の金型に半導体チップを配置
した状態を示す説明断面図であり、図４（ｂ）は図４
（ａ）に示した金型を型閉した状態を示す。
した状態を示す説明断面図であり、図４（ｂ）は図４
（ａ）に示した金型を型閉した状態を示す。
【符号の説明】 １０ 本発明に係る半導体装置の実施例 １２ 半導体チップ １４ バンプ １６ 内部リード １８ 樹脂 ２０ 内部リードの先端 ３０ 本発明に係る成形金型 ３２ 上型 ３４ 下型 ３６ 凹部 ３８ 突き合わせ面 ４０ キャビティ ４２ 真空吸引孔
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ２９Ｃ 45/26 7179−4Ｆ Ｈ０１Ｌ 23/28 Ａ 8617−4Ｍ Ｚ 8617−4Ｍ 23/50 Ｗ 9272−4Ｍ Ｇ 9272−4Ｍ // Ｂ２９Ｌ 31:34 4Ｆ
Claims (3)
- 【請求項１】 バンプを相互に対向させて対面する複数
の半導体チップと、前記複数の半導体チップの間に配設
され、かつ前記バンプを介して前記半導体チップを外部
に電気的に接続する内部リードとを備え、 前記内部リードの一方の端部は、前記バンプに向かって
相互に離間するように二股状に形成されていると共に、
該二股状端部の各先端が前記バンプにそれぞれ電気的に
接続され、 前記半導体チップのバンプ側と対向する面を露出させ、
かつ前記内部リードの他方の端部を外部に延出させるよ
うに、前記複数の半導体チップと前記内部リードとを樹
脂によりパッケージに成形してなることを特徴とする半
導体装置。 - 【請求項２】 各々に設けられた凹部が型閉状態で請求
項１に記載の半導体装置の外形と同じ輪郭のキャビティ
を協働して形成するようにされた対の金型からなり、 前記金型の各々は、該金型を貫通して前記凹部の底面で
開口した真空吸引孔を備え、前記底面に接触している半
導体チップを前記真空吸引孔を介して吸引することによ
り、前記底面に前記半導体チップを吸着させるようにし
たことを特徴とする半導体装置の樹脂封止用金型。 - 【請求項３】 請求項２に記載の対の金型を所定の位置
に配置し、 バンプを相互に対向させるようにして半導体チップを前
記対の金型のぞれぞれの凹部の底面に配置し、前記半導
体チップを前記真空吸引孔を介して吸引することにより
前記底面に吸着させ、 一方の端部が相互に離間するように二股状に形成されて
いる内部リードを前記金型に吸着された半導体チップの
間に配置し、かつ該二股状先端の各々をそれぞれ前記半
導体チップのバンプに指向させ、 前記対の金型を相互に突き合わせてキャビティを形成す
ると共に前記内部リードの二股状先端のそれぞれを前記
半導体チップのバンプに接触させ、 次いで、前記接触させた内部リードの二股状先端と前記
バンプとをボンディングした後樹脂を前記金型のキャビ
ティに導入するか、又はボンディングしつつ同時に樹脂
を前記金型のキャビティに導入する工程を有することを
特徴とする半導体装置の成形方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31924392A JPH06151703A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置及びその成形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31924392A JPH06151703A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置及びその成形方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151703A true JPH06151703A (ja) | 1994-05-31 |
Family
ID=18108015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31924392A Pending JPH06151703A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置及びその成形方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151703A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394030B1 (ko) * | 2001-01-15 | 2003-08-06 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
| JP2007165836A (ja) * | 2005-11-18 | 2007-06-28 | Shinko Electric Ind Co Ltd | 半導体装置 |
| WO2007125633A1 (ja) * | 2006-04-28 | 2007-11-08 | Kabushiki Kaisha Toshiba | 高周波用半導体装置 |
| JP2011528176A (ja) * | 2008-07-17 | 2011-11-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子ユニットとその製造方法 |
| CN102403281A (zh) * | 2011-10-11 | 2012-04-04 | 常熟市广大电器有限公司 | 一种高性能芯片封装结构 |
| JP2013171848A (ja) * | 2012-02-17 | 2013-09-02 | Denso Corp | モールドパッケージおよびその製造方法 |
| JP2013539237A (ja) * | 2010-10-07 | 2013-10-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子モジュール、並びに、電子モジュールの製造方法 |
-
1992
- 1992-11-05 JP JP31924392A patent/JPH06151703A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394030B1 (ko) * | 2001-01-15 | 2003-08-06 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
| JP2007165836A (ja) * | 2005-11-18 | 2007-06-28 | Shinko Electric Ind Co Ltd | 半導体装置 |
| WO2007125633A1 (ja) * | 2006-04-28 | 2007-11-08 | Kabushiki Kaisha Toshiba | 高周波用半導体装置 |
| JPWO2007125633A1 (ja) * | 2006-04-28 | 2009-09-10 | 株式会社東芝 | 高周波用半導体装置 |
| US7667322B2 (en) | 2006-04-28 | 2010-02-23 | Kabushiki Kaisha Toshiba | High-frequency semiconductor device |
| US7994637B2 (en) | 2006-04-28 | 2011-08-09 | Kabushiki Kaisha Toshiba | High-frequency semiconductor device |
| JP2011528176A (ja) * | 2008-07-17 | 2011-11-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子ユニットとその製造方法 |
| JP2013539237A (ja) * | 2010-10-07 | 2013-10-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子モジュール、並びに、電子モジュールの製造方法 |
| US8970030B2 (en) | 2010-10-07 | 2015-03-03 | Robert Bosch Gmbh | Electronic assembly and method for producing same |
| CN102403281A (zh) * | 2011-10-11 | 2012-04-04 | 常熟市广大电器有限公司 | 一种高性能芯片封装结构 |
| JP2013171848A (ja) * | 2012-02-17 | 2013-09-02 | Denso Corp | モールドパッケージおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| US7365420B2 (en) | Semiconductor packages and methods for making and using same | |
| US7315080B1 (en) | Ball grid array package that includes a collapsible spacer for separating die adapter from a heat spreader | |
| CN100576524C (zh) | 引线框架、半导体封装及其制造方法 | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JP2002118207A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0730046A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
| US20070007633A1 (en) | Lead frame, resin-encapsulated semiconductor device, and method of producing the same | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPH06151703A (ja) | 半導体装置及びその成形方法 | |
| US6075281A (en) | Modified lead finger for wire bonding | |
| JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| US7632720B2 (en) | Method of manufacturing a semiconductor device | |
| JP2800806B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| KR0176111B1 (ko) | 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법 | |
| JPH0521649A (ja) | 半導体装置 | |
| JPS63133554A (ja) | 半導体装置 | |
| JPH06349870A (ja) | 半導体装置及びその製造方法 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
| JPH1168015A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| EP1283547A1 (en) | Packaging process for semiconductor package |