JPH06138492A

JPH06138492A - 液晶表示装置

Info

Publication number: JPH06138492A
Application number: JP3213427A
Authority: JP
Inventors: Shinji Morozumi; 伸治両角
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1991-08-26
Filing date: 1991-08-26
Publication date: 1994-05-20
Anticipated expiration: 2011-03-21
Also published as: JPH0828521B2

Abstract

(57)【要約】一対の基板内に液晶が封入され、該基板の一方の基板上
には、マトリクス状に配列された画素電極、該画素電極
に接続されてなる非単結晶シリコン薄膜よりなるトラン
ジスタ、該トランジスタのソース領域にデータ信号を供
給してなるデータ線、該トランジスタのゲート電極にゲ
ート信号を供給してなるゲート線を有する液晶表示装置
において、該ソース線は該薄膜トランジスタのソース領
域と同一の材料で形成されており、該ゲート線と該ソー
ス線の交点部分の該ゲート線の線幅よりも、該トランジ
スタのゲート電極の線幅の方が長い液晶表示装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＩＳ（金属−絶縁物−
半導体）トランジスタアレイを用いたディスプレイのた
めのアクティブ・マトリックス基板に関するものであ
る。

【０００２】従来アクティブ・マトリックスを用いたデ
ィスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常に大きくでき、大型かつドット数の
大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光型素子ではダイナミック方式
での駆動デューティは限界があり、テレビ表示等にはア
クティブ・マトリックスの応用が考えられている。図１
は従来のアクティブ・マトリックスの１セルを示してい
る。アドレス線Ｘがトランジスタ２のゲートに入力され
ており、トランジスタをＯＮさせてデータ線Ｙの信号を
保持用コンデンサ３に電荷として蓄積させる。再びデー
タを書き込むまで、このコンデンサ３により保持され、
同時に液晶４を駆動する。ここでＶＣは共通電極信号で
ある。液晶のリークは非常に少ないので、短時間の電荷
の保持には十分である。ここのトランジスタとコンデン
サ１の製造は通常のＩＣのプロセスと全く同じである。
図２は図１のセルをシリコンゲートプロセスにより作成
した例である。単結晶シリコンウェハ上にトランジスタ
１０とコンデンサ１１が構成される。アドレス線Ｘとコ
ンデンサの上電極１１は多結晶シリコン（ポリシリコ
ン）で、又データ線Ｙと液晶駆動電極１３はＡｌででき
ており、コンタクトホール７、８、９により、基板とＡ
ｌ、ポリシリコンとＡｌが夫々接続される。

【０００３】この種の通常のＩＣプロセスに従ったマト
リックス基板は次の大きな欠点をもつ。

【０００４】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ＰＡ以下にしなければならず、この構造では
数万個のセル全てのリークを押えることはむずかしい。
ここで、発生する接合リークはコンデンサ３に蓄積され
た電荷を放電し、コントラストを低下させる。

【０００５】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。

【０００６】本発明の目的はこの欠点を改善する方式を
提供するものであり、本発明の構成はガラス、石英、上
に半導体薄膜をチャネルとする薄膜トランジスタを構成
するものであって以下具体例にそって説明する。

【０００７】図３は本発明に用いたマトリックスセルを
示すものであり、図１の従来とは、容量１８のＧＮＤ配
線を新たに設けること、又は液晶の容量が十分大きい
と、それを電荷保持容量として用いるので電荷保持用の
容量１８とＧＮＤ配線を省略することができ、この場合
でも基本的なデータの書込、保持は同じである。この場
合のＧＮＤ電位は一定のバイアス電圧を意味しバイアス
レベル、又は信号レベルは問わない。又表示データの入
力をデータ線Ｙがサンプルホールドする容量として、デ
ータ線ＹとＧＮＤラインの間の容量２１、又はアドレス
線Ｘとの間の容量２２を利用する。

【０００８】図４に本発明に用いる液晶駆動のための１
セル４０の図面を示す。ゲート線４７とＧＮＤ線４２は
同一の導電性薄膜、データ線４５、トランジスタ部のチ
ャネル４６は半導体薄膜よりなる。又コンデンサ４９を
形成するために透明駆動電極４４をつける前に誘電体膜
を全面につける。コンタクト・ホール４３はこの誘電体
膜を開孔して電極４４とトランジスタとのコンタクトを
とる。この時シリコン薄膜のソース・ドレイン、配線等
の低抵抗層形成のための不純物注入は工程簡略のため導
電性薄膜（例えば金属、結果として不純物注入されるシ
リコン膜等の材料を用いる）をマスクとして行なう。図
６（イ）〜（ハ）は、本発明の製造方法の一実施例を示
す。同図（イ）において、透明基板６０上に不透明な導
電性薄膜を形成後パターニングし、ゲート電極６１を形
成する。さらに、このゲート電極６１上に酸化膜等の絶
縁膜６２を形成する。次に、同図（ロ）において、この
絶縁膜６２上にシリコン薄膜６３を形成し、このシリコ
ン薄膜６３上ネガレジスト６４を塗布する。さらに、透
明基板６０の裏側より全面露光６５を行い現像する。こ
うして、ゲート電極６１の真上にはゲート電極の形状の
ネガレジストが残留する。さらに、同図（ハ）に示す如
くゲートセルフアラインの方式でトランジスタのソー
ス、ドレインの拡散領域６６を形成する。しかしこのま
まだと図４の半導体薄膜と導電性薄膜の交点４７、４８
もトランジスタ４６と同様にトランジスタが形成されて
しまい、データ線４５は交点４７と４８で切れてしま
う。本発明はこのゲートセルフアライン方式による工程
簡略化による欠点を、次のようにして補なう。半導体薄
膜にクロスする導電性薄膜の幅（トランジスタ４６では
Ｗ₁交点４７ではＷ₂ 交点４８でＷ₃ ）をトランジスタ
部は交点部より長くとることによる。即ち図６（ロ）に
おいて不純物はゲート電極６６をマスクにドープされる
際、必ず横方向にもＸだけ入る。例えば多結晶シリコン
では１０００℃、１ＨでリンＰは５μｍも侵入する。従
って、交叉部は導電性薄膜の幅を６〜８μｍ、トランジ
スタ部は２０μｍに設定すると、ゲートセルフアライン
を行ってもトランジスタはソースとドレインが分離さ
れ、又交叉部は拡散の横拡がりにより、トランジスタで
言えばソースドレインがショートされ、配線が切れな
い。

【０００９】図５は図４における本発明の断面を示して
いる。Ａ−Ｂはトランジスタ断面、Ｃ−Ｄ、Ｃ’−Ｄ’
は交叉部の断面である。透明基板５０上に半導体薄膜部
５１、５２、５３、５４を形成後、ゲート絶縁膜５５を
形成し更に導電性薄膜によりゲート電極５６、配線５６
を形成後、これらの導電性薄膜をマスクに半導体薄膜へ
不純物ドープを行なう。この後誘電体膜５７をつけてコ
ンタクトホールを開孔後透明駆動電極５８を形成する。
この結果、トランジスタはチャネル５３が形成され、又
配線部は拡散部分５４がショートして本来の配線機能を
なす。

【００１０】図７はこれを更に保持用コンデンサ部に応
用した例である。セル７０はゲート線７１、データ線７
２、コンタクト・ホール７３、ＧＮＤライン７４、交点
７５、７６、コンデンサ７７、トランジスタ７８、液晶
駆動電極７９からできている。この場合のコンデンサは
半導体薄膜と導電性薄膜の間のゲート絶縁膜を誘電体膜
として形成される。しかし、通常の如く大きなベタの電
極でコンデンサを形成すると、ゲートセルフアラインに
より不純物が半導体膜にドープされずに、コンデンサに
直列に非常に高い抵抗が入ったと同じになり、電荷保持
の役割をしない。従ってこれを逃れるためにコンデンサ
の電極となる導電性薄膜を、トランジスタのチャネル長
（Ｗ₁ ）より短い幅の櫛状にする。この結果櫛目と櫛目
の間から不純物が横方向に拡散し、下部で各々が短絡す
ることにより、コンデンサの半導体膜の抵抗を下げるこ
とができる。

【００１１】図８は図７ＥＦでの判断を示す。基板８０
上にシリコン薄膜を形成し、パターニングの後にゲート
酸化膜８５及びコンデンサの誘電体膜８６を形成後、ゲ
ート電極及びコンデンサの電極となる導電性薄膜（金属
膜シリコン薄膜）をつけてゲート電極８７、コンデンサ
電極８８を形成する。この後導電性薄膜をマスクに半導
体薄膜に不純物をドープする。この時トランジスタ部は
導電性薄膜即ちゲート電極の幅が広いのでソース・ドレ
イン８２、８３と不純物の入らないチャネル８１が形成
されて、トランジスタとなる。一方コンデンサは導電性
薄膜８８の幅がトランジスタ部より狭いので、不純物が
横方向に拡散して短絡し、この結果、低抵抗の半導体電
極８４が形成される。この後に絶縁膜８９をつけて、コ
ンタクト部９１を開孔し、この後駆動電極９０を形成す
る。

【００１２】本発明は前述のように、半導体薄膜と、半
導体金属等の導電性薄膜よりなるアクティブ・マトリク
ス基板において、半導体薄膜と導電性薄膜の交叉部分に
おける導電性薄膜の幅を、トランジスタ部より狭くする
ことにより、工程の簡略化を可能にするものである。特
にこの場合拡散の横拡がりＸに対し、トランジスタでは
２Ｘ以上、交叉部コンデンサ部では２Ｘ以下にする。

【００１３】本発明は透明基板上に半導体薄膜による薄
膜トランジスタを有するアクティブマトリックスを提供
するものであり、従来に比して次の利点がある。

【００１４】製造プロセスが簡単で、従来のバルクシリ
コンタイプでは６回のフォトエッチング工程を必要とし
たが、本発明の方式では３回でよく、工程コストが安い
と共に、バルクシリコンの如くにＰ−Ｎ接合断面席が非
常に少なく従って接合リークがわずかであり歩留の向上
が望める。

【００１５】又、上法から入射した光は９０％以上通過
し、又シリコン薄膜中のキャリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク筐は１
万ルックスの下でも１０ＰＡ以下となり、光の入射によ
る表示像の消滅は防ぐことができた。

【００１６】更に透明基板に透明液晶駆動を用いると、
最もコントラストの高いＦＥタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。

【００１７】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立が容易となり従来のバルクシコン
タイプに対し、組立歩溜りが向上し、又工程が簡単にな
る。

【図面の簡単な説明】

【図１】従来のアクティブマトリックスに用いたセル
の回路図である。

【図２】バルクシリコンを用いたセルの平面図であ
る。

【図３】本発明のセル図である。

【図４】本発明によるアクティブ・マトリックスの平
面図である。

【図５】本発明によるアクティブ・マトリックスの断
面図である。

【図６】（イ）（ロ）（ハ）は本発明に用いるトラン
ジスタの形成方法を示す図である。

【図７】本発明の他の実施例の平面図である。

【図８】本発明の他の実施例の断面図である。

【符号の説明】

１１・・・・・・・・・・・・コンデンサ３の上部電極１０・・・・・・・・・・・・ポリシリコンゲート７、８、９・・・・・・・・・コンタクトホール１３・・・・・・・・・・・・Ａｌの駆動電極１５・・・・・・・・・・・・薄膜トランジスタ４１、７１・・・・・・・・・ゲート線４５、７２・・・・・・・・・データ線４６、７８・・・・・・・・・トランジスタ４９、７７・・・・・・・・・コンデンサ４３・・・・・・・・・・・・コンタクトホール４４、５８、７９、９０・・・駆動電極５５、８５・・・・・・・・・ゲート絶縁膜５３、６７、８１・・・・・・トランジスタのチャネル

Claims

【特許請求の範囲】

【請求項１】一対の基板内に液晶が封入され、該基板
の一方の基板上には、マトリクス状に配列された画素電
極、該画素電極に接続されてなる非単結晶シリコン薄膜
よりなるトランジスタ、該トランジスタのソース領域に
データ信号を供給してなるデータ線、該トランジスタの
ゲート電極にゲート信号を供給してなるゲート線を有す
る液晶表示装置において、該ソース線は該薄膜トランジスタのソース領域と同一の
材料で形成されており、該ゲート線と該ソース線の交点
部分の該ゲート線の線幅よりも、該トランジスタのゲー
ト電極の線幅の方が長いことを特徴とする液晶表示装
置。