[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0555730U - Overload protection circuit - Google Patents

Overload protection circuit

Info

Publication number
JPH0555730U
JPH0555730U JP10789991U JP10789991U JPH0555730U JP H0555730 U JPH0555730 U JP H0555730U JP 10789991 U JP10789991 U JP 10789991U JP 10789991 U JP10789991 U JP 10789991U JP H0555730 U JPH0555730 U JP H0555730U
Authority
JP
Japan
Prior art keywords
load
overcurrent
transistor
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10789991U
Other languages
Japanese (ja)
Inventor
功 渥美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP10789991U priority Critical patent/JPH0555730U/en
Publication of JPH0555730U publication Critical patent/JPH0555730U/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 【目的】 負荷が正常に復旧したとき電源の再投入など
の操作を必要とすることなく、回路動作を自動的に復旧
させることのできる過負荷保護回路を提供することを目
的とする。 【構成】 直流電源VCCとアース間に負荷RLと直列に
接続された半導体スイッチング素子Q2 に流れる過電流
を過電流検出手段11が検出する。保持手段12がこの
検出に応じて半導体スイッチング素子Q2 をオフ状態に
すると共に過電流検出状態を保持する。過電流検出手段
11が過電流を検出し、かつ正常検出手段13がインピ
ーダンスの正常を検出しているとき、保持手段12によ
る保持状態を復旧手段14は解除する。
(57) [Abstract] [Purpose] To provide an overload protection circuit that can automatically restore the circuit operation without the need to turn the power on again when the load is restored to normal. To aim. [Structure] Overcurrent detection means 11 detects an overcurrent flowing through a semiconductor switching element Q 2 connected in series with a load RL between a DC power supply V CC and a ground. In accordance with this detection, the holding means 12 turns off the semiconductor switching element Q 2 and holds the overcurrent detection state. When the overcurrent detection means 11 detects an overcurrent and the normality detection means 13 detects a normal impedance, the restoration means 14 releases the holding state by the holding means 12.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial application]

本考案は、負荷の異常により過電流が流れたときに半導体スイッチング素子を 強制的にオフして保護する過負荷保護回路に関するものである。 The present invention relates to an overload protection circuit that forcibly turns off a semiconductor switching element to protect it when an overcurrent flows due to a load abnormality.

【0002】[0002]

【従来の技術】[Prior Art]

従来この種の回路として、図4に示す構成のものが提案されている(実開昭6 3−120531号公報)。同図において、制御回路1は、例えば各種の信号を 入力して処理しその処理により負荷をオン・オフするオン・オフ制御信号を発生 する。負荷をオンさせるとき制御回路1は、その出力にHレベルのオン信号を出 力し、これに応じて駆動用NPNトランジスタQ1 をオンさせ、このトランジス タQ1 のオンによってPNPトランジスタQ2 からなる半導体スイッチング素子 をオンさせる。トランジスタQ2 がオンすると、直流電源VCCからトランジスタ Q2 及び負荷RLを通じてアースに電流が流れて負荷RLが動作するようになる 。Conventionally, as this type of circuit, a circuit having a configuration shown in FIG. 4 has been proposed (Japanese Utility Model Laid-Open No. 63-120531). In the figure, the control circuit 1 inputs, for example, various signals and processes them to generate an on / off control signal for turning on / off the load. The control circuit 1 when turning on the load, Outputs an H level on the signal at its output, which in turn on the drive NPN transistor Q 1 in response, the PNP transistor Q 2 by on of the transistor motor Q 1 Turn on the semiconductor switching element. When the transistor Q 2 is turned on, a current flows from the DC power supply V CC to the ground through the transistor Q 2 and the load RL, and the load RL operates.

【0003】 上記出力用トランジスタQ2 のエミッタと直流電源VCCとの間には過電流検出 用抵抗R1 を接続すると共に、この過電流検出用抵抗R1 と並列に検出用PNP トランジスタQ3 のエミッタ・ベースを接続し、トランジスタQ3 のベースとア ースとの間に接続したNPNトランジスタQ4 のオンによって制御回路1の出力 を接地電位、すなわちLレベルに落とすようになっている。An overcurrent detection resistor R 1 is connected between the emitter of the output transistor Q 2 and the DC power supply V CC, and a detection PNP transistor Q 3 is connected in parallel with the overcurrent detection resistor R 1. The output of the control circuit 1 is lowered to the ground potential, that is, to the L level by turning on the NPN transistor Q 4 connected between the base and the emitter of the transistor Q 3 and the base of the transistor Q 3 .

【0004】 上記構成により、負荷RLに過電流が流れると、過電流検出用抵抗R1 での電 圧降下が増大してトランジスタQ3 のベース電流が流れる。これによってトラン ジスタQ3 のコレクタ電流増加→トランジスタQ4 のベース電流増加→トランジ スタQ4 のコレクタ電流増加→トランジスタQ3 のベース電流増加という正帰還 ループにより一瞬にしてトランジスタQ3 及びQ4 はオンとなる。このトランジ スタQ4 のオンにより制御回路1の出力がLレベルに落とされるので、Hレベル のオン信号がアースに落とされて駆動用トランジスタQ1 がオンからオフになっ て、出力用トランジスタQ2 が強制的にオフされるようになって保護される。With the above configuration, when an overcurrent flows through the load RL, the voltage drop at the overcurrent detection resistor R 1 increases and the base current of the transistor Q 3 flows. This collector current increase in Trang register Q 3 → transistor Q 3 and Q 4 in an instant by the base current increases → transistors Q 4 of the collector current increases → transistor Q 3 of the base current positive feedback loop of increased transistor Q 4 are Turns on. When the transistor Q 4 is turned on, the output of the control circuit 1 is dropped to the L level, the H level on signal is dropped to the ground, the driving transistor Q 1 is turned off, and the output transistor Q 2 is turned off. Will be forcibly turned off and protected.

【0005】[0005]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかし、上述した従来の回路では、一旦保護動作を行うようになると、トラン ジスタQ3 及びQ4 はその正帰還作用によりオン状態に保持されてしまって、出 力用トランジスタQ2 はオフされたままになってしまうため、負荷RLが正常に 復旧しても負荷RLへの電源供給は開始されない。However, in the conventional circuit described above, once the protection operation is started, the transistors Q 3 and Q 4 are held in the ON state by the positive feedback action, and the output transistor Q 2 is turned off. Therefore, even if the load RL is restored to normal, the power supply to the load RL is not started.

【0006】 このため、回路動作を復旧させるには電源を再投入するといった煩わしい操作 が必要になり、無人で運転するような負荷に適用した場合などには、運転効率の 観点からも非能率的なものとなる。Therefore, in order to restore the circuit operation, it is necessary to perform a troublesome operation such as turning the power on again, and when applied to a load such as an unmanned operation, it is inefficient from the viewpoint of operation efficiency. It will be

【0007】 よって本考案は、上述した従来の問題点に鑑み、負荷が正常に復旧したとき電 源の再投入などの操作を必要とすることなく、回路動作を自動的に復旧させるこ とのできる過負荷保護回路を提供することを課題としている。Therefore, in view of the above-mentioned conventional problems, the present invention aims to automatically restore the circuit operation without requiring an operation such as turning the power on again when the load is restored normally. It is an object to provide an overload protection circuit that can be used.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

上記課題を解決するため本考案により成された過負荷保護回路は、図1の基本 構成図に示すように、直流電源VCCとアース間に負荷RLと直列に接続され制御 入力に印加されるオン・オフ制御信号によりオン・オフして負荷に流す電流をオ ン・オフ制御する半導体スイッチング素子Q2 を過電流から保護するため、該半 導体スイッチング素子Q2 に流れる過電流を検出する過電流検出手段11と、該 過電流検出手段11による過電流検出に応じて前記オン・オフ制御信号が前記半 導体スイッチング素子Q2 に印加されることを阻止すると共に前記過電流検出手 段11による過電流検出状態を保持する保持手段12とを備える過負荷保護回路 において、負荷RLのインピーダンスが正常であることを検出する正常検出手段 13と、前記過電流検出手段11が過電流を検出し、かつ前記正常検出手段13 がインピーダンスの正常を検出しているとき、前記保持手段12による保持状態 を解除する復旧手段14とを備えることを特徴としている。In order to solve the above problems, the overload protection circuit according to the present invention is connected in series with a load RL between a DC power supply V CC and ground and applied to a control input, as shown in the basic configuration diagram of FIG. to protect the semiconductor switching element Q 2 to which of turning on and off controlling the current flowing to the on-off control signal load on and off by the overcurrent, over to detect an overcurrent flowing through the semi-conductor switching element Q 2 The current detection means 11 and the overcurrent detection means 11 prevent the ON / OFF control signal from being applied to the semiconductor switching element Q 2 in response to the detection of the overcurrent by the overcurrent detection means 11. In an overload protection circuit including a holding means 12 that holds an overcurrent detection state, a normality detection means 13 that detects that the impedance of the load RL is normal, and the overload protection circuit. When the detection unit 11 detects the overcurrent, and the normal detection unit 13 has detected the normal impedance, and characterized in that it comprises a recovery unit 14 for releasing the holding state by the holding means 12.

【0009】 上記過負荷保護回路において、前記正常検出手段13が前記直流電源VCCと負 荷RLとの間に接続され負荷RLを動作しない大きさの電流を常時負荷RLに流 す抵抗Raを有し、該抵抗Raと負荷RLとの接続点の電圧を監視して負荷RL のインピーダンスが正常であることを検出する電圧監視手段13aを有すること を特徴としている。In the above overload protection circuit, the normality detecting means 13 is connected between the DC power supply V CC and the load RL, and a resistor Ra for constantly flowing a current of a magnitude not operating the load RL to the load RL is provided. And a voltage monitoring means 13a for monitoring the voltage at the connection point between the resistor Ra and the load RL to detect that the impedance of the load RL is normal.

【0010】[0010]

【作用】[Action]

上記構成において、直流電源VCCとアース間に負荷RLと直列に接続され制御 入力に印加されるオン・オフ制御信号によりオン・オフして負荷に流す電流をオ ン・オフ制御する半導体スイッチング素子Q2 に流れる過電流を過電流検出手段 11が検出する。この過電流検出手段11による過電流検出に応じて、保持手段 12がオン・オフ制御信号が半導体スイッチング素子Q2 に印加されることを阻 止すると共に過電流検出手段11による過電流検出状態を保持しているので、負 荷RLの短絡などによって半導体スイッチング素子Q2 に過電流が流れたとき直 ちに半導体スイッチング素子Q2 をオフさせることができる。In the above configuration, a semiconductor switching element that is connected in series with the load RL between the DC power supply V CC and ground and that turns on / off the current flowing to the load by turning on / off by an on / off control signal applied to the control input. The overcurrent detecting means 11 detects the overcurrent flowing in Q 2 . In response to the overcurrent detection by the overcurrent detection means 11, the holding means 12 prevents the ON / OFF control signal from being applied to the semiconductor switching element Q 2, and the overcurrent detection state by the overcurrent detection means 11 is changed. Since it is held, the semiconductor switching element Q 2 can be turned off immediately when an overcurrent flows through the semiconductor switching element Q 2 due to a short circuit of the load RL.

【0011】 また、過電流検出手段11が過電流を検出しているとき、正常検出手段13が 負荷RLのインピーダンスが正常であることを検出すると、保持手段12による 保持状態を復旧手段14が解除するので、保持手段12によって阻止されていた 半導体スイッチング素子Q2 へのオン・オフ制御信号の印加が行われて、半導体 スイッチング素子Q2 が元のオン状態に自動的に復旧される。Further, when the normality detecting means 13 detects that the impedance of the load RL is normal while the overcurrent detecting means 11 is detecting the overcurrent, the restoring means 14 releases the holding state by the holding means 12. Therefore, the ON / OFF control signal is applied to the semiconductor switching element Q 2 blocked by the holding means 12, and the semiconductor switching element Q 2 is automatically restored to the original ON state.

【0012】 特に、正常検出手段13は、直流電源VCCと負荷RLとの間に接続され負荷R Lを動作しない大きさの電流を常時負荷RLに流す抵抗Raと負荷RLとの接続 点の電圧を電圧監視手段13aが監視して負荷RLのインピーダンスが正常であ ることを検出するようになっているので、負荷RLの動作に影響を与えないよう になっている。In particular, the normality detection means 13 is connected between the DC power supply V CC and the load RL and is connected to the connection point between the resistor Ra and the load RL, which constantly flows a current of a magnitude not operating the load RL to the load RL. Since the voltage monitoring means 13a monitors the voltage and detects that the impedance of the load RL is normal, the operation of the load RL is not affected.

【0013】[0013]

【実施例】【Example】

以下、本考案の実施例を図面に基づいて説明する。図2は本考案による過負荷 保護回路の一実施例を示す回路図であり、図4について上述した従来のものと同 一の部分には同一の符号を付してある。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a circuit diagram showing an embodiment of an overload protection circuit according to the present invention. The same parts as those of the conventional one described above with reference to FIG. 4 are designated by the same reference numerals.

【0014】 図2において、エミッタが過電流検出用抵抗R1 を介して直流電源VCCに、コ レクタが負荷RLを介してアースにそれぞれ接続された半導体スイッチング素子 である出力用トランジスタQ2 は、制御入力であるベースにオン・オフ制御信号 が入力されることによってオン・オフして負荷RLに流す電流をオン・オフ制御 する。過電流検出用抵抗R1 には並列に分圧抵抗R2 及びR3 が接続され、この 分圧抵抗R2 及びR3 の相互接続点には、エミッタが直流電源VCCに接続された 検出用トランジスタQ3 のベースが接続されている。検出用トランジスタQ3 は そのコレクタが抵抗R4 .R5 及びR6 を介してアースに接続されている。In FIG. 2, an output transistor Q 2 which is a semiconductor switching element whose emitter is connected to the DC power supply V CC via the overcurrent detection resistor R 1 and whose collector is connected to the ground via the load RL is The ON / OFF control signal is input to the base, which is the control input, to control the ON / OFF control of the current flowing to the load RL. Voltage dividing resistors R 2 and R 3 are connected in parallel to the overcurrent detecting resistor R 1 , and an emitter is connected to the DC power supply V CC at the interconnection point of the voltage dividing resistors R 2 and R 3. The base of the transistor Q 3 is connected. The collector of the detection transistor Q 3 has a resistor R 4 . It is connected to ground via R 5 and R 6 .

【0015】 検出用トランジスタQ3 は出力用トランジスタQ2 に過負荷によって大きな電 流が流れるとその電圧降下が大きくなってオンするようになり、抵抗R1 と共に 出力用トランジスタQ2 に流れる過電流を検出する過電流検出手段11として働 く。When a large current flows to the output transistor Q 2 due to an overload, the detection transistor Q 3 is turned on due to a large voltage drop, and the overcurrent flowing through the output transistor Q 2 along with the resistor R 1. Functions as the overcurrent detecting means 11 for detecting

【0016】 上記抵抗R5 及びR6 の相互接続点は、コレクタが検出用トランジスタQ3 の ベースに抵抗R7 を介して接続されると共に逆流阻止用ダイオードD1 を介して 制御回路1の出力に接続され、エミッタがアースに接続されているトランジスタ Q4 のベースに接続されている。よって、このトランジスタQ4 は、検出用トラ ンジスタQ3 が過電流の検出によってオンするとオンし、このオンによって制御 回路1が出力するオン・オフ制御信号をアースに落として出力用トランジスタQ 2 のベースに印加されることを阻止すると共に、検出用トランジスタQ3 を過電 流検出状態であるオン状態に保持する。よって、トランジスタQ4 などは、過電 流検出に応じてオン・オフ制御信号が出力用トランジスタQ2 に印加されること を阻止すると共に過電流検出手段11による過電流検出状態を保持する保持手段 12として働く。The resistance RFiveAnd R6At the interconnection point of the3Resistance R at the base of7And a reverse current blocking diode D connected through1A transistor Q connected to the output of the control circuit 1 viaFourConnected to the base of. Therefore, this transistor QFourIs the detection transistor Q3Is turned on when the overcurrent is detected, the ON / OFF control signal output from the control circuit 1 is dropped to ground by this ON, and the output transistor Q 2 Is prevented from being applied to the base of the3Is held in the ON state, which is the overcurrent detection state. Therefore, the transistor QFourFor example, the on / off control signal is output transistor Q in response to overcurrent detection.2It functions as a holding unit 12 that holds the overcurrent detection state of the overcurrent detection unit 11 while being prevented from being applied to.

【0017】 出力用トランジスタQ2 のコレクタと負荷RLとの相互接続点である出力端子 OUTと直流電源VCCとの間には、負荷RLの正常時のインピーダンス値RL に 対して十分大きな値をもつ抵抗Raを接続している。この抵抗Raはこれを介し て直流電源VCCの電圧が印加されても負荷RLが動作しないだけの大きな値であ る。[0017] Between the collector of the output transistor Q 2 and the output terminal OUT is an interconnection point of the load RL and the DC power supply V CC, a sufficiently large value for the impedance value R L of the normal load RL Is connected to a resistor Ra. The resistance Ra has such a large value that the load RL does not operate even if the voltage of the DC power supply V CC is applied thereto.

【0018】 また、第1の判定回路13と、第2の判定回路14aと、論理回路14bと、 スイッチ回路14cとが付加されている。第1の判定回路13は、出力端子OU Tの電圧を、正常時の負荷RLのインピーダンス値RL と抵抗Raの抵抗分割比 で決定される電圧値、すなわち〔RL /(RL +Ra)〕・VCCよりも若干低い 値と比較し、出力端子OUTの電圧が判定電圧より高いことを判定して、負荷R Lのインピーダンスが正常であることを検出する正常検出手段として働く。Further, a first judgment circuit 13, a second judgment circuit 14a, a logic circuit 14b, and a switch circuit 14c are added. First judging circuit 13, the voltage of the output terminal OU T, the voltage value determined by the resistance division ratio of the impedance value R L and the resistor Ra of the load RL of the normal, i.e. [R L / (R L + Ra) ] It functions as a normality detecting means for detecting that the voltage of the output terminal OUT is higher than the judgment voltage by comparing with a value slightly lower than V CC and detecting that the impedance of the load R L is normal.

【0019】 第2の判定回路14aは、検出用トランジスタQ3 のコレクタ側電圧を入力し て、このコレクタ側の電圧の有無を判定する。論理回路14bは、第1及び第2 の判定回路13及び14aの出力を入力し、第1の判定回路13がその判定電圧 よりも出力端子OUTの電圧が高いと判定し、かつ第2の判定回路14aがトラ ンジスタQ3 にコレクタ電圧有りと判定した時に出力信号を発生する。スイッチ 回路14cは、論理回路14bの出力により駆動されトランジスタQ4 のベース を接地電位に接続する。よって、第2の判定回路14a、論理回路14b及びス イッチ回路14cは、過電流検出手段11が過電流を検出し、かつ正常検出手段 13がインピーダンスの正常を検出しているとき、保持手段12を構成するトラ ンジスタQ4 の保持状態、すなわちオン状態を解除する復旧手段14として働く 。The second determination circuit 14a inputs the collector side voltage of the detection transistor Q 3 and determines the presence or absence of this collector side voltage. The logic circuit 14b inputs the outputs of the first and second determination circuits 13 and 14a, determines that the first determination circuit 13 has a higher voltage at the output terminal OUT than the determination voltage, and performs the second determination. circuit 14a generates an output signal when it is determined that there collector voltage tiger Njisuta Q 3. The switch circuit 14c is driven by the output of the logic circuit 14b and connects the base of the transistor Q 4 to the ground potential. Therefore, the second determination circuit 14a, the logic circuit 14b and the switch circuit 14c hold the holding means 12 when the overcurrent detecting means 11 detects the overcurrent and the normality detecting means 13 detects the normal impedance. Functioning as a recovery means 14 for releasing the holding state of the transistor Q 4 constituting the above, that is, the ON state.

【0020】 第1の判定回路13は、コンパレータCP1と抵抗Rb,Rcとにより構成さ れ、その判定電圧は上述の〔RL /(RL +Ra)〕・VCCよりも低い値である 。この判定電圧は、異常検出を開始する負荷電流値、すなわち抵抗R2 ,R3 で 設定されたトランジスタQ3 のオン開始電圧となる電圧降下を抵抗R1 で発生さ れる電流値に相当する負荷インピーダンス値をRL ’としたとき、〔RL ’/( RL ’+Ra)〕・VCCで決まる電圧値よりも高い値となるように抵抗Rb,R cによって設定される。The first determination circuit 13, a comparator CP1 and resistor Rb, is constituted by the Rc, the determination voltage is lower than the above-mentioned [R L / (R L + Ra ) ] · V CC. This judgment voltage is a load current value at which abnormality detection is started, that is, a load corresponding to a current value generated at the resistor R 1 that causes a voltage drop that is the on-start voltage of the transistor Q 3 set by the resistors R 2 and R 3. 'when a, [R L' impedance value R L are set by / (R L '+ Ra)] · V CC resistor Rb so that the value higher than the voltage value determined by, R c.

【0021】 第2の判定回路14aは、コンパレータCP2と、検出用トランジスタQ3 の コレクタ電圧を分圧してコンパレータCP2の入力端子に定格電圧以上が印加さ れないようにするための抵抗Rd,Reと、判定電圧を設定するための抵抗Rf ,Rgとにより構成され、判定電圧はトランジスタQ3 のオン時のコンパレータ CP2の入力電圧よりも低い値に設定される。The second determination circuit 14a divides the collector voltage of the comparator CP2 and the detection transistor Q 3 into resistors Rd and Re for preventing the input voltage of the comparator CP2 from exceeding the rated voltage. When the resistance Rf for setting the determination voltage are constituted by a Rg, determination voltage is set to a value lower than the input voltage of the comparator CP2 when oN of the transistor Q 3.

【0022】 論理回路14bは、ダイオードロジックやANDゲートICなどで構成される 。なお、図においては、ダイオードロジックによるAND回路としているが、コ ンパレータCP1,CP2の入力端子極性を変更してNORゲートやEX−OR ゲートとしてもよい。The logic circuit 14b is composed of a diode logic, an AND gate IC and the like. In the figure, an AND circuit based on diode logic is used, but the NOR gate or EX-OR gate may be used by changing the input terminal polarities of the comparators CP1 and CP2.

【0023】 スイッチ回路14cは、NPNトランジスタQ5 と抵抗で構成され、トランジ スタQ5 のベースは抵抗を介して論理回路出力に接続され、コレクタはトランジ スタQ4 のベースに、エミッタはアースにそれぞれ接続されている。The switch circuit 14c is composed of an NPN transistor Q 5 and a resistor. The base of the transistor Q 5 is connected to the logic circuit output through the resistor, the collector is connected to the base of the transistor Q 4 , and the emitter is connected to the ground. Each is connected.

【0024】 以上のように構成された回路の動作を、負荷状態毎に、各部の状態を示す図3 のタイムチャートを参照して以下説明する。The operation of the circuit configured as described above will be described below for each load state with reference to the time chart of FIG. 3 showing the state of each unit.

【0025】 (a)負荷正常時 過電流検出用抵抗R1 の電圧降下が抵抗R2 ,R3 で設定されたトランジスタ Q3 のオン電圧に至らないためトランジスタQ3 はオフ、従ってトランジスタQ 4 もオフであり、出力用トランジスタQ2 は制御回路1からの信号に応じてオン ・オフし、負荷RLに電流を供給する。一般に過電流検出用抵抗R1 は小さな値 に設定されるため、トランジスタQ2 がオン状態、すなわち負荷RLに電流を供 給している状態の場合には、出力端子OUTの電圧は電源電圧VCCより若干低い 値となり、第1の判定回路13の判定電圧よりも高い電圧となるため、第1の判 定回路13の出力はHレベルとなる。また、トランジスタQ3 はオフのためトラ ンジスタQ3 のコレクタ電圧は接地電位となるので、第2の判定回路14aの出 力はLレベルとなり、論理回路14bの出力はLレベルとなってスイッチ回路1 4cのトランジスタQ5 はオフのままである。(A) Under normal load Overcurrent detection resistor R1The voltage drop of the resistor R2, R3Transistor Q set in3Transistor Q does not reach the on-state voltage of3Is off, therefore transistor Q Four Is also off, and output transistor Q2Turns on / off according to a signal from the control circuit 1, and supplies a current to the load RL. Generally, overcurrent detection resistor R1Is set to a small value, the transistor Q2Is on, that is, the current is supplied to the load RL, the voltage at the output terminal OUT is the power supply voltage VCCThe output voltage of the first judgment circuit 13 becomes H level because it becomes a slightly lower value and higher than the judgment voltage of the first judgment circuit 13. Also, the transistor Q3Is off so transistor Q3Since the collector voltage of the second judgment circuit 14a becomes L level and the output of the logic circuit 14b becomes L level, the collector voltage of the second judgment circuit 14a becomes L level.FiveRemains off.

【0026】 次にトランジスタQ2 がオフ状態のときでは、出力端子OUTの電圧は〔RL /(RL +Ra)〕・VCCの値となるが、第1の判定回路13の判定電圧より大 きな値であるため、第1の判定回路13の出力はHレベルとなり、またトランジ スタQ3 のコレクタ電位も接地電位となっているため、第2の判定回路14aの 出力はLレベルとなり、従って論理回路14bの出力はLレベルであり、スイッ チ回路14cのトランジスタQ5 はオフのままである。このように負荷RLの正 常時には、スイッチ回路14cのトランジスタQ5 はオフとなっており、出力用 トランジスタQ2 は制御回路1からの信号に応じて負荷RLに供給する電流をオ ン・オフ制御する。Next, when the transistor Q 2 is in the off state, the voltage of the output terminal OUT becomes the value of [ RL / ( RL + Ra)] · V CC , which is determined by the determination voltage of the first determination circuit 13. Since it is a large value, the output of the first determination circuit 13 is at H level, and the collector potential of the transistor Q 3 is also at ground potential, so the output of the second determination circuit 14a is at L level. and thus the output of the logic circuit 14b is at the L level, the transistor Q 5 of the switch circuit 14c remains off. As described above, when the load RL is normal, the transistor Q 5 of the switch circuit 14c is off, and the output transistor Q 2 turns on / off the current supplied to the load RL in response to the signal from the control circuit 1. Control.

【0027】 (b)負荷異常時 次に負荷RLが何らかの原因により異常となった場合について説明する。負荷 電流が短絡などの何らかの原因で増加すると、過電流検出用抵抗R1 の電圧降下 が増加し、抵抗R2 ,R3 で設定されたトランジスタQ3 のオン電圧を越えると 、トランジスタQ3 のベース電流が流れ始め、トランジスタQ3 のコレクタ電流 はトランジスタQ4 のベース電流となり、トランジスタQ4 のコレクタ電流がト ランジスタQ3 のベース電流を増加させる正帰還作用により、トランジスタQ3 ,Q4 は一瞬にしてオンとなり、同時にトランジスタQ4 は制御回路1からの信 号を阻止するため、出力用トランジスタQ2 はオフ状態となって負荷RLへの電 流供給を停止する。(B) Load Abnormality Next, a case where the load RL becomes abnormal for some reason will be described. When the load current increases for some reason, such as a short circuit, the voltage drop across overcurrent detection resistor R 1 increases, the resistance R 2, exceeds the ON voltage of the R 3 transistor Q 3 which is set in, the transistor Q 3 a base current starts to flow, the collector current of the transistor Q 3 are become the base current of the transistor Q 4, the positive feedback effect of the collector current of the transistor Q 4 increases the base current of bets transistor Q 3, transistor Q 3, Q 4 is The transistor Q 4 is turned on instantly, and at the same time, the transistor Q 4 blocks the signal from the control circuit 1, so that the output transistor Q 2 is turned off and the current supply to the load RL is stopped.

【0028】 一方、負荷RLのインピーダンスは負荷異常により正常時の値RL よりも小さ くなっており、従って出力端子電圧は〔RL /(RL +Ra)〕・VCCの値より も小さな値となっているはずである。On the other hand, the impedance of the load RL is Kuna' smaller than the value R L of the normal by a load failure, so that the output terminal voltage smaller than the value of [R L / (R L + Ra)] · V CC It should be a value.

【0029】 異常検出を開始する負荷電流値、すなわち抵抗R2 ,R3 で設定されたトラン ジスタQ3 のオン開始電圧となる電圧降下を抵抗R1 で発生させる電流値に相当 する負荷インピーダンス値をRL ’としたとき、第1の判定回路13の判定電圧 は〔RL /(RL +Ra)〕・VCC以下でかつ〔RL ’/(RL ’+Ra)〕・ VCC以上となるように抵抗Rb,Rcが設定されているため、出力端子OUTの 電圧は判定電圧以下となり、従って第1の判定回路13の出力はLレベルになる 。A load current value at which abnormality detection is started, that is, a load impedance value corresponding to a current value at the resistor R 1 that causes a voltage drop that is an on-start voltage of the transistor Q 3 set by the resistors R 2 and R 3. Is RL ', the determination voltage of the first determination circuit 13 is [ RL / ( RL + Ra)]. V CC or less and [ RL ' / ( RL '+ Ra)]. V CC or more. Since the resistors Rb and Rc are set so that, the voltage at the output terminal OUT becomes equal to or lower than the judgment voltage, so that the output of the first judgment circuit 13 becomes L level.

【0030】 また、トランジスタQ3 はオンのためそのコレクタ電位はほぼ電源電圧となり 、第2の判定回路14aはHレベルを出力するが、第1の判定回路13の出力が Lレベルのため論理回路14bの出力はLレベルであり、スイッチ回路14cの トランジスタQ5 はオフとなっている。従って、トランジスタQ3 ,Q4 ともオ ン状態を継続し、出力用トランジスタQ2 はオフされたままとなっている。Since the transistor Q 3 is on, its collector potential becomes almost the power supply voltage, and the second determination circuit 14a outputs H level. However, since the output of the first determination circuit 13 is L level, it is a logic circuit. The output of 14b is at L level, and the transistor Q 5 of the switch circuit 14c is off. Therefore, the transistors Q 3 and Q 4 both remain in the ON state, and the output transistor Q 2 remains off.

【0031】 (c)負荷回復時 負荷RLが回復すると、そのインピーダンスがRL となるため、出力端子OU Tの電圧は〔RL /(RL +Ra)〕・VCCとなって第1の判定回路13の判定 電圧以上となるため、第1の判定回路13の出力はHレベルとなる。(C) At the time of load recovery When the load RL is recovered, its impedance becomes R L , so that the voltage of the output terminal OU T becomes [ RL / ( RL + Ra)] · V CC and becomes the first Since the voltage becomes equal to or higher than the determination voltage of the determination circuit 13, the output of the first determination circuit 13 becomes H level.

【0032】 この時点ではトランジスタQ3 ,Q4 はオンであるため、第2の判定回路14 aの出力はHレベルの状態であり、従って論理回路14bの出力はHレベルとな ってスイッチ回路14cのトランジスタQ5 をオンさせる。これによりトランジ スタQ4 のベースが接地電位となるためトランジスタQ4 はオフし、制御回路1 からの信号を阻止している状態を解除する。またトランジスタQ3 もトランジス タQ4 によるベース電流がなくなり、かつ負荷RLは復帰状態のため抵抗R1 で の電圧降下によるベース電流も流れずオフとなる。At this time, the transistors Q 3 and Q 4 are on, so the output of the second determination circuit 14 a is in the H level state, and therefore the output of the logic circuit 14 b becomes the H level and the switching circuit The transistor Q 5 of 14c is turned on. Thus the transistor Q 4 for the base is a ground potential of the transistors Q 4 are turned off, to release the state where the blocking signal from the control circuit 1. Further, the transistor Q 3 also turns off because the base current due to the transistor Q 4 disappears and the load RL is in the reset state, and the base current due to the voltage drop at the resistor R 1 does not flow.

【0033】 これらの一連の動作が終わるとトランジスタQ3 のコレクタは接地電位に戻る ため第2の判定回路14aの出力はLレベルとなってスイッチ回路14cのトラ ンジスタQ5 をオフさせて負荷RLを正常時の状態に復帰する。When a series of these operations is completed, the collector of the transistor Q 3 returns to the ground potential, so that the output of the second determination circuit 14a becomes L level and the transistor Q 5 of the switch circuit 14c is turned off to load the load RL. To the normal state.

【0034】 以上説明したように、負荷RLが正常時には制御回路1からの信号に応じて出 力用トランジスタQ2 をオン・オフさせて負荷RLに電流を供給し、負荷RLが 異常時(短絡など)には出力用トランジスタQ2 をオフし、負荷RLが正常に復 帰すれば電源の再投入などの煩わしい操作なしで自動的に正常動作に復旧させる ことができる。なお、本考案の回路が適用される負荷RLとしては、白熱ランプ 負荷のように非動作(非点灯)時におけるインピーダンスが微小なものは不適で あり、ブザーやリレー、ソレノイドなどが好適となる。As described above, when the load RL is normal, the output transistor Q 2 is turned on / off according to the signal from the control circuit 1 to supply current to the load RL, and when the load RL is abnormal (short circuit). If the output transistor Q 2 is turned off and the load RL returns to normal, it is possible to automatically restore normal operation without troublesome operations such as turning the power on again. As the load RL to which the circuit of the present invention is applied, an incandescent lamp load having a small impedance when not in operation (non-lighting) is not suitable, and a buzzer, a relay, a solenoid or the like is suitable.

【0035】[0035]

【考案の効果】[Effect of the device]

以上説明したように本考案によれば、負荷と直列に接続された半導体スイッチ ング素子に流れる過電流を検出し、過電流検出に応じて直ちに半導体スイッチン グ素子をオフさせているので、過負荷から保護することができる。また、負荷が 正常に復旧すると、オフさせていた半導体スイッチング素子を元のオン状態に自 動的に復旧させるので、負荷が正常に復旧したとき電源の再投入などの操作を必 要とすることなく、回路動作を自動的に復旧させることができる。 As described above, according to the present invention, the overcurrent flowing in the semiconductor switching element connected in series with the load is detected, and the semiconductor switching element is immediately turned off in response to the overcurrent detection. Can be protected from load. Also, when the load is restored to normal, the semiconductor switching elements that were turned off are automatically restored to the original on state, so operations such as turning on the power again are required when the load is restored to normal. Without, the circuit operation can be automatically restored.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案による過負荷保護回路の基本構成を示す
回路図である。
FIG. 1 is a circuit diagram showing a basic configuration of an overload protection circuit according to the present invention.

【図2】本考案による過負荷保護回路の一実施例を示す
回路図である。
FIG. 2 is a circuit diagram showing an embodiment of an overload protection circuit according to the present invention.

【図3】図2の回路中の各部の状態を示す図である。FIG. 3 is a diagram showing a state of each unit in the circuit of FIG.

【図4】従来の過負荷保護回路の一例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing an example of a conventional overload protection circuit.

【符号の説明】[Explanation of symbols]

CC 直流電源 RL 負荷 Q2 半導体スイッチング素子(出力用トランジ
スタ) 11 過電流検出手段 12 保持手段 13 正常検出手段(第1の判定回路) 14 復旧手段 Ra 抵抗 13a 電圧監視手段
V CC DC power supply RL load Q 2 semiconductor switching element (transistor for output) 11 overcurrent detection means 12 holding means 13 normality detection means (first determination circuit) 14 recovery means Ra resistance 13a voltage monitoring means

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 直流電源とアース間に負荷と直列に接続
され制御入力に印加されるオン・オフ制御信号によりオ
ン・オフされて負荷に流す電流をオン・オフ制御する半
導体スイッチング素子を過電流から保護するため、該半
導体スイッチング素子に流れる過電流を検出する過電流
検出手段と、該過電流検出手段による過電流検出に応じ
て前記オン・オフ制御信号が前記半導体スイッチング素
子に印加されることを阻止すると共に前記過電流検出手
段による過電流検出状態を保持する保持手段とを備える
過負荷保護回路において、 負荷のインピーダンスが正常であることを検出する正常
検出手段と、 前記過電流検出手段が過電流を検出し、かつ前記正常検
出手段がインピーダンスの正常を検出しているとき、前
記保持手段による保持状態を解除する復旧手段とを備え
ることを特徴とする過負荷保護回路。
1. An overcurrent semiconductor switching element that is connected in series with a load between a DC power source and ground and is turned on / off by an on / off control signal applied to a control input to control on / off of a current flowing to a load. To protect the semiconductor switching element, an overcurrent detecting means for detecting an overcurrent flowing in the semiconductor switching element, and the on / off control signal applied to the semiconductor switching element in response to the overcurrent detection by the overcurrent detecting means. In the overload protection circuit that includes a holding unit that holds the overcurrent detection state by the overcurrent detection unit and a normal detection unit that detects that the impedance of the load is normal, the overcurrent detection unit When an overcurrent is detected and the normality detection means detects a normal impedance, the holding state by the holding means is released. Overload protection circuit; and a recovery unit that.
【請求項2】 前記正常検出手段が前記直流電源と負荷
との間に接続され負荷を動作しない大きさの電流を常時
負荷に流す抵抗を有し、該抵抗と負荷との接続点の電圧
を監視して負荷のインピーダンスが正常であることを検
出する電圧監視手段とを有することを特徴とする過負荷
保護回路。
2. The normality detecting means includes a resistor connected between the DC power source and the load, which constantly allows a current of a magnitude not operating the load to flow through the load, and a voltage at a connection point between the resistor and the load is detected. An overload protection circuit comprising: a voltage monitoring unit that monitors and detects that the impedance of the load is normal.
JP10789991U 1991-12-27 1991-12-27 Overload protection circuit Withdrawn JPH0555730U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10789991U JPH0555730U (en) 1991-12-27 1991-12-27 Overload protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10789991U JPH0555730U (en) 1991-12-27 1991-12-27 Overload protection circuit

Publications (1)

Publication Number Publication Date
JPH0555730U true JPH0555730U (en) 1993-07-23

Family

ID=14470894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10789991U Withdrawn JPH0555730U (en) 1991-12-27 1991-12-27 Overload protection circuit

Country Status (1)

Country Link
JP (1) JPH0555730U (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191974A (en) * 2014-03-27 2015-11-02 新電元工業株式会社 Drive control device and fault detection method
JP2018130002A (en) * 2017-02-10 2018-08-16 Necプラットフォームズ株式会社 Power supply system, circuit board and control method of power supply system
CN113839368A (en) * 2021-08-19 2021-12-24 惠州Tcl云创科技有限公司 Load protection circuit and power supply equipment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191974A (en) * 2014-03-27 2015-11-02 新電元工業株式会社 Drive control device and fault detection method
JP2018130002A (en) * 2017-02-10 2018-08-16 Necプラットフォームズ株式会社 Power supply system, circuit board and control method of power supply system
WO2018146980A1 (en) * 2017-02-10 2018-08-16 Necプラットフォームズ株式会社 Power supply system, power supply system control method, and circuit board
US11394193B2 (en) 2017-02-10 2022-07-19 Nec Platforms, Ltd. Power supply system, power supply system control method, and circuit board
CN113839368A (en) * 2021-08-19 2021-12-24 惠州Tcl云创科技有限公司 Load protection circuit and power supply equipment

Similar Documents

Publication Publication Date Title
JP3040342B2 (en) Control circuit for power MOS gate type circuit
JPH0510522Y2 (en)
US6717828B2 (en) Power semiconductor device
JPH0555730U (en) Overload protection circuit
US5943205A (en) Driver and overload protection circuit
JPH05267580A (en) Semiconductor device
JP2004248415A (en) Switching circuit
KR100292572B1 (en) Protective circuit used to disable the transistor during a short circuit with inductive components
JPH01220915A (en) Output short-circuit protection circuit for transistor
JP2873643B2 (en) Series regulator protection circuit
JPH0513696A (en) Signal transmission circuit
JP3145868B2 (en) Power device and power device control system
JP3401827B2 (en) Bipolar output circuit
JP3608260B2 (en) Load protection circuit in load control circuit
KR100265668B1 (en) A circuit for detecting over-current in inverter
JP2886398B2 (en) Stepping motor drive
JP4278440B2 (en) Power semiconductor device and semiconductor integrated circuit device used in the device
JPH0234027A (en) Solid-state relay
JP2571745Y2 (en) Protection circuit for load drive circuit
JP2564637Y2 (en) Protection circuit for load drive circuit
JPH07298484A (en) Load drive circuit with protective functions
JP2732677B2 (en) Voltage detection circuit for memory backup
JP2605803Y2 (en) Overload detection circuit
JPH0248809A (en) Power amplifier
JPH0724816Y2 (en) CMOS circuit protection device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19960404