[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0555405A - 低誘電率セラミツクス回路基板の製造方法 - Google Patents

低誘電率セラミツクス回路基板の製造方法

Info

Publication number
JPH0555405A
JPH0555405A JP2404218A JP40421890A JPH0555405A JP H0555405 A JPH0555405 A JP H0555405A JP 2404218 A JP2404218 A JP 2404218A JP 40421890 A JP40421890 A JP 40421890A JP H0555405 A JPH0555405 A JP H0555405A
Authority
JP
Japan
Prior art keywords
green sheet
slurry
ceramic
hollow
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2404218A
Other languages
English (en)
Inventor
Kishio Yokouchi
貴志男 横内
Koichi Niwa
紘一 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2404218A priority Critical patent/JPH0555405A/ja
Publication of JPH0555405A publication Critical patent/JPH0555405A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】半導体装置の高密度実装に適しかつ信号の高速
伝播に適した低誘電率セラミックス回路基板の製造方法
に関し、中空ないし多孔質のセラミックス粒を含むセラ
ミックス粉体を利用して誘電率を低くし、一方、基板側
面に多孔質切断面が現れないようにする。 【構成】(ア)中空セラミックス粒を含有する第1スラ
リー1および中空でないセラミックス粉体を含有する第
2スラリー2を別々に用意する;(イ)第1スラリーを
中央部に、第2スラリーを両端部に同時に流して複合グ
リーンシート6を形成する;(ウ)複合グリーンシート
の長手方向の切断長を中央部の幅に合わせて所定サイズ
のグリーンシート片6A、6Bに打抜く;(オ)グリー
ンシート片をその両端部が連続して重ならないように交
互積層する;(カ)外形切断する;および(キ)焼成し
て多層回路基板21とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、VLSIなどの半導体
装置の実装用回路基板、より詳しくは、半導1装置の高
密度実装に適しかつ信号の高速伝播に適した低誘電率セ
ラミックス回路基板の製造方法に関する。大型汎用コン
ピュータおよびスーパーコンピュータに使用される半導
体装置(素子)の高速化要求に応じて、ゲート当たりの
遅延時間が100psを下回るようになり、相対的に基板
配線部における伝送遅延もコンピュータの演算速度を左
右する程になっている。特に、コンピュータのCPU用
回路基板には、高密度かつ微細な多層配線に適している
セラミックス多層基板が用いられている。より高速なコ
ンピュータを実現するには、高密度かつ微細な多層配線
を生かし、かつ信号の高速伝播に適した低誘電率セラミ
ックス回路基板の開発が不可欠である。
【0002】
【従来の技術】従来、高速コンピュータに使用されてい
る高密度実装基板用のセラミックス材料には、アルミナ
(Al2 3 )、ムライト(3Al2 3 ・2Si
2 )などが用いられている。しかしながら、これらセ
ラミックスの誘電率は、アルミナで10、ムライトで7
と一般的に高く、最も低い石英ガラスの誘電率でも3.8
である。なお、石英ガラス単独では緻密な焼結が難し
く、多層回路基板には適さない。また、金、銀、銅など
の低抵抗(導体)配線との同時焼成のために、結晶化ガ
ラス系、アルミナ−結晶化ガラス系などの低温焼結セラ
ミックスが開発されているが、それでも誘電率は4〜6
と依然として高い。
【0003】セラミックス回路基板の誘電率を下げるた
めに、ガラスやセラミックスの中空体粒(中空微小球)
を利用したセラミックス基板が提案されている。例え
ば、本発明者らは特開昭59−111345号公報にて
中空アルミナ粒をセラミックスマトリックス中に分散さ
せた回路基板を提案したし、他に特開昭62−2068
61号公報、62−287658号公報、63−358
号公報などでも提案されている。
【0004】
【発明が解決しようとする課題】多層回路基板の製造プ
ロセスにおいて、焼成(焼結)後に研磨ないし切断の工
程があり、中空セラミックス粒を利用したセラミックス
基板では中空セラミックス粒の切断面が表出して多孔質
面となってしまう。この多孔質面に研削液、切削液、場
合によっては、メッキ液、エッチング液、洗浄液が浸み
込み、セラミックス基板表面にメタライズ層を真空蒸
着、スパッタリングで形成する際に更には実装した半導
体装置の使用中に、浸み込んだ液が汚染源となって、回
路基板更には実装した半導体装置の信頼性の低下を招
く。
【0005】本発明の目的は、中空ないし多孔質のセラ
ミックス粒を含むセラミックス粉体を利用して誘電率を
低くする利点を生かしつつ、側面に多孔質切断面の現れ
ないようにしてセラミックス回路基板を製造する方法を
提供することである。
【0006】
【課題を解決するための手段】上述の目的が、下記工程
(ア)〜(キ):(ア)中空ないし多孔質のセラミック
ス粒を含むセラミックス粉体と、樹脂バインダーと、溶
剤とからなる第1スラリー、および中空ないし多孔質の
セラミックス粒を含まないセラミックス粉体と、樹脂バ
インダーと、溶剤とからなる第2スラリーを別々に用意
する工程;(イ)第1スラリーを中央部に、第2スラリ
ーを両端部に同時に流して一枚の複合グリーンシートを
形成する工程;(ウ)複合グリーンシートの長手方向の
切断長を中央部の幅に合わせて該複合グリーンシートを
所定サイズに打抜く工程;(エ)打ち抜きグリーンシー
ト片に配線層を形成する工程;(オ)配線層付きグリー
ンシート片をその両端部が連続して重ならないように交
互積層する工程;(カ)積層したグリーンシート片を中
央部のサイズよりも大きいサイズに外形切断する工程;
および(キ)外形切断した積層体を焼成する工程;を含
んでなる低誘電率セラミックス回路基板の製造方法によ
って達成される。
【0007】中空のセラミックス粒が中空石英粒である
ことは好ましく、多孔質のセラミックス粒としてはゼオ
ライト粉末をはじめとするセラミックスや高軟化点ガラ
スを用いることができる。上述の工程で製造したセラミ
ックス回路基板は側面全周に中空ないし多孔質のセラミ
ックス粒を含まないセラミックス粉体のセラミックス層
となっているが、基板上面および下面(底面)の中央部
は中空ないし多孔質のセラミックス粒を含むセラミック
ス粉体のセラミックス部分である。この基板上面および
下面のままではLSIチップあるいはパッケージを搭載
するための平面出し工程である研磨を行なうと、中空体
あるいは多孔質体の断面が露出して粗面になり、薄膜パ
ターンを形成できない問題が生じてしまうことがある。
そこで、中空ないし多孔質のセラミックス粒を含まない
セラミックス粉体と、樹脂バインダーと、溶剤とからな
るスラリーから単一のグリーンシートを形成し、該グリ
ーンシートを所定サイズに打抜き、それに配線層を形成
し、該配線層付きグリーンシートを、前記積層工程の際
に、積層体の最上層におよび最下層として配置すること
によって、基板上下面も中空ないし多孔質のセラミック
ス粒を含まないセラミックス粉体のセラミックス層とす
るのが望ましい。
【0008】
【作用】本発明の方法で製造したセラミックス回路基板
はその全側面が中空ないし多孔質のセラミックス粒を含
まないセラミックス粉体のセラミックス層となっている
ので、焼成基板側面を研磨ないし切断しても中空ないし
多孔質のセラミックス粒の切断面が表出することはな
い。従って、上述のトラブルを招く原因を回避すること
になり、信頼性は従来一般のセラミックス基板と同じ程
度に向上する。
【0009】
【実施例】以下、添付図面を参照して、本発明の実施態
様例によって本発明を詳細に説明する。先ず、中空石英
粒(平均粒径20μm)と、硼珪酸ガラス粉末と、ムラ
イト粉末とからなるセラミックス粉体に、樹脂バインダ
ー、アセトンおよび2−ブタノンの溶剤および可塑剤を
混練し、真空脱泡して第1スラリー1(図2)を用意し
た。中空石英粒の代わりに石英ガラス粉末(中実粒)を
用いること以外は同じ材料で混合比を少し変え、混練、
真空脱泡で第2スラリー2を用意した。ドクターブレー
ド装置のスラリー溜3に2枚の仕切りを置いてから、中
央に第1スラリーを入れ、両サイドに第2スラリーを入
れ、ドクターブレード4を通してキャリアテープ(ポリ
エステルフィルム)5の上に同時に流し出して、一枚の
複合グリーンシート6(厚さ300μm)を形成した
(図2)。例えば、中央部の第1スラリー1の幅を15
0mmに、両側の第2スラリー2の幅をそれぞれ30mmと
した。第1スラリー1と第2スラリー2との接合部(境
界部)ではこれらスラリーが混合しており、焼成したと
きには完全に一体化していて、接合部での剥離や強度低
下はない。乾燥して溶剤を揮発させて、可撓性のグリー
ンシート6とし、図2では巻き取っている状態を示す。
【0010】次に、複合グリーンシート6を幅200mm
に、シート長手方向で長さ150mm(中央部第1スラリ
ー幅)に打ち抜いて、グリーンシート片6A、6Bとし
た。それぞれのグリーンシート片6A、6Bにスルーホ
ールを開け、金属粉末(例えば、銅粉末)、樹脂および
溶剤を混合した導体ペーストをスクリーン印刷して配線
層(図示せず)を形成した。これらグリーンシート片6
A、6Bを、図1に示すように、両端部が連続して重な
らないように交互積層した。なお、グリーンシート6
A、6Bはサイズは同一であって、積層する際の配置方
向の区別に対応している。積層したグリーンシート片を
従来と同様に加熱・加圧して一体化した。この積層・一
体化において、別途に第2スラリーのみで厚さ300μ
mのグリーンシートを形成し、200×200mmに打ち
抜き、スルーホールを開け、スクリーン印刷で配線層を
形成したグリーンシート片を2枚用意して、一方を最上
層に、他方を最下層として配置するのが好ましい。この
積層一体化したグリーンシートを所定のサイズ(160
×160mm)に外形切断し(打ち抜き)、中空石英粒含
有の中央部分(150×150mm)11よりも少し大き
くして積層体周囲が中空石英粒含有しない外周部分12
(図3)となるようにした。
【0011】次に、外形切断した積層体を、徐々に加熱
して樹脂分を抜いてから、窒素雰囲気中にて約1000
℃で焼成した。このように焼結したセラミックス多層回
路基板21(図3)は中空石英粒含有の中央部分11、
中空石英粒含有しない外周部分12、最上層13および
最下層14からなり、そのサイズが140×140mmで
あった。セラミックス基板21の側面を研磨した。必要
に応じて最上層13および最下層14の表面も研磨す
る。研磨面の平均粗さは10nm以下であった。このよう
に回路基板21の側面には中空石英粒が存在しないよう
になっており、さらに加圧一体化および外形切断(打ち
抜き)を経て焼成すると外周部の中空石英粒含有しない
グリーンシート部が相互に結合して一つとなっているの
で、製造工程での液体(研磨液、エッチング液など)が
浸み込むことがない。そして、得られた回路基板21は
その中央部分11に中空石英粒が分散して存在するの
で、基板の誘電率が3.5以下(1MHz・RT)と低
い。
【0012】焼成後の回路基板21には通常のやり方に
したがってメッキ(Niメッキ)を施し、外部接続ピン
22をろう付し、仕上げメッキ(NiまたはAu)を施
し、そして、半導体チップ(装置)23をボンディング
して実装する(図3)。
【0013】
【発明の効果】以上説明したように、本発明に係る製造
方法にしたがって作られたセラミックス多層回路基板は
その誘電率が低くかつ多孔質表面に起因したトラブルの
ない信頼性の向上したものとなる。
【図面の簡単な説明】
【図1】中空石英粒含有中央部とそうでない両端部とか
らなるグリーンシート片を積層する状態の斜視図であ
る。
【図2】ドクターブレード法によって複合グリーンシー
トを形成している状態の斜視図である。
【図3】半導体装置を実装したセラミックス多層回路基
板の概略断面図である。
【符号の説明】
1…中空石英粒含有の第1スラリー 2…中空石英粒を含有しない第2スラリー 4…ドクターブレード 6…グリーンシート 6A、6B…グリーンシート片 11…中空石英粒含有の中央部分 12…中空石英粒含有しない外周部分 21…焼成したセラミックス多層回路基板 23…半導体チップ(装置)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 下記工程(ア)〜(キ): (ア)中空ないし多孔質のセラミックス粒を含むセラミ
    ックス粉体と、樹脂バインダーと、溶剤とからなる第1
    スラリー(1)、および中空ないし多孔質のセラミック
    ス粒を含まないセラミックス粉体と、樹脂バインダー
    と、溶剤とからなる第2スラリー(2)を別々に用意す
    る工程; (イ)前記第1スラリー(1)を中央部に、前記第2ス
    ラリー(2)を両端部に同時に流して一枚の複合グリー
    ンシート(6)を形成する工程; (ウ)前記複合グリーンシートの長手方向の切断長を前
    記中央部の幅に合わせて該複合グリーンシートを所定サ
    イズに打抜く工程; (エ)前記打ち抜きグリーンシート片(6A、6B)に
    配線層を形成する工程; (オ)前記配線層付きグリーンシート片(6A、6B)
    をその両端部が連続して重ならないように交互積層する
    工程; (カ)積層したグリーンシート片(6A、6B)を前記
    中央部のサイズよりも大きいサイズに外形切断する工
    程;および (キ)外形切断した積層体を焼成する工程; を含んでなる低誘電率セラミックス回路基板の製造方
    法。
  2. 【請求項2】 前記中空のセラミックス粒が中空石英粒
    であることを特徴とする請求項1記載の製造方法。
  3. 【請求項3】 中空ないし多孔質のセラミックス粒を含
    まないセラミックス粉体と、樹脂バインダーと、溶剤と
    からなるスラリーから単一のグリーンシートを形成し、
    該グリーンシートを所定サイズに打抜き、それに配線層
    を形成し、該配線層付きグリーンシートを、前記積層工
    程の際に、積層体の最上層(13)におよび最下層(1
    4)として配置することを特徴とする請求項1記載の製
    造方法。
JP2404218A 1990-12-20 1990-12-20 低誘電率セラミツクス回路基板の製造方法 Withdrawn JPH0555405A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2404218A JPH0555405A (ja) 1990-12-20 1990-12-20 低誘電率セラミツクス回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2404218A JPH0555405A (ja) 1990-12-20 1990-12-20 低誘電率セラミツクス回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0555405A true JPH0555405A (ja) 1993-03-05

Family

ID=18513912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2404218A Withdrawn JPH0555405A (ja) 1990-12-20 1990-12-20 低誘電率セラミツクス回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0555405A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031733A (ja) * 2001-07-11 2003-01-31 Toshiba Corp セラミックス基板およびそれを用いた回路基板
WO2006102926A1 (en) * 2005-03-31 2006-10-05 Freescale Semiconductor, Inc. Semiconductor wafer with low-k dielectric layer and process for fabrication thereof
JP2020136298A (ja) * 2019-02-13 2020-08-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031733A (ja) * 2001-07-11 2003-01-31 Toshiba Corp セラミックス基板およびそれを用いた回路基板
WO2006102926A1 (en) * 2005-03-31 2006-10-05 Freescale Semiconductor, Inc. Semiconductor wafer with low-k dielectric layer and process for fabrication thereof
US7994069B2 (en) 2005-03-31 2011-08-09 Freescale Semiconductor, Inc. Semiconductor wafer with low-K dielectric layer and process for fabrication thereof
JP2020136298A (ja) * 2019-02-13 2020-08-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Similar Documents

Publication Publication Date Title
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
WO1998012744A1 (fr) Composants electroniques passifs, elements de circuit integre et plaquette
JP2584911B2 (ja) ガラス−セラミック多層回路基板の製造方法
JP2000138455A (ja) セラミック多層基板の製造方法
JPH04314394A (ja) ガラスセラミック回路基板とその製造方法
JP2002111210A (ja) 配線基板およびその製造方法
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JP2973820B2 (ja) セラミックス基板の製造方法
JPH0555405A (ja) 低誘電率セラミツクス回路基板の製造方法
JPH11177238A (ja) ガラスセラミックス多層基板の製造方法
JPS62206861A (ja) セラミツクス多層回路板及び半導体実装構造
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
JPS6250077B2 (ja)
US8241449B2 (en) Method for producing ceramic body
JPH1084056A (ja) セラミック基板の製造方法
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JP3909189B2 (ja) ガラスセラミック基板の製造方法
JP2727700B2 (ja) 多層セラミック回路基板の製造方法
JP4413375B2 (ja) キャパシタ内蔵インターポーザ及びその製造方法
JPH05235550A (ja) 低誘電率ガラスセラミック多層配線基板およびその製造方法
JPS6293961A (ja) 多層配線回路板
JPS62177906A (ja) 複合積層セラミツク部品
JP2004146701A (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312