JPH0541510A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH0541510A JPH0541510A JP3196501A JP19650191A JPH0541510A JP H0541510 A JPH0541510 A JP H0541510A JP 3196501 A JP3196501 A JP 3196501A JP 19650191 A JP19650191 A JP 19650191A JP H0541510 A JPH0541510 A JP H0541510A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- substrate
- insulating film
- signal processing
- processing element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 固体撮像装置の製造方法に関し、動作時の低
温より非動作時の室温迄の温度雰囲気に該装置の基板を
曝した場合でも、熱膨張率が略等しい基板同志を用いる
ことにより、金属バンプの位置ずれが発生しないように
した装置の製造方法の提供を目的とする。 【構成】 半導体基板11上に設けたエピタキシャル層12
に信号処理素子を形成し、絶縁膜13を形成後、該エピタ
キシャル層12側と、別個に用意したベース基板14とを接
着剤15で接着する工程、前記エピタキシャル層12を形成
した半導体基板11側を前記エピタキシャル層12が露出す
る迄、選択的にエッチングし、該露出したエピタキシャ
ル層12上に絶縁膜16を被着形成する工程、別個に用意し
た絶縁性基板上に半導体結晶を設け、該半導体結晶上に
絶縁膜を形成する工程、前記信号処理素子を形成したエ
ピタキシャル層に形成した絶縁膜と、前記絶縁性基板上
に設けた半導体結晶上の絶縁膜同志を親水性処理により
接着する工程を含むことで構成する。
温より非動作時の室温迄の温度雰囲気に該装置の基板を
曝した場合でも、熱膨張率が略等しい基板同志を用いる
ことにより、金属バンプの位置ずれが発生しないように
した装置の製造方法の提供を目的とする。 【構成】 半導体基板11上に設けたエピタキシャル層12
に信号処理素子を形成し、絶縁膜13を形成後、該エピタ
キシャル層12側と、別個に用意したベース基板14とを接
着剤15で接着する工程、前記エピタキシャル層12を形成
した半導体基板11側を前記エピタキシャル層12が露出す
る迄、選択的にエッチングし、該露出したエピタキシャ
ル層12上に絶縁膜16を被着形成する工程、別個に用意し
た絶縁性基板上に半導体結晶を設け、該半導体結晶上に
絶縁膜を形成する工程、前記信号処理素子を形成したエ
ピタキシャル層に形成した絶縁膜と、前記絶縁性基板上
に設けた半導体結晶上の絶縁膜同志を親水性処理により
接着する工程を含むことで構成する。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像装置の製造方法
に係り、特に動作時の低温と、非動作時の室温の間で素
子間を接続する金属バンプに位置ずれを生じないように
した固体撮像装置の製造方法に関する。
に係り、特に動作時の低温と、非動作時の室温の間で素
子間を接続する金属バンプに位置ずれを生じないように
した固体撮像装置の製造方法に関する。
【０００２】赤外線を検知する固体撮像装置は、高解像
度化を図るために画素数の増大が益々要求され、それに
伴って素子を形成する半導体基板も大面積の基板が要求
される傾向にある。
度化を図るために画素数の増大が益々要求され、それに
伴って素子を形成する半導体基板も大面積の基板が要求
される傾向にある。
【０００３】
【従来の技術】従来の固体撮像装置は図３に示すよう
に、エネルギーバンドギャップが狭く、赤外線に高感度
を有する水銀・カドミウム・テルル( HgCdTe) のような
化合物半導体基板１にフォトダイオードのような光検知
素子２を形成し、該検知素子で得られた検知信号を信号
処理する電荷結合素子のような信号処理素子３をシリコ
ン( Si) 基板４に形成し、これらの素子間をインジウム
( In) よりなる金属バンプ5,6 でバンプ接合して形成し
ている。
に、エネルギーバンドギャップが狭く、赤外線に高感度
を有する水銀・カドミウム・テルル( HgCdTe) のような
化合物半導体基板１にフォトダイオードのような光検知
素子２を形成し、該検知素子で得られた検知信号を信号
処理する電荷結合素子のような信号処理素子３をシリコ
ン( Si) 基板４に形成し、これらの素子間をインジウム
( In) よりなる金属バンプ5,6 でバンプ接合して形成し
ている。
【０００４】ところで、このような固体撮像装置は、動
作時には熱雑音の発生を避けるために77°K の液体窒素
温度で動作する必要があり、非動作時には室温の雰囲気
に保管されるために、該装置は77°K の低温より室温迄
の温度サイクルに曝されることになる。
作時には熱雑音の発生を避けるために77°K の液体窒素
温度で動作する必要があり、非動作時には室温の雰囲気
に保管されるために、該装置は77°K の低温より室温迄
の温度サイクルに曝されることになる。
【０００５】このHgCdTeの化合物半導体基板１とSi基板
４とでは、各々の熱膨張率が異なっており、両者の基板
1,4 が低温の雰囲気に曝されると、両者の基板1,4 の収
縮の割合が異なり、そのため、両者の基板1,4 に設けた
素子間を接合しているInの金属バンプ5,6が位置ずれを
生じて、該バンプに亀裂やクラックが発生し、素子間に
接続不良を発生し、画像欠陥を生じる問題がある。
４とでは、各々の熱膨張率が異なっており、両者の基板
1,4 が低温の雰囲気に曝されると、両者の基板1,4 の収
縮の割合が異なり、そのため、両者の基板1,4 に設けた
素子間を接合しているInの金属バンプ5,6が位置ずれを
生じて、該バンプに亀裂やクラックが発生し、素子間に
接続不良を発生し、画像欠陥を生じる問題がある。
【０００６】
【発明が解決しようとする課題】本発明は上記した問題
点を除去し、上記した温度サイクルの雰囲気内に固体撮
像装置を形成している両者の基板を設置した場合に、上
記した両者の基板が上記雰囲気によって収縮、或いは膨
張の影響が少なく成るようにした固体撮像装置の製造方
法の提供を目的とする。
点を除去し、上記した温度サイクルの雰囲気内に固体撮
像装置を形成している両者の基板を設置した場合に、上
記した両者の基板が上記雰囲気によって収縮、或いは膨
張の影響が少なく成るようにした固体撮像装置の製造方
法の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明の固体撮像装置の
製造方法は、半導体基板上に設けたエピタキシャル層に
信号処理素子を形成し、絶縁膜を形成後、該エピタキシ
ャル層側と、別個に用意したベース基板とを接着剤で接
着する工程、前記エピタキシャル層を形成した半導体基
板側を前記エピタキシャル層が露出する迄、選択的にエ
ッチングし、該露出したエピタキシャル層上に絶縁膜を
被着形成する工程、別個に用意した絶縁性基板上に半導
体結晶を設け、該半導体結晶上に絶縁膜を形成する工
程、前記信号処理素子を形成したエピタキシャル層に形
成した絶縁膜と、前記絶縁性基板上に設けた半導体結晶
上の絶縁膜同志を親水性処理により接着する工程、前記
ベース基板を除去し、エピタキシャル層に設けた絶縁膜
を開口して金属バンプを形成することで、前記絶縁性基
板上に設けた半導体結晶、および絶縁膜を介して信号処
理素子を形成する工程、化合物半導体基板に形成した光
検知素子に金属バンプを形成し、次いで両者の金属バン
プ間を接合する工程を含むことを特徴とする。
製造方法は、半導体基板上に設けたエピタキシャル層に
信号処理素子を形成し、絶縁膜を形成後、該エピタキシ
ャル層側と、別個に用意したベース基板とを接着剤で接
着する工程、前記エピタキシャル層を形成した半導体基
板側を前記エピタキシャル層が露出する迄、選択的にエ
ッチングし、該露出したエピタキシャル層上に絶縁膜を
被着形成する工程、別個に用意した絶縁性基板上に半導
体結晶を設け、該半導体結晶上に絶縁膜を形成する工
程、前記信号処理素子を形成したエピタキシャル層に形
成した絶縁膜と、前記絶縁性基板上に設けた半導体結晶
上の絶縁膜同志を親水性処理により接着する工程、前記
ベース基板を除去し、エピタキシャル層に設けた絶縁膜
を開口して金属バンプを形成することで、前記絶縁性基
板上に設けた半導体結晶、および絶縁膜を介して信号処
理素子を形成する工程、化合物半導体基板に形成した光
検知素子に金属バンプを形成し、次いで両者の金属バン
プ間を接合する工程を含むことを特徴とする。
【０００８】また、前記親水性処理を行って基板同志を
接着したのち、酸化性雰囲気内で加熱処理する工程を有
することを特徴とするものである。
接着したのち、酸化性雰囲気内で加熱処理する工程を有
することを特徴とするものである。
【０００９】
【作用】本発明の固体撮像装置の製造方法は、Si基板上
に設けたSiエピタキシャル層に電荷結合素子のような信
号処理素子を形成する。この電荷結合素子はＭＯＳ型半
導体装置の形成工程と同様で、該Siエピタキシャル層に
ソースおよびドレイン領域を形成後、SiO2膜を介してゲ
ート電極を形成し、その上をSiO2膜で被覆する工程で、
該SiO2膜にコンタクトホールを形成する以前迄の工程の
処理を行う。
に設けたSiエピタキシャル層に電荷結合素子のような信
号処理素子を形成する。この電荷結合素子はＭＯＳ型半
導体装置の形成工程と同様で、該Siエピタキシャル層に
ソースおよびドレイン領域を形成後、SiO2膜を介してゲ
ート電極を形成し、その上をSiO2膜で被覆する工程で、
該SiO2膜にコンタクトホールを形成する以前迄の工程の
処理を行う。
【００１０】次いでベース基板となるSi基板と、前記エ
ピタキシャル層を形成したSi基板同志を接着剤で貼り合
わせ、エピタキシャル層が露出する迄、Si基板をエッチ
ングして薄層化し、該エピタキシャル層上にSiO2膜を形
成する。
ピタキシャル層を形成したSi基板同志を接着剤で貼り合
わせ、エピタキシャル層が露出する迄、Si基板をエッチ
ングして薄層化し、該エピタキシャル層上にSiO2膜を形
成する。
【００１１】次いでHgCdTe基板と近接した熱膨張率を有
するサファイア基板上にSi層を設けてＳＯＳ（Silicon
ON Sapphire)基板を形成し，その上にSiO2膜を形成し、
このSiO2膜同志を親水性処理に依って接着する。
するサファイア基板上にSi層を設けてＳＯＳ（Silicon
ON Sapphire)基板を形成し，その上にSiO2膜を形成し、
このSiO2膜同志を親水性処理に依って接着する。
【００１２】この親水性処理は、両者の基板を硫酸と過
酸化水素水の混合液に浸漬したのち、水洗し、更にフィ
ルタを通過して塵の無い清浄な空気中でSiO2膜同志を接
触させるのみで、加圧等の操作を必要とせず、SiO2膜に
付着しているＯＨ（水酸）基による水素結合で強固に接
着することになる。このことは文献(NIKKEI MICRODEVIC
ES;1988 年3 月号、85〜91頁) に記載されている。
酸化水素水の混合液に浸漬したのち、水洗し、更にフィ
ルタを通過して塵の無い清浄な空気中でSiO2膜同志を接
触させるのみで、加圧等の操作を必要とせず、SiO2膜に
付着しているＯＨ（水酸）基による水素結合で強固に接
着することになる。このことは文献(NIKKEI MICRODEVIC
ES;1988 年3 月号、85〜91頁) に記載されている。
【００１３】次いでベース基板を研磨して除去すること
で、光検知素子を形成するHgCdTe基板の熱膨張率(5.0×
10-6; 室温) と近接した熱膨張率(6.5×10-6; 室温) を
有するサファイア基板に設けた薄層のSi層上に信号処理
素子が形成されることなり、この信号処理素子とHgCdTe
基板に形成された光検知素子をバンプ結合すると、両者
の基板は温度サイクルによる熱の影響で同様な収縮、膨
張をし、金属バンプが位置ずれする現象が緩和される。
で、光検知素子を形成するHgCdTe基板の熱膨張率(5.0×
10-6; 室温) と近接した熱膨張率(6.5×10-6; 室温) を
有するサファイア基板に設けた薄層のSi層上に信号処理
素子が形成されることなり、この信号処理素子とHgCdTe
基板に形成された光検知素子をバンプ結合すると、両者
の基板は温度サイクルによる熱の影響で同様な収縮、膨
張をし、金属バンプが位置ずれする現象が緩和される。
【００１４】そのため、HgCdTe基板の熱膨張率(5.0×10
-6; 室温) に比較して熱膨張率が3.6 ×10-6( 室温) と
大幅に異なる値を有するSi基板に信号処理素子を形成し
た従来の方法に比較して、金属バンプの位置ずれや、ク
ラックの発生の現象等が防止され、高信頼度の固体撮像
装置が得られる。
-6; 室温) に比較して熱膨張率が3.6 ×10-6( 室温) と
大幅に異なる値を有するSi基板に信号処理素子を形成し
た従来の方法に比較して、金属バンプの位置ずれや、ク
ラックの発生の現象等が防止され、高信頼度の固体撮像
装置が得られる。
【００１５】このような複雑な工程を採る理由は、ＳＯ
Ｓ基板に直接信号処理素子を形成するとサファイア基板
上のSi結晶の結晶性が悪いために特性の良い信号処理素
子が得られず、またＳＯＳ基板に信号処理素子を形成し
たＰ+ 基板を接着して該Ｐ+ 基板を選択エッチングで除
去しようとすると、サファイア基板を構成するアルミニ
ウム原子が溶け出して形成される信号処理素子の特性が
劣化するためである。
Ｓ基板に直接信号処理素子を形成するとサファイア基板
上のSi結晶の結晶性が悪いために特性の良い信号処理素
子が得られず、またＳＯＳ基板に信号処理素子を形成し
たＰ+ 基板を接着して該Ｐ+ 基板を選択エッチングで除
去しようとすると、サファイア基板を構成するアルミニ
ウム原子が溶け出して形成される信号処理素子の特性が
劣化するためである。
【００１６】
【実施例】以下、図面を用いて本発明の実施例に付き詳
細に説明する。図1(a)に示すように、Ｐ+ 型のSi基板11
上にＰ型のエピタキシャル層12を、2〜5 μm の厚さで
形成し、該エピタキシャル層12内に図示しないが、所定
のパターンにソース領域およびドレイン領域を形成し、
その上にSiO2膜を介して所定パターンのゲート電極を形
成し、図1(b)に示すようにその上を更にSiO2膜13で被覆
する。
細に説明する。図1(a)に示すように、Ｐ+ 型のSi基板11
上にＰ型のエピタキシャル層12を、2〜5 μm の厚さで
形成し、該エピタキシャル層12内に図示しないが、所定
のパターンにソース領域およびドレイン領域を形成し、
その上にSiO2膜を介して所定パターンのゲート電極を形
成し、図1(b)に示すようにその上を更にSiO2膜13で被覆
する。
【００１７】次いで図1(c)に示すようにSi基板より成る
厚さが400 μm のベース基板14を用意し、該基板14に高
融点の接着剤( 商品名;PIQ、製造会社名; 日立化成株式
会社製 )15を用いてベース基板14と前記エピタキシャル
層12が対向するようにして接着する。
厚さが400 μm のベース基板14を用意し、該基板14に高
融点の接着剤( 商品名;PIQ、製造会社名; 日立化成株式
会社製 )15を用いてベース基板14と前記エピタキシャル
層12が対向するようにして接着する。
【００１８】次いで図1(d)に示すように、前記Ｐ+ のSi
基板11を、前記エピタキシャル層12が露出する迄、Ｐ+
のSi基板11とＰ型のSiエピタキシャル層12との濃度差を
利用して弗化水素酸(HF)、硝酸(HNO3)および酢酸(CH3CO
OH) の混合液よりなるエッチング液を用いて選択的にエ
ッチングする。
基板11を、前記エピタキシャル層12が露出する迄、Ｐ+
のSi基板11とＰ型のSiエピタキシャル層12との濃度差を
利用して弗化水素酸(HF)、硝酸(HNO3)および酢酸(CH3CO
OH) の混合液よりなるエッチング液を用いて選択的にエ
ッチングする。
【００１９】次いで図1(e)に示すように、前記露出した
エピタキシャル層12上にCVD 法を用いて300 〜400 ℃の
低温でSiO2膜16を形成する。このSiO2膜16は、該SiO2膜
の代わりに燐珪酸ガラス膜(PSG膜) 、ボロンシリケート
ガラス(BSG )膜、或いはボロン燐シリケートガラス膜(B
PSG)を代用して用いても良い。
エピタキシャル層12上にCVD 法を用いて300 〜400 ℃の
低温でSiO2膜16を形成する。このSiO2膜16は、該SiO2膜
の代わりに燐珪酸ガラス膜(PSG膜) 、ボロンシリケート
ガラス(BSG )膜、或いはボロン燐シリケートガラス膜(B
PSG)を代用して用いても良い。
【００２０】次いで図2(a)に示すように、厚さが400 μ
m のサファイア基板17上にSi結晶18を1 〜2 μm の厚さ
で形成したＳＯＳ（Silicon ON Sapphire)基板19上にSi
O2膜21をCVD 法による低温酸化法で形成する。
m のサファイア基板17上にSi結晶18を1 〜2 μm の厚さ
で形成したＳＯＳ（Silicon ON Sapphire)基板19上にSi
O2膜21をCVD 法による低温酸化法で形成する。
【００２１】次いで、上記ＳＯＳ基板19のSiO2膜21と前
記図1(e)で形成したベース基板14上のエピタキシャル層
12上のSiO2膜16とを、該両者の基板14,19 を過酸化水素
(H2O 2)と硫酸(H2SO4) の混合液に浸漬するか、或いは浸
漬後、該混合液を加熱して煮沸した後、水洗して、清浄
な塵の無い空気中で接触させる親水性処理〔文献(NIKKE
I MICRODEVICES;1988 年3 月号、85〜91頁参照) に記
載〕により、接着させ、図2(b)に示すような構造とす
る。
記図1(e)で形成したベース基板14上のエピタキシャル層
12上のSiO2膜16とを、該両者の基板14,19 を過酸化水素
(H2O 2)と硫酸(H2SO4) の混合液に浸漬するか、或いは浸
漬後、該混合液を加熱して煮沸した後、水洗して、清浄
な塵の無い空気中で接触させる親水性処理〔文献(NIKKE
I MICRODEVICES;1988 年3 月号、85〜91頁参照) に記
載〕により、接着させ、図2(b)に示すような構造とす
る。
【００２２】すると該基板14,19 同志は前記SiO2膜16,2
1 を介して強固に接着される。この接着には加圧力は必
要とせず、常温、常圧力で上記薬品処理を行うのみで簡
単に接着可能となる。
1 を介して強固に接着される。この接着には加圧力は必
要とせず、常温、常圧力で上記薬品処理を行うのみで簡
単に接着可能となる。
【００２３】次いで図2(c)に示すように、上記した接着
樹脂15を、ヒドラジン(N2H4)が容量で60％とエチレンジ
アミン(H2N・CH2CH2・H2N)が容量で40％の混合液を用い
てエッチングすることで容易に除去でき、ＳＯＳ基板19
上に前記形成したエピタキシャル層12に設けたSiの信号
処理素子の表面側が露出することになる。
樹脂15を、ヒドラジン(N2H4)が容量で60％とエチレンジ
アミン(H2N・CH2CH2・H2N)が容量で40％の混合液を用い
てエッチングすることで容易に除去でき、ＳＯＳ基板19
上に前記形成したエピタキシャル層12に設けたSiの信号
処理素子の表面側が露出することになる。
【００２４】また、他の実施例として、ＳＯＳ基板19
と、その上にSiO2膜21,16 を介してエピタキシャル層12
との間の密着性を更に高めるために、このＳＯＳ基板19
を、乾燥窒素と乾燥酸素の混合ガス内で200 〜400 ℃迄
温度を除々に上昇させる工程をとると、更にＳＯＳ基板
19とエピタキシャル層12との間の密着性が高まる。
と、その上にSiO2膜21,16 を介してエピタキシャル層12
との間の密着性を更に高めるために、このＳＯＳ基板19
を、乾燥窒素と乾燥酸素の混合ガス内で200 〜400 ℃迄
温度を除々に上昇させる工程をとると、更にＳＯＳ基板
19とエピタキシャル層12との間の密着性が高まる。
【００２５】次いでエピタキシャル層12に設けた前記ソ
ース電極、ドレイン領域およびソース領域よりコンタク
トホールを開口した後、更にSiO2膜を形成し、該SiO2膜
を開口した後Inの金属バンプを形成して信号処理素子の
製造を行う。
ース電極、ドレイン領域およびソース領域よりコンタク
トホールを開口した後、更にSiO2膜を形成し、該SiO2膜
を開口した後Inの金属バンプを形成して信号処理素子の
製造を行う。
【００２６】次いで図示しないが、別個に用意したHgCd
Te基板の所定領域に選択的に不純物原子を導入してフォ
トダイオードを形成後、該フォトダイオードの受光素子
上に金属バンプを形成し、このHgCdTe結晶に赤外線を透
過して透過像を形成し、その透過像でフォトダイオード
のバンプの位置を確認し、このバンプと前記形成した信
号処理素子のバンプとを位置合わせした後、バンプ結合
して固体撮像装置を形成する。
Te基板の所定領域に選択的に不純物原子を導入してフォ
トダイオードを形成後、該フォトダイオードの受光素子
上に金属バンプを形成し、このHgCdTe結晶に赤外線を透
過して透過像を形成し、その透過像でフォトダイオード
のバンプの位置を確認し、このバンプと前記形成した信
号処理素子のバンプとを位置合わせした後、バンプ結合
して固体撮像装置を形成する。
【００２７】以上述べたように、本発明によれば、信号
処理素子は光検知素子を形成するHgCdTe結晶と略等しい
熱膨張率を有するサファイア基板上に形成されているの
で、両者の基板を動作時の低温より非動作時の室温の雰
囲気に曝しても、両者の基板の収縮率や膨張率が略等し
いので、両者の基板間の接合している金属バンプの位置
ずれの発生が防止できる。
処理素子は光検知素子を形成するHgCdTe結晶と略等しい
熱膨張率を有するサファイア基板上に形成されているの
で、両者の基板を動作時の低温より非動作時の室温の雰
囲気に曝しても、両者の基板の収縮率や膨張率が略等し
いので、両者の基板間の接合している金属バンプの位置
ずれの発生が防止できる。
【００２８】また親水性処理で接合した界面は、接着剤
を用いていないので動作中に雑音の原因と成るガスの発
生がなくなり、高信頼度の固体撮像装置が得られる。ま
た前記ＳＯＳ基板19は熱処理工程を用いていないので、
熱処理によってサファイア基板よりアルミニウムの有害
なガスが蒸発して素子に影響を及ぼすようなことは無
い。
を用いていないので動作中に雑音の原因と成るガスの発
生がなくなり、高信頼度の固体撮像装置が得られる。ま
た前記ＳＯＳ基板19は熱処理工程を用いていないので、
熱処理によってサファイア基板よりアルミニウムの有害
なガスが蒸発して素子に影響を及ぼすようなことは無
い。
【００２９】
【発明の効果】以上述べたように、本発明の固体撮像装
置の製造方法によれば、動作時の低温より非動作時の室
温の雰囲気までの温度サイクルに両者の基板を曝して
も、両者の基板が熱膨張率が略等しいので、基板間を接
合している金属バンプが位置ずれせず、高信頼度の固体
撮像装置が得られる効果がある。
置の製造方法によれば、動作時の低温より非動作時の室
温の雰囲気までの温度サイクルに両者の基板を曝して
も、両者の基板が熱膨張率が略等しいので、基板間を接
合している金属バンプが位置ずれせず、高信頼度の固体
撮像装置が得られる効果がある。
【図１】 本発明の装置の製造方法を示す断面図であ
る。
る。
【図２】 本発明の装置の製造方法を示す断面図であ
る。
る。
【図３】 従来の装置を示す断面図である。
11 Si基板 12 エピタキシャル層 13,16,21 SiO2膜 14 ベース基板 15 接着剤 17 サファイア基板 18 Si結晶 19 SOS 基板
フロントページの続き (72)発明者 山田 競 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 半導体基板(11)上に設けた信号処理素子
と化合物半導体基板に形成した光検知素子とを金属バン
プで接合した固体撮像装置を製造する場合に於いて、 半導体基板(11)上に設けたエピタキシャル層(12)に信号
処理素子を形成し、絶縁膜(13)を形成後、該エピタキシ
ャル層(12)側と、別個に用意したベース基板(14)とを接
着剤(15)で接着する工程、 前記エピタキシャル層(12)を形成した半導体基板(11)側
を前記エピタキシャル層(12)が露出する迄、選択的にエ
ッチングし、該露出したエピタキシャル層(12)上に絶縁
膜(16)を被着形成する工程、 別個に用意した絶縁性基板(17)上に半導体結晶(18)を設
け、該半導体結晶(18)上に絶縁膜(21)を形成する工程、 前記信号処理素子を形成したエピタキシャル層(12)に形
成した絶縁膜(16)と、前記絶縁性基板(17)上に設けた半
導体結晶(18)上の絶縁膜(21)同志を親水性処理により接
着する工程、 前記ベース基板(14)を除去し、エピタキシャル層(12)に
設けた絶縁膜(13)を開口して金属バンプを形成すること
で、前記絶縁性基板(17)上に設けた半導体結晶(18)、お
よび絶縁膜(21)を介して信号処理素子を形成する工程を
含むことを特徴とする固体撮像装置の製造方法。 - 【請求項２】 請求項１記載の親水性処理を行って基板
同志を接着したのち、酸化性雰囲気内で加熱処理する工
程を有することを特徴とする固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196501A JPH0541510A (ja) | 1991-08-06 | 1991-08-06 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196501A JPH0541510A (ja) | 1991-08-06 | 1991-08-06 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541510A true JPH0541510A (ja) | 1993-02-19 |
Family
ID=16358808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196501A Withdrawn JPH0541510A (ja) | 1991-08-06 | 1991-08-06 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541510A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09507133A (ja) * | 1993-12-22 | 1997-07-22 | サントル ドゥ レシェルシュ ドゥ ロピタル ステジュスティーヌ | 側弯の変形の矯正のための減捻矯正器具 |
| US6677178B2 (en) | 2000-03-14 | 2004-01-13 | Nikon Corporation | Semiconductor devices including back-surface-incidence CCD light-sensors, and methods for manufacturing same |
| JP2008277699A (ja) * | 2007-05-07 | 2008-11-13 | Fujifilm Corp | 撮像素子、撮像素子の駆動方法及び撮像素子の製造方法 |
| US9421022B2 (en) | 2001-03-05 | 2016-08-23 | Puget Bioventures Llc | Method and apparatus for total knee arthroplasty |
| US9707087B2 (en) | 2002-12-20 | 2017-07-18 | Smith & Nephew, Inc. | High performance knee prosthesis |
-
1991
- 1991-08-06 JP JP3196501A patent/JPH0541510A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09507133A (ja) * | 1993-12-22 | 1997-07-22 | サントル ドゥ レシェルシュ ドゥ ロピタル ステジュスティーヌ | 側弯の変形の矯正のための減捻矯正器具 |
| US6677178B2 (en) | 2000-03-14 | 2004-01-13 | Nikon Corporation | Semiconductor devices including back-surface-incidence CCD light-sensors, and methods for manufacturing same |
| US9421022B2 (en) | 2001-03-05 | 2016-08-23 | Puget Bioventures Llc | Method and apparatus for total knee arthroplasty |
| US9707087B2 (en) | 2002-12-20 | 2017-07-18 | Smith & Nephew, Inc. | High performance knee prosthesis |
| US10149768B2 (en) | 2002-12-20 | 2018-12-11 | Smith & Nephew, Inc. | High performance knee prostheses |
| JP2008277699A (ja) * | 2007-05-07 | 2008-11-13 | Fujifilm Corp | 撮像素子、撮像素子の駆動方法及び撮像素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI431768B (zh) | 固體攝像裝置之製造方法 | |
| US9379006B2 (en) | Semiconductor apparatus, electronic device, and method of manufacturing semiconductor apparatus | |
| JP4389626B2 (ja) | 固体撮像素子の製造方法 | |
| JP5665599B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2014103291A (ja) | 半導体装置の製造方法 | |
| KR100870820B1 (ko) | 이미지 센서 및 그의 제조방법 | |
| JP2001267592A (ja) | 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置 | |
| JP2821062B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| JPH0541510A (ja) | 固体撮像装置の製造方法 | |
| US6242730B1 (en) | Semiconductor color image sensor | |
| JPH0536966A (ja) | 半導体装置 | |
| US6388337B1 (en) | Post-processing a completed semiconductor device | |
| JP2017152730A (ja) | 半導体装置の製造方法 | |
| JPS6255696B2 (ja) | ||
| US20050158913A1 (en) | Solid state imaging apparatus and its manufacturing method | |
| US20220122849A1 (en) | Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JP3757356B2 (ja) | 半導体装置の製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPH056936A (ja) | 半導体部品とその製造方法 | |
| KR19980060508A (ko) | 접합형 SOI(Silicon-On-Insulator) 기판의 제조 방법 | |
| JP2006173349A (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
| JPH079909B2 (ja) | 半導体素子の製造方法 | |
| JPH01183845A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |