JPH05333376A - Liquid crystal display device and driving method therefor - Google Patents
Liquid crystal display device and driving method thereforInfo
- Publication number
- JPH05333376A JPH05333376A JP14154792A JP14154792A JPH05333376A JP H05333376 A JPH05333376 A JP H05333376A JP 14154792 A JP14154792 A JP 14154792A JP 14154792 A JP14154792 A JP 14154792A JP H05333376 A JPH05333376 A JP H05333376A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- display device
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は情報端末用として用いら
れるアクティブマトリクス液晶表示パネルに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display panel used for information terminals.
【0002】一般にアクティブ型液晶表示装置は、数十
万個のスイッチング素子を有するため、それを全て無欠
陥で作成するのは現在のプロセス技術においては非常に
困難である。そこで一表示画素あたりに複数のスイッチ
ング素子を設ける、いわゆる冗長構成が広く採用されて
いる。Generally, an active type liquid crystal display device has several hundreds of thousands of switching elements, and it is very difficult to manufacture all of them without defects in the current process technology. Therefore, a so-called redundant configuration in which a plurality of switching elements are provided for each display pixel is widely adopted.
【0003】[0003]
【従来の技術】図12に従来のアクティブマトリクス液
晶パネルの1つの画素を示す。これは、ゲートバスライ
ン1から送られてくる選択電圧によってTFT2のゲー
ト電極3に選択電圧が印加されるとドレインバスライン
4から送られてきた信号電圧がドレイン電極5、ソース
電極6を介して画素電極7に印加され、表示されること
になる。しかし、この時TFTに故障、たとえば選択電
圧が印加されてもゲート電極3が動作しない場合やソー
ス電極6と画素電極7のコンタクト不良、チャンネル抵
抗の増大等が生じた場合は画素電極に信号電圧が印加さ
れず表示欠陥になるという問題があった。2. Description of the Related Art FIG. 12 shows one pixel of a conventional active matrix liquid crystal panel. This is because when a selection voltage is applied to the gate electrode 3 of the TFT 2 by the selection voltage sent from the gate bus line 1, the signal voltage sent from the drain bus line 4 is passed through the drain electrode 5 and the source electrode 6. It is applied to the pixel electrode 7 to be displayed. However, at this time, if the TFT fails, for example, if the gate electrode 3 does not operate even if a selection voltage is applied, a contact failure between the source electrode 6 and the pixel electrode 7, an increase in channel resistance, etc. occur, the signal voltage is applied to the pixel electrode. However, there was a problem in that no display voltage was applied to the display defect.
【0004】そこで、特開昭60−97322号では図
13に示すように1つの画素を複数7-1, 7-2に分割
し、それぞれを別々のTFT2-1,2-2に接続してお
き、TFT故障によって画素欠陥があっても残りの画素
で表示を行い、表示欠陥が発生しないような冗長構成が
提案されている。しかし、この方法は擬似的に無欠陥を
実現するためTV等の動画表示では問題はないが、情報
端末等の静止画表示には分割画素に欠陥が生ずると文字
や絵が欠けて見にくくなるために適してはいない。Therefore, in Japanese Patent Laid-Open No. 60-97322, one pixel is divided into a plurality of 7 -1 , 7 -2 as shown in FIG. 13, and each pixel is connected to a separate TFT 2 -1 , 2 -2. In addition, even if there is a pixel defect due to a TFT failure, a redundant configuration is proposed in which display is performed in the remaining pixels and no display defect occurs. However, since this method is pseudo-defect-free, there is no problem in displaying a moving image on a TV or the like, but in the case of displaying a still image on an information terminal or the like, if a defect occurs in a divided pixel, a character or a picture is missing and becomes difficult to see. Not suitable for.
【0005】そこで最近では図14に示すように1つの
画素を複数に分割したそれぞれの画素電極7-1, 7-2間
にスイッチング素子8を設けて分割素子のTFTが故障
していた場合にはそのTFTをレーザ等で切り離しスイ
ッチング素子8を外部回路を駆動して他の分割画素から
信号電圧を供給するという方法が提案されている。Therefore, recently, as shown in FIG. 14, when a switching element 8 is provided between each pixel electrode 7 -1 , 7 -2 obtained by dividing one pixel into a plurality of pixels and the TFT of the division element is broken, A method has been proposed in which the TFT is separated by a laser or the like and the switching element 8 drives an external circuit to supply a signal voltage from another divided pixel.
【0006】[0006]
【発明が解決しようとする課題】上記図13に示した方
式では、この画素構成に液晶電圧の電圧保持を目的とし
た蓄積容量を付加した場合には画素電極の開口率が著し
く低下し、パネル輝度の低下につながるという問題があ
る。また図14の方式ではTFTのショートによる欠陥
の場合、このTFTをレーザで切り離し修正することが
できるが、この欠陥の検出は困難であるという問題があ
る。In the system shown in FIG. 13, the aperture ratio of the pixel electrode is remarkably reduced when a storage capacitor for holding the voltage of the liquid crystal voltage is added to this pixel structure, and the panel is There is a problem that it leads to a decrease in brightness. Further, in the method of FIG. 14, in the case of a defect due to a short circuit of the TFT, this TFT can be separated by a laser and repaired, but there is a problem that it is difficult to detect this defect.
【0007】本発明は一画素に複数のスイッチング素子
を有する液晶パネルにおいて、蓄積容量を付加しても画
素電極の開口率の低下のない液晶パネル、及びスイッチ
ング素子の欠陥を容易に発見できる液晶パネルを実現し
ようとする。The present invention is a liquid crystal panel having a plurality of switching elements in one pixel, in which the aperture ratio of the pixel electrode does not decrease even if a storage capacitor is added, and a liquid crystal panel in which a defect of the switching element can be easily found. Try to realize.
【0008】[0008]
【課題を解決するための手段】本発明の液晶表示装置に
於いては、信号電圧を供給する複数のドレインバスライ
ン4と走査電圧を供給する複数のゲートバスライン1が
ガラス基板上で直交し、その交点近傍に複数のTFT
(薄膜トランジスタ) 2-1,2-2と該TFTに対応した
複数の画素電極7-1, 7-2と、該複数の画素電極間を接
続するスイッチング素子8と、蓄積容量用電極9とが設
けられたアクティブマトリクス基板と、ガラス基板上に
対向電極と液晶配向膜とが設けられた対向基板と、該対
向基板とアクティブマトリクス基板に挟持された液晶と
より成るアクティブマトリクス液晶パネルにおいて、同
一の信号電圧、又は異なる信号電圧が供給される前記複
数の画素電極7-1, 7-2間に前記蓄積容量用電極9を跨
設し、且つ該蓄積容量用電極9を前記スイッチング素子
8のスイッチング制御電極を兼ねるように配置したこと
を特徴とする。In the liquid crystal display device of the present invention, a plurality of drain bus lines 4 for supplying a signal voltage and a plurality of gate bus lines 1 for supplying a scanning voltage are orthogonal to each other on a glass substrate. , Multiple TFTs near the intersection
(Thin film transistor) 2 -1 , 2 -2 , a plurality of pixel electrodes 7 -1 , 7 -2 corresponding to the TFT, a switching element 8 connecting the plurality of pixel electrodes, and a storage capacitor electrode 9 are provided. In an active matrix liquid crystal panel including the provided active matrix substrate, the counter substrate in which the counter electrode and the liquid crystal alignment film are provided on the glass substrate, and the liquid crystal sandwiched between the counter substrate and the active matrix substrate, the same The storage capacitor electrode 9 is provided between the plurality of pixel electrodes 7 -1 , 7 -2 to which a signal voltage or different signal voltages are supplied, and the storage capacitor electrode 9 is switched by the switching element 8. It is characterized in that it is arranged so as to also serve as a control electrode.
【0009】また、本発明の液晶表示装置の駆動方法に
於いては、上記複数のTFT2-1,2-2が正常なスイッ
チング動作を行っている場合には前記蓄積容量用電極9
には前記複数の画素電極間のスイッチング素子8をオフ
にする電圧を印加し、前記複数のTFT2-1,2-2のい
づれかのスイッチング動作が故障した場合に限り、前記
蓄積容量用電極9に前記複数の画素電極間のスイッチン
グ素子8をオンにする電圧を印加することを特徴とす
る。Further, in the method for driving the liquid crystal display device of the present invention, when the plurality of TFTs 2 -1 , 2 -2 are normally switching, the storage capacitor electrode 9 is used.
Is applied with a voltage for turning off the switching element 8 between the plurality of pixel electrodes, and the storage capacitor electrode 9 is applied to the storage capacitor electrode 9 only when the switching operation of any of the plurality of TFTs 2 -1 , 2 -2 fails. A voltage for turning on the switching element 8 between the plurality of pixel electrodes is applied.
【0010】また、本発明の液晶表示装置に於いては、
一表示画素あたり複数のスイッチング素子を有するアク
ティブマトリクス型液晶表示装置において、一表示画素
あたり複数の分割画素7-1, 7-2と、それに対応するス
イッチング素子2-1,2-2を有し、分割画素7-1, 7-2
間に光スイッチ30を有することを特徴とする。また、
それに加えて上記光スイッチ30としてa−Si 光スイ
ッチを用い、その抵抗値は光照射時にこのスイッチ30
を介して隣接する分割画素が駆動できる抵抗値に、暗黒
時にはこのスイッチ30を介して隣接する画素の電位の
影響を受けない抵抗値とすることを特徴とする。Further, in the liquid crystal display device of the present invention,
In an active matrix type liquid crystal display device having a plurality of switching elements per display pixel, a plurality of divided pixels 7 -1 , 7 -2 and a corresponding switching element 2 -1 , 2 -2 are provided for each display pixel. , Divided pixels 7 -1 , 7 -2
An optical switch 30 is provided between them. Also,
In addition, an a-Si optical switch is used as the optical switch 30, and the resistance value of this switch is 30 when the light is irradiated.
It is characterized in that the resistance value which can drive the adjacent divided pixels via the switch is set to a resistance value which is not affected by the potential of the adjacent pixel via the switch 30 in the dark.
【0011】また、本発明の液晶表示装置に於いては、
分割画素のスイッチング素子2-1,2-2に対応するゲー
トバスライン51をもち、該ゲートバスライン51の波
形供給端と表示部間に、光スイッチ50を設けたことを
特徴とする。また、それに加えて、上記光スイッチ50
としてa−Si 光スイッチを用い、その抵抗値を光照射
時に画素部に到達する波形が鈍らない抵抗値とし、暗黒
時には画素部に到達する波形がなまる抵抗値とすること
を特徴とする。この構成を採ることにより、一画素に複
数のスイッチング素子を有する液晶表示装置において、
蓄積容量を付加しても画素電極の開口率の低下のない液
晶表示装置、及びスイッチング素子の欠陥を容易に発見
できる液晶表示装置が得られる。Further, in the liquid crystal display device of the present invention,
It is characterized in that it has a gate bus line 51 corresponding to the switching elements 2 -1 , 2 -2 of the divided pixels, and an optical switch 50 is provided between the waveform supply end of the gate bus line 51 and the display section. In addition to the above, the optical switch 50
The a-Si optical switch is used as the resistance value, and the resistance value is set to a resistance value such that the waveform reaching the pixel portion during light irradiation is not blunt, and a resistance value where the waveform reaching the pixel portion is rounded in the dark. By adopting this configuration, in a liquid crystal display device having a plurality of switching elements in one pixel,
It is possible to obtain a liquid crystal display device in which the aperture ratio of a pixel electrode does not decrease even if a storage capacitor is added, and a liquid crystal display device in which a defect of a switching element can be easily found.
【0012】[0012]
【作用】本発明の液晶表示装置では、分割画素間にまた
がって蓄積容量用電極を設け、この蓄積容量用電極を分
割画素間に設けたスイッチング素子のスイッチング制御
電極を兼ねさせることにより開口率の低下を防ぎ、さら
にパネルの無欠陥化、高コントラスト化が実現できる。In the liquid crystal display device of the present invention, the storage capacitor electrode is provided so as to straddle the divided pixels, and the storage capacitor electrode also serves as the switching control electrode of the switching element provided between the divided pixels, whereby the aperture ratio is improved. It is possible to prevent the deterioration, and to realize a panel with no defects and high contrast.
【0013】また、分割画素間に光スイッチを設けたこ
とにより、光照射時(通常の液晶表示装置ではバックラ
イトを有し、その光を用いる)は分割画素間が光スイッ
チを介して接続されることになり、たとえTFTの1つ
がオープン不良であっても他から書き込みができるの
で、画素欠陥とはならない。ただしTFTの1つでもシ
ョート欠陥があれば、表示画全体が画素欠陥(黒欠陥)
となる。ここで何らかの手段で光スイッチに入る光を、
例えば遮光マスクを用いて遮光すると、分割画素間の光
スイッチによる接続がなくなることにより、分割画素で
不良が判別でき、後はレーザにより不良TFTを切り離
すことができる。その後通常表示では光スイッチに光を
照射するので、他のTFTから書き込みが可能となり、
画素欠陥とはならない。Further, since the optical switch is provided between the divided pixels, the divided pixels are connected via the optical switch during light irradiation (a normal liquid crystal display device has a backlight and uses the light). Even if one of the TFTs has an open defect, writing can be performed from the other TFT, so that no pixel defect occurs. However, if even one of the TFTs has a short defect, the entire display image is a pixel defect (black defect).
Becomes Here, by some means, the light that enters the optical switch
For example, if a light-shielding mask is used for light shielding, the connection by the optical switch between the divided pixels is lost, so that the defective pixel can be identified and the defective TFT can be separated by the laser. After that, in the normal display, the optical switch is irradiated with light, so it is possible to write from another TFT.
It does not result in a pixel defect.
【0014】[0014]
【実施例】図1は本発明の第1の実施例を示す図であ
る。本実施例は、同図に示すように、走査電圧供給用の
ゲートバスライン1と、該ゲートバスラインに直交する
ように設けられた信号電圧供給用のドレインバスライン
4と、該ドレインバスライン4とゲートバスライン1の
交点近傍に設けられたTFT2-1,2-2と、各TFTに
接続された分割画素電極7-1, 7-2と、該分割画素電極
7-1, 7-2間を接続するスイッチング素子8と、分割画
素電極7-1,7-2間をまたがって設けられた蓄積容量用
電極9とにより1画素が形成され、該蓄積容量用電極9
はスイッチング素子8のスイッチング制御電極を兼ねる
ように形成されている。1 is a diagram showing a first embodiment of the present invention. In this embodiment, as shown in the figure, a gate bus line 1 for supplying a scanning voltage, a drain bus line 4 for supplying a signal voltage provided so as to be orthogonal to the gate bus line, and the drain bus line. 4 and the gate bus line 1 of intersection TFT 2 -1 provided near, 2 -2 and, dividing the pixel electrode 7 -1 connected to each TFT, and 7 -2, the divided pixel electrode 7 -1, 7 - One pixel is formed by the switching element 8 connecting the two and the storage capacitor electrode 9 provided across the divided pixel electrodes 7 -1 , 7 -2 , and the storage capacitor electrode 9 is formed.
Is formed so as to also serve as a switching control electrode of the switching element 8.
【0015】次に本実施例の製造方法を図2及び図3に
より説明する。図2はTFTの製造方法を説明するため
の図である。まず厚さ1.1mmの透明ガラス基板10上
にTi あるいはCr 材をスパッタにより全面に積層し、
ゲートバスライン及びゲート電極3をパターニングす
る。次にその上からゲート絶縁膜(SiO2 ,SiN) 11及び
a−Si 材による半導体層12をプラズマCVD法によ
り連続して積層してトランジスタのパターンでパターニ
ングする。さらにn+ 型a−Si 材13とTi 又はAl
材によるソース電極6並びにドレイン電極5及びドレイ
ンバスラインを形成する。Next, the manufacturing method of this embodiment will be described with reference to FIGS. FIG. 2 is a diagram for explaining a method of manufacturing a TFT. First, a Ti or Cr material is laminated on the entire surface of a transparent glass substrate 10 having a thickness of 1.1 mm by sputtering,
The gate bus line and the gate electrode 3 are patterned. Next, a gate insulating film (SiO 2 , SiN) 11 and a semiconductor layer 12 made of an a-Si material are continuously laminated thereon by a plasma CVD method and patterned by a transistor pattern. Further, n + type a-Si material 13 and Ti or Al
The source electrode 6, the drain electrode 5 and the drain bus line made of a material are formed.
【0016】図3は蓄積容量用電極及びスイッチング素
子の製造方法を説明するための図であり、(a) は平面
図、(b) は (a)図のb−b線における断面図である。本
製造方法はまず透明基板10上にTi あるいはCr 材を
スパッタにより全面に積層しゲートバスライン及び蓄積
容量用電極兼ゲート電極9をパターニングする。次にそ
の上からゲート絶縁膜(SiO2,SiN) 14及びa−Si 材
による半導体層15をプラズマCVD法により連続して
積層してトランジスタのパターンでパターニングする。
次いで、n+ a−Si 材16とTi 又はAl 材によるソ
ース(ドレイン)電極6、ドレイン(ソース)電極5を
形成する。さらに、分割画素電極7-1, 7 -2をそれぞれ
の一部がソース電極6又はドレイン電極5に重なるよう
にして形成する。FIG. 3 shows electrodes for storage capacitors and switching elements.
It is a diagram for explaining the manufacturing method of the child, (a) is a plane
FIG. 2B is a sectional view taken along line bb of FIG. Book
The manufacturing method is as follows. First, Ti or Cr material is placed on the transparent substrate 10.
Laminated over the entire surface by sputtering, and gate bus line and storage
The capacitor electrode / gate electrode 9 is patterned. Next
From above the gate insulation film (SiO2, SiN) 14 and a-Si materials
The semiconductor layer 15 formed by
Laminate and pattern with a transistor pattern.
Then n+a-Si material 16 and Ti or Al material
Source (drain) electrode 6 and drain (source) electrode 5
Form. Furthermore, the divided pixel electrode 7-1, 7 -2Each
Part of the source electrode 6 or the drain electrode 5 overlaps
To form.
【0017】このスイッチング素子は故障TFTに接続
された側の画素電極がソース電極となるように規定され
ている。またスイッチング素子の大きさはTFT2-1又
は2 -2と同じでよい。このような構成で図3(a) のよう
に分割画素電極7-1, 7-2間に設けることで、ある条件
電圧を蓄積容量用バスラインに印加することで分割画素
電極7-1, 7-2間を接続することができる。ここで蓄積
容量用電極の容量は、例えば画素容量の約3倍程度が好
ましく、この時の蓄積容量用電極9と分割画素電極
7-1, 7-2との重なり面積は例えば 2.5×10-9m2
程度が適当である。また蓄積容量用電極兼スイッチング
素子8は図4のように同一画素7内ではなく、縦方向に
1つ前の画素間に作り込んでもよい。This switching element is connected to the defective TFT
The pixel electrode on the exposed side is defined as the source electrode.
ing. The size of the switching element is TFT2.-1or
Is 2 -2The same as With this configuration, as shown in Fig. 3 (a)
Divided pixel electrode 7-1, 7-2A certain condition can be provided between
Applying voltage to the bus line for storage capacitor
Electrode 7-1, 7-2You can connect between them. Accumulate here
The capacitance of the capacitance electrode is preferably about three times the pixel capacitance, for example.
More preferably, the storage capacitor electrode 9 and the divided pixel electrode at this time
7-1, 7-2The overlapping area with is, for example, 2.5 × 10-9m2
The degree is appropriate. In addition, it also functions as an electrode for storage capacitance and switching.
The element 8 is not in the same pixel 7 as in FIG.
It may be built in between the previous pixels.
【0018】図5は本実施例に周辺回路を含めて示した
図である。例えば蓄積容量用電極9はパネル20の左側
に引き出し、アナログスイッチ回路21等によりスイッ
チング素子をオフする電圧、例えば−10Vを印加して
おき、TFT故障のあるゲートラインだけにはスイッチ
ング素子をオンにする電圧、例えば10Vが任意に印加
できる回路構成とする。ゲートバスライン1はパネル2
0の右側に引き出し、シフトレジスタ回路22等により
走査パルスを発生している。またデータバスライン(=
ドレインバスライン)4は例えば奇数ラインをパネル2
0の上側に、偶数ラインは下側に引き出し、シフトレジ
スタ23とラッチ回路24により信号電圧を発生させ
る。FIG. 5 is a diagram showing the present embodiment including peripheral circuits. For example, the storage capacitor electrode 9 is drawn out to the left side of the panel 20, a voltage for turning off the switching element, for example, -10V is applied by the analog switch circuit 21 or the like, and the switching element is turned on only for the gate line with the TFT failure. The circuit configuration is such that a voltage to be applied, for example, 10 V can be arbitrarily applied. Gate bus line 1 is panel 2
It is drawn to the right of 0, and a scan pulse is generated by the shift register circuit 22 and the like. In addition, the data bus line (=
The drain bus line 4 is, for example, an odd line on the panel 2
On the upper side of 0, the even line is pulled out to the lower side, and the shift register 23 and the latch circuit 24 generate a signal voltage.
【0019】このようにして、TFTに故障があって
も、スイッチング素子8を作動させることにより欠陥T
FTに接続した分割画素を作動させ、欠陥のない状態と
することができる。また蓄積容量用電極を開口率の低下
を招くことなく設けることが出来るため、高コントラス
ト高輝度なアクティブマトリクス液晶パネルが実現でき
る。In this way, even if there is a failure in the TFT, the defect T is caused by operating the switching element 8.
The split pixels connected to the FT can be activated to leave a defect free state. In addition, since the storage capacitor electrode can be provided without lowering the aperture ratio, an active matrix liquid crystal panel with high contrast and high brightness can be realized.
【0020】図6は本発明の第2の実施例を示す図であ
る。本実施例は1つの画素を4つの分割画素電極7-1〜
7-4とし、2つのスイッチング素子8,8′で2つずつ
の分割画素電極を接続したものである。本実施例は前実
施例と同様な効果がある。FIG. 6 is a diagram showing a second embodiment of the present invention. In this embodiment, one pixel is divided into four divided pixel electrodes 7 −1 to
7 -4 , two switching elements 8 and 8'connect two divided pixel electrodes. This embodiment has the same effect as the previous embodiment.
【0021】図7は本発明の第3の実施例を示す図であ
る。本実施例は、ゲートバスライン1と該ゲートバスラ
イン1に直交して設けられたドレインバスライン4と、
該ゲートバスライン1とドレインバスラインの交点近傍
に設けられたTFT2-1,2-2と、1画素7を分割した
分割画素電極7-1,7-2とよりなり、該分割画素電極は
それぞれTFT2-1とTFT2-2に接続され、且つ両分
割画素電極7-1,7-2間には両電極を接続して光スイッ
チ30が設けられている。FIG. 7 is a diagram showing a third embodiment of the present invention. In this embodiment, a gate bus line 1 and a drain bus line 4 provided orthogonal to the gate bus line 1,
The TFT 2 -1 , 2 -2 provided near the intersection of the gate bus line 1 and the drain bus line and the divided pixel electrodes 7 -1 , 7 -2 obtained by dividing one pixel 7 are formed. An optical switch 30 is provided, which is connected to the TFT 2 -1 and the TFT 2 -2 , respectively, and is connected between the divided pixel electrodes 7 -1 and 7 -2 .
【0022】上記光スイッチ30の条件として、光照
射時(通常表示時)に光スイッチ30を介して、隣接す
る分割画素電極7-1,7-2に書き込みができる。暗黒
時(欠陥検査時)に隣接するTFTがショートしている
分割画素の影響を受けずに書き込みができることの2点
である。これをシュミレーションにより計算するとに
関しては107 Ω以下の抵抗値、に関しては1010Ω
以上となれば本発明に適用する条件を満たすことができ
る。As a condition of the optical switch 30, it is possible to write to the adjacent divided pixel electrodes 7 -1 , 7 -2 via the optical switch 30 during light irradiation (during normal display). The two points are that writing can be performed without being affected by the divided pixels in which the adjacent TFTs are short-circuited during darkness (during defect inspection). When this is calculated by simulation, the resistance value is 10 7 Ω or less, and 10 10 Ω is
If it becomes the above, the conditions applied to the present invention can be satisfied.
【0023】この光スイッチの例として、光導電性のあ
るa−Si を用いる。a−Si の光導電性は図8に(参
考文献.照晃堂,アモルファス太陽電池 p107)示すよう
に、光照射時に103 Ωcm、暗黒時に108 Ωcmとな
る。従ってa−Si の膜厚を0.3μm 、重なりを5μ
m 口とすれば、そのサンドイッチセルの抵抗値は光照射
時105 、暗黒時に1010Ωとなり、,の条件を満
たすことができる。そのサンドイッチ構造としては、図
9に示すように、一方の分割画素電極7-1に接続した金
属膜40と、他方の分割画素電極7-2との間にa−Si
膜41を挟んだもの、あるいは図10の如く両分割画素
電極7-1,7-2と金属膜40でa−Si 膜41を挟んだ
もの等でよい。As an example of this optical switch, a-Si having photoconductivity is used. The photoconductivity of a-Si is 10 3 Ωcm during light irradiation and 10 8 Ωcm during darkness, as shown in FIG. 8 (reference document: Terukodo, amorphous solar cell p107). Therefore, the film thickness of a-Si is 0.3 μm and the overlap is 5 μm.
With the m port, the resistance value of the sandwich cell is 10 5 when light is irradiated, and 10 10 Ω when dark, and the conditions can be satisfied. As the sandwich structure, as shown in FIG. 9, a-Si is formed between the metal film 40 connected to one of the divided pixel electrodes 7 -1 and the other of the divided pixel electrodes 7 -2.
The film 41 may be sandwiched, or the a-Si film 41 may be sandwiched between the divided pixel electrodes 7 -1 , 7 -2 and the metal film 40 as shown in FIG.
【0024】このように構成された本実施例は、光照射
時は分割画素電極7-1,7-2間が光スイッチ30を介し
て接続されることになり、たとえ一方のTFTがオープ
ン不良であっても他方のTFTで書き込みができるので
画素欠陥とはならない。またTFTの一つでもショート
欠陥となれば、表示画素全体が画素欠陥(黒欠陥)とな
る。ここで何らかの手段、例えば遮光マスクを用いて光
スイッチ30に入る光を遮光すると、分割画素間の光ス
イッチによる接続がなくなることになり、分割画素の不
良が判別できる。この後不良TFTをレーザにより切断
すれば、通常表示では光スイッチ30はオンとなるの
で、他のTFTからの書き込みが可能となり画素欠陥と
はならない。このように光スイッチ30に入射する光を
制御することにより欠陥画素を検出することができる。In this embodiment having such a structure, the divided pixel electrodes 7 -1 , 7 -2 are connected through the optical switch 30 during light irradiation, and even if one of the TFTs has an open defect. However, since the other TFT can perform writing, no pixel defect will occur. If even one of the TFTs has a short defect, the entire display pixel becomes a pixel defect (black defect). Here, if the light entering the optical switch 30 is shielded by some means, for example, a light shielding mask, the connection by the optical switch between the divided pixels is lost, and the defect of the divided pixels can be determined. After that, if the defective TFT is cut by a laser, the optical switch 30 is turned on in the normal display, and writing can be performed from other TFTs without causing a pixel defect. By controlling the light entering the optical switch 30 in this manner, the defective pixel can be detected.
【0025】さらに、変形例として図11に示すよう
に、複数のスキャンバスライン51のある場合、この光
スイッチ50を電圧供給端と画素領域間に設ける。例え
ば、上部ラインに相当する光スイッチと、下部ラインに
相当する光スイッチが別の並びになるようにする。これ
により、別々に駆動することが可能となり、不良ショー
トTFTの検出が可能となる。この時の光スイッチはa
−Si の膜厚を0.3μm 、大きさは100μm ×30
μm にすると前述したと同様の計算で光照射時に103
Ω、暗黒時に109 Ωとなり、光スイッチとして用いる
ことができる。Further, as shown in FIG. 11 as a modified example, when there are a plurality of scan bus lines 51, this optical switch 50 is provided between the voltage supply end and the pixel region. For example, the optical switches corresponding to the upper line and the optical switches corresponding to the lower line are arranged in different rows. As a result, they can be driven separately, and defective short-circuited TFTs can be detected. The optical switch at this time is a
-Si film thickness is 0.3 μm, size is 100 μm x 30
If it is set to μm, it is calculated by the same calculation as above, and it is 10 3
Ω, 10 9 Ω in the dark, and can be used as an optical switch.
【0026】[0026]
【発明の効果】本発明に依れば、画素分割方式の冗長構
成が採用でき、さらに分割画素の欠陥の修正が可能とな
り無欠陥なアクティブマトリクス液晶パネルが実現でき
る。また蓄積容量用電極を開口率の低下を招くことなく
設けることができるため高コントラスト、高輝度なアク
ティブマトリクス液晶表示装置が実現できる。また分割
画素電極間に光スイッチを設けることにより、TFTの
ショート欠陥を容易に発見できる液晶表示装置が実現で
きる。According to the present invention, a redundant structure of a pixel division system can be adopted, and defects of divided pixels can be repaired, so that a defect-free active matrix liquid crystal panel can be realized. Further, since the storage capacitor electrode can be provided without lowering the aperture ratio, an active matrix liquid crystal display device with high contrast and high brightness can be realized. Further, by providing an optical switch between the divided pixel electrodes, it is possible to realize a liquid crystal display device in which a short circuit defect of the TFT can be easily found.
【図1】本発明の第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.
【図2】本発明の実施例におけるTFTの製造方法を説
明するための図である。FIG. 2 is a drawing for explaining the manufacturing method of the TFT in the embodiment of the present invention.
【図3】本発明の実施例における蓄積容量用電極及びス
イッチング素子の製造方法を説明するための図で、(a)
は平面図、(b) は (a)図のb−b線における断面図であ
る。FIG. 3 is a diagram for explaining a method of manufacturing the storage capacitor electrode and the switching element according to the embodiment of the present invention.
Is a plan view and (b) is a sectional view taken along line bb of FIG.
【図4】本発明の第1の実施例の変形例を示す図であ
る。FIG. 4 is a diagram showing a modification of the first embodiment of the present invention.
【図5】本発明の実施例に周辺回路を含めて示した図で
ある。FIG. 5 is a diagram showing a peripheral circuit according to an embodiment of the present invention.
【図6】本発明の第2の実施例を示す図である。FIG. 6 is a diagram showing a second embodiment of the present invention.
【図7】本発明の第3の実施例を示す図である。FIG. 7 is a diagram showing a third embodiment of the present invention.
【図8】a−Si の光導電性を示す図である。FIG. 8 is a diagram showing the photoconductivity of a-Si.
【図9】光スイッチの1例を示す図で、(a) は平面図、
(b) は (a)図のb−b線における断面図である。FIG. 9 is a diagram showing an example of an optical switch, (a) is a plan view,
(b) is a sectional view taken along line bb of (a).
【図10】光スイッチの他の例を示す図で、(a) は平面
図、(b) は (a)図のb−b線における断面図である。10A and 10B are views showing another example of the optical switch, FIG. 10A is a plan view, and FIG. 10B is a sectional view taken along line bb of FIG. 10A.
【図11】本発明の第3の実施例の変形例を示す図であ
る。FIG. 11 is a diagram showing a modification of the third embodiment of the present invention.
【図12】従来のアクティブマトリクス液晶パネルの1
つの画素を示す図である。FIG. 12: 1 of conventional active matrix liquid crystal panel
It is a figure which shows one pixel.
【図13】1つの画素を複数に分割したアクティブマト
リクス液晶パネルの1画素を示す図である。FIG. 13 is a diagram showing one pixel of an active matrix liquid crystal panel obtained by dividing one pixel into a plurality of pixels.
【図14】分割画素間にスイッチング素子を設けたアク
ティブマトリクス液晶パネルの1画素を示す図である。FIG. 14 is a diagram showing one pixel of an active matrix liquid crystal panel in which a switching element is provided between divided pixels.
1…ゲートバスライン 2-1〜2-4…TFT 3…ゲート電極 4…ドレインバスライン 5…ドレイン電極 6…ソース電極 7-1〜7-4…分割画素電極 8,8′…スイッチング素子 9…蓄積容量用電極 10…透明ガラス基板 11…ゲート絶縁膜 12…a−Si 半導体層 13…n+ a−Si 20…液晶パネル 21…アナログスイッチ 22,23…シフトレジスタ 24…ラッチ回路 30,50…光スイッチDESCRIPTION OF SYMBOLS 1 ... Gate bus line 2 -1 to 2 -4 ... TFT 3 ... Gate electrode 4 ... Drain bus line 5 ... Drain electrode 6 ... Source electrode 7 -1 to 7 -4 ... Divided pixel electrode 8, 8 '... Switching element 9 Storage electrode 10 Transparent glass substrate 11 Gate insulating film 12 a-Si semiconductor layer 13 n + a-Si 20 Liquid crystal panel 21 Analog switch 22, 23 Shift register 24 Latch circuit 30, 50 … Optical switch
フロントページの続き (72)発明者 森田 敬三 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内Front page continuation (72) Inventor Keizo Morita 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited
Claims (6)
ライン(4)と、走査電圧を供給する複数のゲートバス
ライン(1)がガラス基板上で直交し、その交点近傍に
複数のTFT(薄膜トランジスタ)(2-1,2-2) と、該
TFTに対応した複数の画素電極 (7-1, 7-2) と、該
複数の画素電極間を接続するスイッチング素子(8)
と、蓄積容量用電極(9)とが設けられたアクティブマ
トリクス基板と、ガラス基板上に対向電極と液晶配向膜
とが設けられた対向基板と、該対向基板とアクティブマ
トリクス基板に挟持された液晶より成るアクティブマト
リクス液晶パネルにおいて、 同一の信号電圧、又は異なる信号電圧が供給される前記
複数の画素電極 (7-1, 7-2) 間に前記蓄積容量用電極
(9)を跨設し、且つ該蓄積容量用電極(9)を前記ス
イッチング素子(8)のスイッチング制御電極を兼ねる
ように配置したことを特徴とする液晶表示装置。1. A plurality of drain bus lines (4) for supplying a signal voltage and a plurality of gate bus lines (1) for supplying a scanning voltage are orthogonal to each other on a glass substrate, and a plurality of TFTs (thin film transistors) are provided in the vicinity of their intersections. ) (2 -1 , 2 -2 ), a plurality of pixel electrodes (7 -1 , 7 -2 ) corresponding to the TFT, and a switching element (8) connecting the plurality of pixel electrodes
An active matrix substrate provided with a storage capacitor electrode (9), a counter substrate provided with a counter electrode and a liquid crystal alignment film on a glass substrate, and a liquid crystal sandwiched between the counter substrate and the active matrix substrate. In the active matrix liquid crystal panel, the storage capacitor electrode (9) is provided between the plurality of pixel electrodes (7 -1 , 7 -2 ) to which the same signal voltage or different signal voltages are supplied, The liquid crystal display device is characterized in that the storage capacitor electrode (9) is arranged so as to also serve as a switching control electrode of the switching element (8).
複数のTFT(2-1,2-2) が正常なスイッチング動作
を行っている場合には前記蓄積容量用電極(9)には前
記複数の画素電極間のスイッチング素子(8)をオフに
する電圧を印加し、前記複数のTFT(2-1,2-2) の
スイッチング動作が故障した場合に限り、前記蓄積容量
用電極(9)に前記複数の画素電極間のスイッチング素
子(8)をオンにする電圧を印加することを特徴とする
液晶表示装置の駆動方法。2. The liquid crystal display device according to claim 1,
When the plurality of TFTs ( 2-1 , 2-2 ) are performing normal switching operation, the switching element (8) between the plurality of pixel electrodes is turned off in the storage capacitor electrode (9). A switching element (8) between the plurality of pixel electrodes is provided on the storage capacitor electrode (9) only when a voltage is applied and the switching operation of the plurality of TFTs (2 -1 , 2 -2 ) fails. A method for driving a liquid crystal display device, characterized in that a voltage for turning on is applied.
子を有するアクティブマトリクス型液晶表示装置におい
て、 一表示画素あたり、複数の分割画素 (7-1, 7-2) と、
それに対応するスイッチング素子(2-1,2-2) を有
し、分割画素 (7-1, 7-2) 間に光スイッチ(30)を
有することを特徴とする液晶表示装置。3. An active matrix liquid crystal display device having a plurality of switching elements per display pixel, wherein a plurality of divided pixels ( 7-1 , 7-2 ) per display pixel,
A liquid crystal display device having switching elements (2 -1 , 2 -2 ) corresponding thereto and an optical switch (30) between divided pixels (7 -1 , 7 -2 ).
光スイッチを用い、その抵抗値は光照射時にこのスイッ
チ(30)を介して隣接する分割画素が駆動できる抵抗
値に、暗黒時にはこのスイッチ(30)を介して隣接す
る画素の電位の影響を受けない抵抗値とすることを特徴
とする請求項3の液晶表示装置。4. The a-Si as the optical switch (30)
An optical switch is used, and its resistance value is influenced by the resistance value that can be driven by adjacent divided pixels via this switch (30) during light irradiation, and is influenced by the potential of the adjacent pixel via this switch (30) during darkness. The liquid crystal display device according to claim 3, wherein the liquid crystal display device has a resistance value that does not exist.
-2) に対応するゲートバスライン(51)をもち、該ゲ
ートバスライン(51)の波形供給端と表示部間に、光
スイッチ(50)を設けたことを特徴とする液晶表示装
置。5. A switching element (2 -1 , 2) of divided pixels
-2 ), which has a gate bus line (51) corresponding to ( 2 ), and an optical switch (50) is provided between the waveform supply end of the gate bus line (51) and the display section.
光スイッチを用い、その抵抗値を光照射時に画素部に到
達する波形が鈍らない抵抗値とし、暗黒時には画素部に
到達する波形がなまる抵抗値とすることを特徴とする請
求項5の液晶表示装置。6. The a-Si as the optical switch (50)
6. The liquid crystal according to claim 5, wherein an optical switch is used, and its resistance value is set to a resistance value which does not make the waveform reaching the pixel portion dull during light irradiation, and is set to be a resistance value where the waveform reaching the pixel portion is rounded in the dark. Display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14154792A JP3102819B2 (en) | 1992-06-02 | 1992-06-02 | Liquid crystal display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14154792A JP3102819B2 (en) | 1992-06-02 | 1992-06-02 | Liquid crystal display device and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05333376A true JPH05333376A (en) | 1993-12-17 |
JP3102819B2 JP3102819B2 (en) | 2000-10-23 |
Family
ID=15294509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14154792A Expired - Fee Related JP3102819B2 (en) | 1992-06-02 | 1992-06-02 | Liquid crystal display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3102819B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000231090A (en) * | 1999-02-10 | 2000-08-22 | Nec Corp | Active matrix type liquid crystal display device, its manufacture and its driving method |
JP2006030782A (en) * | 2004-07-20 | 2006-02-02 | Sharp Corp | Liquid crystal display device, method for repairing the same and method for driving the same |
KR100885018B1 (en) * | 2002-08-30 | 2009-02-20 | 삼성전자주식회사 | Liquid crystal display and driving method thereof |
US7956942B2 (en) | 2005-06-01 | 2011-06-07 | Samsung Electronics Co., Ltd. | Liquid crystal display and method thereof |
US7973899B2 (en) | 2004-12-03 | 2011-07-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with capacitive coupling between adjacent pixel areas |
KR101407287B1 (en) * | 2006-12-19 | 2014-06-16 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for repairing the same |
US11347117B2 (en) | 2017-11-16 | 2022-05-31 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display panel |
-
1992
- 1992-06-02 JP JP14154792A patent/JP3102819B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000231090A (en) * | 1999-02-10 | 2000-08-22 | Nec Corp | Active matrix type liquid crystal display device, its manufacture and its driving method |
US6563481B1 (en) | 1999-02-10 | 2003-05-13 | Nec Corporation | Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same |
KR100885018B1 (en) * | 2002-08-30 | 2009-02-20 | 삼성전자주식회사 | Liquid crystal display and driving method thereof |
JP2006030782A (en) * | 2004-07-20 | 2006-02-02 | Sharp Corp | Liquid crystal display device, method for repairing the same and method for driving the same |
JP4498043B2 (en) * | 2004-07-20 | 2010-07-07 | シャープ株式会社 | Liquid crystal display device, liquid crystal display device repair method, and liquid crystal display device drive method |
US7973899B2 (en) | 2004-12-03 | 2011-07-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with capacitive coupling between adjacent pixel areas |
US7956942B2 (en) | 2005-06-01 | 2011-06-07 | Samsung Electronics Co., Ltd. | Liquid crystal display and method thereof |
US8174472B2 (en) | 2005-06-01 | 2012-05-08 | Samsung Electronics Co., Ltd. | Liquid crystal display and method thereof |
KR101407287B1 (en) * | 2006-12-19 | 2014-06-16 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for repairing the same |
US11347117B2 (en) | 2017-11-16 | 2022-05-31 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display panel |
Also Published As
Publication number | Publication date |
---|---|
JP3102819B2 (en) | 2000-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3418653B2 (en) | Active matrix type liquid crystal display | |
JP4484881B2 (en) | Active matrix substrate, display device, liquid crystal display device, and television device | |
EP0318224B1 (en) | An active matrix substrate for liquid crystal display | |
US6876355B1 (en) | Touch screen structure to prevent image distortion | |
JPH0519298A (en) | Flat panel back plane and manufacture thereof | |
KR0175723B1 (en) | Active matrix display device | |
JPH05188395A (en) | Liquid crystal display element | |
JP2002091342A (en) | Matrix array board | |
JP3310615B2 (en) | Active matrix type liquid crystal display device and pixel defect repair method | |
JP3102819B2 (en) | Liquid crystal display device and driving method thereof | |
JP2851310B2 (en) | Liquid crystal display | |
JPH06258668A (en) | Matrix array substrate and its production and liquid crystal display device using the same | |
JP2741886B2 (en) | Liquid crystal display | |
JPH09230385A (en) | Active matrix display device and method for repairing its defect | |
JPH02234127A (en) | Liquid crystal display device | |
JP3418684B2 (en) | Active matrix type liquid crystal display | |
JP2654259B2 (en) | Active matrix display device | |
JPH0750278B2 (en) | Liquid crystal display | |
JPH03196019A (en) | Matrix type display device | |
JP3418683B2 (en) | Active matrix type liquid crystal display | |
JP2786871B2 (en) | Method for forming terminals of liquid crystal display device | |
JPH11202362A (en) | Liquid crystal display device | |
JP2660532B2 (en) | Liquid crystal display | |
JPH0274929A (en) | Active matrix substrate | |
JP3741393B2 (en) | Manufacturing method of liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
LAPS | Cancellation because of no payment of annual fees |