JPH05335596A - Semiconductor acceleration sensor and manufacture thereof - Google Patents
Semiconductor acceleration sensor and manufacture thereofInfo
- Publication number
- JPH05335596A JPH05335596A JP5341891A JP5341891A JPH05335596A JP H05335596 A JPH05335596 A JP H05335596A JP 5341891 A JP5341891 A JP 5341891A JP 5341891 A JP5341891 A JP 5341891A JP H05335596 A JPH05335596 A JP H05335596A
- Authority
- JP
- Japan
- Prior art keywords
- weight
- side portion
- acceleration sensor
- insulating film
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Sensors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明はストッパ付きの半導体
加速度センサおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor acceleration sensor with a stopper and a method for manufacturing the same.
【0002】[0002]
【従来の技術】この種の半導体加速度センサとしては、
「 A Batch-Fabricated SiliconAccelerometer 」(I
EEE TRANS. VOL.ED-26 DEC.1979)に記載されたような
ものがあり、これを図6および図7に示す。すなわちシ
リコンウエハ1から選択的エッチングにより溝10の部
分が取り除かれて、錘部3と固定部4から延びてその錘
部3を支持する肉薄の片持ち梁2が形成されている。片
持ち梁2の上面にはピエゾ抵抗5が形成されていて加速
度の印加により梁2がたわんだときの応力により抵抗値
が変化する。さらに固定部4上面にもピエゾ抵抗6が形
成されており抵抗5とともにブリッジ回路が構成され
る。シリコンウエハ1の上下両面にはストッパ7、8が
設けられ過大な加速度を受けたときに片持ち梁2が破損
するのを防止する。2. Description of the Related Art As a semiconductor acceleration sensor of this type,
"A Batch-Fabricated Silicon Accelerometer" (I
EEE TRANS. VOL. ED-26 DEC. 1979), which is shown in FIGS. 6 and 7. That is, the groove 10 is removed from the silicon wafer 1 by selective etching, and a thin cantilever 2 extending from the weight portion 3 and the fixing portion 4 to support the weight portion 3 is formed. A piezoresistor 5 is formed on the upper surface of the cantilever 2, and the resistance value changes due to the stress when the beam 2 is bent by the application of acceleration. Further, a piezoresistor 6 is formed on the upper surface of the fixed portion 4, and together with the resistor 5, a bridge circuit is formed. Stoppers 7 and 8 are provided on both upper and lower surfaces of the silicon wafer 1 to prevent the cantilever 2 from being damaged when an excessive acceleration is applied.
【0003】このようなシリコンウエハは図8に示すよ
うなプロセスで製造される。先ず、工程(a)におい
て、単結晶P型(100)シリコン基板11上にn形エ
ピタキシャル層12を成長させ、表面から基板11へ達
するようなP型拡散層領域13を形成する。このP型領
域13は図7における溝10とすべく、錘部3を取り囲
むような配列とされる。n形エピタキシャル層12の上
にはSiO2 膜(シリコン酸化膜)14が形成されてい
る。Such a silicon wafer is manufactured by the process shown in FIG. First, in step (a), an n-type epitaxial layer 12 is grown on a single crystal P-type (100) silicon substrate 11 to form a P-type diffusion layer region 13 reaching the substrate 11 from the surface. The P-type regions 13 are arranged so as to surround the weight portion 3 so as to form the grooves 10 in FIG. 7. A SiO 2 film (silicon oxide film) 14 is formed on the n-type epitaxial layer 12.
【0004】次に、(b)の工程で、ボロンのイオン注
入などによりP型ピエゾ抵抗15を<110>方向に形
成し、裏面にSi3 N4 等の耐エッチング膜16を被着
させてパターンニングを行なう。Next, in the step (b), a P-type piezoresistor 15 is formed in the <110> direction by ion implantation of boron or the like, and an etching resistant film 16 such as Si 3 N 4 is deposited on the back surface. Perform patterning.
【0005】その後、工程(c)で、コンタクトエッチ
ングおよび配線電極17の形成を行なう。最後の工程
(d)で、n型エピタキシャル層12を正電位にバイア
スしながらシリコンウエハを異方性アルカリエッチング
液でエッチングすると、P型基板11は(111)面を
残すようにエッチングが進み、P型領域13がある部分
では表面までエッチングされる。一方、梁の部分ではn
型エピタキシャル層12だけがエッチングされずに残
り、錘部3を支持した片持ち梁2が得られる。Then, in step (c), contact etching and formation of the wiring electrode 17 are performed. In the final step (d), when the silicon wafer is etched with an anisotropic alkaline etching solution while biasing the n-type epitaxial layer 12 to a positive potential, the P-type substrate 11 is etched so that the (111) plane remains, The surface is etched at the portion where the P-type region 13 is present. On the other hand, in the beam part, n
Only the mold epitaxial layer 12 remains without being etched, and the cantilever 2 supporting the weight portion 3 is obtained.
【0006】以上の工程により、バッチ処理で作られた
シリコンウエハはその後チップに分割されて、上下のス
トッパ7、8が接着等により固定されストッパ付き加速
度センサとなる。Through the above steps, the silicon wafer produced by the batch processing is thereafter divided into chips, and the upper and lower stoppers 7 and 8 are fixed by adhesion or the like to form an acceleration sensor with a stopper.
【0007】この他、ストッパをチップ内に作り込むも
のとして、L字形に成形されたP形領域を周囲のn形領
域に正電圧を印加しながら強アルカリ性の異方性エッチ
ング液を用いてエレクトロケミカルエッチングを行なう
方式や、n+ シリコン埋め込み層を混合比 HF:HN
O3 :CH3 COOH=1:3:8 の液で横方向に選
択性エッチングを行なう方式などが提案されている。In addition, as a stopper to be built in the chip, the P-shaped region formed in the L shape is electro-formed by using a strongly alkaline anisotropic etching liquid while applying a positive voltage to the surrounding n-type region. The chemical etching method or the mixture ratio of the n + silicon embedded layer is HF: HN
A method has been proposed in which lateral selective etching is performed with a liquid of O 3 : CH 3 COOH = 1: 3: 8.
【0008】[0008]
【発明が解決しようとする課題】しかしながらこのよう
な従来の半導体加速度センサにおいては、ストッパ接着
方式の場合、ウエハ処理プロセスの完了後、すなわち片
持ち梁を形成した後に、上下のストッパを接着するよう
な構成となっているので、(1)ウエハ処理プロセス中
に過大な加速度が加わったとき片持ち梁が破損し歩どま
りが大幅に悪化する、(2)チップ毎に上下ストッパを
接着するのに手間がかかり実装コストが高くなる、
(3)ストッパとのギャップの精度管理が難しく共振防
止のエアダンピング効果を安定的に得るのが困難である
等の問題がある。However, in such a conventional semiconductor acceleration sensor, in the case of the stopper bonding method, the upper and lower stoppers are bonded after the wafer processing process is completed, that is, after the cantilever is formed. Since (1) excessive acceleration is applied during the wafer processing process, the cantilever will be damaged and the yield will be greatly deteriorated. (2) For bonding the upper and lower stoppers for each chip It takes a lot of work and the implementation cost becomes high,
(3) It is difficult to control the accuracy of the gap with the stopper, and it is difficult to stably obtain the air damping effect for preventing resonance.
【0009】またチップ内作り込みタイプでも、異方性
エッチング方式では途中段階でエッチストップ面となる
(111)面が生じて、任意の形状にエッチングできな
い問題、n+ 埋め込み層の選択性エッチング方式では液
管理が微妙なため大面積を安定してエッチングするのが
困難という問題があり、いずれも商業的な実用化に至っ
ていないのが現状である。したがってこの発明は、ウエ
ハ処理プロセス中において困難な障害なしにストッパを
形成できるようにして、上記問題点を解決することを目
的とする。Even in the chip built-in type, in the anisotropic etching method, the (111) plane which becomes the etch stop surface is generated in the middle of the process, and it is impossible to etch into an arbitrary shape. The selective etching method of the n + buried layer However, there is a problem that it is difficult to stably etch a large area because the liquid management is delicate, and none of them has been commercialized. It is therefore an object of the present invention to solve the above problems by making it possible to form stoppers without difficult obstacles during the wafer processing process.
【0010】[0010]
【課題を解決するための手段】本発明は単結晶半導体基
板上に絶縁膜を介して形成された単結晶半導体層を有
し、前記単結晶半導体基板は該基板に形成された溝によ
り錘部と固定部とに分割され、前記単結晶半導体層は該
層に形成された溝により前記錘部に略対応する錘側部と
前記固定部に略対応する固定側部と該固定側部と錘側部
とを接続する梁とに区画され、前記各溝は、互いに平面
上オフセットする部分を有して前記錘部と固定側部と
が、または前記固定部と錘側部とが重なるように形成す
るとともに、前記絶縁膜を錘部周縁にそって除去した空
隙を介して連通させて、エッチングにより空隙を除去し
て錘部が変位可能となると同時にオフセット部分が内蔵
ストッパとなるようにした。The present invention has a single crystal semiconductor layer formed on a single crystal semiconductor substrate via an insulating film, and the single crystal semiconductor substrate has a weight portion formed by a groove formed in the substrate. And a fixed portion, and the single crystal semiconductor layer has a weight side portion substantially corresponding to the weight portion, a fixed side portion substantially corresponding to the fixed portion, a fixed side portion and a weight by the groove formed in the layer. The groove is divided into a beam connecting a side portion, and each groove has a portion that is offset in a plane with respect to each other so that the weight portion and the fixed side portion or the fixed portion and the weight side portion overlap each other. At the same time as the formation, the insulating film was made to communicate with each other through the voids removed along the periphery of the weight portion, and the voids were removed by etching so that the weight portion could be displaced and the offset portion became a built-in stopper.
【0011】[0011]
【実施例】図1および図2は本発明の実施例を示し、単
結晶P形シリコン基板20の上に絶縁膜31を介して単
結晶n形シリコン層21が形成され、SiO2 膜23で
カバーされている。P形基板20は裏面からのエッチン
グ溝28によりほぼ正方形の錘部33と固定部34とに
分けられ、錘部33はn形層からなる片持ち梁22によ
り固定部34に接続支持されている。1 and 2 show an embodiment of the present invention in which a single crystal n-type silicon layer 21 is formed on a single crystal P-type silicon substrate 20 via an insulating film 31, and a SiO 2 film 23 is formed. Covered. The P-type substrate 20 is divided into a substantially square weight portion 33 and a fixed portion 34 by an etching groove 28 from the back surface, and the weight portion 33 is connected to and supported by the fixed portion 34 by a cantilever 22 made of an n-type layer. ..
【0012】n形層21は溝27により片持ち梁22お
よび錘部33に対応する錘側部35と、固定部34に対
応する固定側部36とに分離され、この溝27は平面上
溝28と互いにオフセットする部分Sを有し、横方向の
空隙29を介して基板裏面の溝28へ通じている。片持
ち梁22表面にはピエゾ抵抗25がボロンのイオン注入
などで形成され、加速度が印加されたときの梁のたわみ
による応力に基づき、加速度センサとしての抵抗値変化
を出力として生じる。The n-type layer 21 is separated by a groove 27 into a weight side portion 35 corresponding to the cantilever beam 22 and the weight portion 33, and a fixed side portion 36 corresponding to the fixed portion 34. The groove 27 is a plane groove 28. And a portion S that is offset from each other, and communicates with a groove 28 on the back surface of the substrate via a lateral gap 29. A piezoresistor 25 is formed on the surface of the cantilever 22 by ion implantation of boron or the like, and a resistance value change as an acceleration sensor is generated as an output based on the stress due to the deflection of the beam when acceleration is applied.
【0013】ここで溝27と28のオフセットは、固定
側部のn形層が錘部33上に重なる突起部37を複数有
し、また錘側部のn形層が基板の固定部34上に重なる
突起部38を複数有するように図1上溝27を曲折する
ことにより形成されている。図3にも示すように突起3
7(38)が重なる相手側は受け部39(40)とな
る。なお、曲折するのは溝28でもよいが、梁となるn
形層が薄肉に形成されるので図示例のように溝27のほ
うが複雑な形状でもより精度よく加工できる利点があ
る。The offset between the grooves 27 and 28 has a plurality of protrusions 37 in which the n-type layer on the fixed side portion overlaps the weight portion 33, and the n-type layer on the weight side portion is on the fixed portion 34 of the substrate. It is formed by bending the upper groove 27 in FIG. 1 so as to have a plurality of protrusions 38 overlapping with each other. As shown in FIG. 3, the protrusion 3
The other side on which 7 (38) overlaps becomes a receiving portion 39 (40). The groove 28 may be bent, but it becomes a beam n
Since the shaping layer is formed to be thin, the groove 27 has an advantage that it can be processed more accurately even if the groove 27 has a complicated shape as illustrated.
【0014】これによりチップ内にストッパが形成され
ることとなり、図2中錘部33の上方向への変位はP形
基板錘部の受け部39が突起部37に当接することによ
り制限され、同様に下方向への変位はn形層錘側部の突
起部38がP形基板固定部の受け部40に当接すること
により制限される。As a result, a stopper is formed in the chip, and the upward displacement of the weight 33 in FIG. 2 is limited by the contact of the receiving portion 39 of the P-type substrate weight with the protrusion 37, Similarly, the downward displacement is limited by the protrusion 38 on the side of the n-type layer weight contacting the receiving portion 40 of the P-type substrate fixing portion.
【0015】上記の加速度センサは図4に示すプロセス
で作られる。先ず、工程(A)において、P形シリコン
基板20の(100)面上に絶縁膜31としてのシリコ
ン酸化膜SiO2 を介してn形層21を形成する。この
3層形成はP形シリコン基板20に酸素イオン注入、ア
ニールを行ない基板中に酸化膜を埋め込んでSIMOX
構造とした後、n形層21をエピタキシャル成長させる
か、あるいは表面に酸化膜を形成した第2のウエハをセ
ンサ基板となるウエハに高温で接着することによって得
られる。The acceleration sensor described above is manufactured by the process shown in FIG. First, in step (A), the n-type layer 21 is formed on the (100) surface of the P-type silicon substrate 20 with the silicon oxide film SiO 2 serving as the insulating film 31 interposed therebetween. This three-layer formation is performed by implanting oxygen ions into the P-type silicon substrate 20 and annealing it to embed an oxide film in the substrate and then SIMOX.
After forming the structure, it can be obtained by epitaxially growing the n-type layer 21 or by adhering a second wafer having an oxide film formed on its surface to a sensor substrate wafer at a high temperature.
【0016】次に工程(B)で、n形層21の表面をS
iO2 膜でカバーし、片持ち梁22になる部分にイオン
注入してP形ピエゾ抵抗25を形成したのち、図示しな
いコンタクトエッチングおよびアルミ配線を行なう。さ
らに梁および錘部になる部分の周囲を、RIE(反応性
イオンエッチング)あるいは強アルカリ液による異方性
エッチングまたはフッ硝酸による等方性エッチングで絶
縁膜31まで達する溝27を形成する。一方、基板20
の裏面には錘部になる部分を取り囲むように開口するS
i3 N4 膜などの耐エッチング膜30を形成する。Next, in step (B), the surface of the n-type layer 21 is subjected to S
After covering with an iO 2 film and ion-implanting into the portion which becomes the cantilever 22, a P-type piezoresistor 25 is formed, and then contact etching and aluminum wiring (not shown) are performed. Further, a groove 27 reaching the insulating film 31 is formed around the beam and the portion to be the weight by RIE (reactive ion etching), anisotropic etching with a strong alkaline solution, or isotropic etching with hydrofluoric nitric acid. On the other hand, the substrate 20
S is opened on the back surface of the so as to surround the part that becomes the weight part.
An etching resistant film 30 such as an i 3 N 4 film is formed.
【0017】工程(C)において、基板20の裏面から
KOH、ヒドラジン、EDP(エチレン、ジアミン、ピ
ロカテコール水溶液)等の強アルカリ性液で異方性エッ
チングを行なう。片持ち梁および錘部は<110>方向
を向いているので、エッチングは耐エッチング膜30の
開口部縁32に接する(111)面で止まる一方、上方
向にはエッチングが進行し埋め込み酸化膜の絶縁膜31
に達して止まり、溝28が形成される。In step (C), anisotropic etching is performed from the back surface of the substrate 20 with a strong alkaline liquid such as KOH, hydrazine, EDP (ethylene, diamine, pyrocatechol aqueous solution). Since the cantilever and the weight are oriented in the <110> direction, the etching stops at the (111) plane which is in contact with the opening edge 32 of the etching resistant film 30, while the etching progresses in the upward direction to form the buried oxide film. Insulating film 31
And stops, and the groove 28 is formed.
【0018】最後に工程(D)で、溝開口部から絶縁膜
31である埋め込み酸化膜を横方向にエッチングして、
空隙29を形成することにより溝27と溝28を通じさ
せる。これによって空隙29部で重なる突起37(3
8)および受け部39(40)からなるストッパがチッ
プ内に作り込まれた加速度センサができる。Finally, in step (D), the buried oxide film which is the insulating film 31 is laterally etched from the groove opening,
The groove 27 is formed through the groove 27 and the groove 28. As a result, the protrusion 37 (3
8) and the receiving portion 39 (40) is formed in the chip as an acceleration sensor.
【0019】なお、ここではチップ全面に絶縁膜31を
形成したが、SIMOXを用いる場合には酸素イオン注
入時にマスキングすることにより、ストッパを設ける部
分にのみ埋め込み酸化膜を形成することもできる。Although the insulating film 31 is formed on the entire surface of the chip here, when SIMOX is used, the buried oxide film can be formed only on the portion where the stopper is provided by masking at the time of oxygen ion implantation.
【0020】以上のように製造された半導体加速度セン
サは、錘部33に上下方向の加速度が加わると片持ち梁
22がたわみ、その応力によりピエゾ抵抗25の抵抗値
が変化し加速度が検出される。ここで、片持ち梁22の
厚さはn形層21の厚さで制御できるので、加速度セン
サとしての感度のばらつきを低く抑えることができる。
そして過大な加速度が印加されたときには、ストッパが
錘部の変位を制限するので片持ち梁の破損を妨げる。In the semiconductor acceleration sensor manufactured as described above, when a vertical acceleration is applied to the weight portion 33, the cantilever 22 bends, and the stress changes the resistance value of the piezoresistor 25 to detect the acceleration. .. Here, since the thickness of the cantilever 22 can be controlled by the thickness of the n-type layer 21, it is possible to suppress variations in sensitivity of the acceleration sensor to be low.
When an excessive acceleration is applied, the stopper limits the displacement of the weight portion and thus prevents the cantilever from being damaged.
【0021】この半導体加速度センサはさらに周辺回路
を同じチップ内に集積してIC化センサとすることがで
きる。すなわち図5は、図2と同じ加速度センサ部とと
もに作り込まれた増幅器、ブリッジバイアス回路、温度
補償回路等の周辺回路の素子としてのNPNトランジス
タが集積されている部分を示す。In this semiconductor acceleration sensor, peripheral circuits can be integrated in the same chip to form an IC sensor. That is, FIG. 5 shows a portion in which NPN transistors are integrated as elements of peripheral circuits such as an amplifier, a bridge bias circuit, and a temperature compensation circuit, which are built together with the same acceleration sensor unit as in FIG.
【0022】絶縁剤が充填された回路素子分離用の溝4
3に囲まれたn形層21の島において、P形領域44を
設けてベースとし、さらにn+ エミッタ領域45、n+
コレクタ領域46を形成してあり、SiO2 膜23上に
はピエゾ抵抗25の金属電極47やトランジスタの各領
域と接続する金属電極48が設けられる。なお49は低
比抵抗の埋め込みコレクタとしてのn+ 領域である。そ
してこのような回路素子が多数に分割されたn形層の各
島に作り込まれる。このため簡単に各素子が絶縁体で分
離されたSOI構造をとることができ、高温動作可能な
IC化センサが得られる。Circuit element separating groove 4 filled with an insulating agent
In the island of the n-type layer 21 surrounded by 3, the P-type region 44 is provided as a base, and the n + emitter region 45, n +
A collector region 46 is formed, and a metal electrode 47 of the piezoresistor 25 and a metal electrode 48 connected to each region of the transistor are provided on the SiO 2 film 23. Reference numeral 49 is an n + region as an embedded collector having a low specific resistance. Then, such a circuit element is built in each island of the n-type layer divided into a large number. Therefore, an SOI structure in which each element is separated by an insulator can be easily obtained, and an IC sensor capable of operating at high temperature can be obtained.
【0023】以上、片持ち梁を用いた例について説明し
たが、これに限定されることはなく両持ち梁あるいは錘
部4辺を4本の梁で支持するタイプ等にも適用される。
また電気的要素としてピエゾ抵抗をn形層表面部に形成
するものに限らず、例えば錘部P形基板の裏表面部また
は錘側部n形層表面部に、錘部の変位を感知するための
静電容量検知のための電極を形成するタイプにおいて
も、空隙29を形成する前に電気的要素を形成しておく
ことができる。An example using a cantilever has been described above, but the invention is not limited to this, and a cantilever or a type in which four sides of the weight portion are supported by four beams is also applicable.
Further, in order to detect the displacement of the weight portion, for example, not only the piezoelectric element formed on the surface portion of the n-type layer as an electric element but also the back surface portion of the weight portion P-type substrate or the weight side portion n-type layer surface portion. Even in the type in which the electrode for detecting the electrostatic capacitance is formed, the electric element can be formed before the gap 29 is formed.
【0024】[0024]
【発明の効果】以上のように、本発明は、絶縁膜を挟む
単結晶半導体の3層構造ウエハを用いて、両側2層にそ
れぞれ溝を形成して加速度印加時変位する部分を区画す
るとともに、平面上両溝が互いにオフセットする部分を
設け、その間の絶縁膜を除去した空隙により両溝を連通
させるようにして、オフセット部分が空隙ギャップ以上
の変位を防ぐストッパになるようにしたから、次のよう
な効果がある。As described above, according to the present invention, a single-crystal semiconductor three-layer structure wafer sandwiching an insulating film is used to form grooves in two layers on both sides to define a portion which is displaced when acceleration is applied. , The two grooves on the plane are offset from each other, and the insulating film between them is used to connect the two grooves by a gap so that the offset portion serves as a stopper to prevent displacement beyond the gap. There is an effect like.
【0025】(1)チップ作製後さらにストッパの接着
等による実装は不要で、バッチ処理でストッパ内蔵可能
となり製造コストを下げることができる。(2)ウエハ
プロセス中に過大な加速度が印加されても、変位が可能
になると同時にストッパがチップ内に形成されるので、
梁の破損が防止され歩どまりが向上する。(3)ストッ
パのギャップは絶縁膜31の厚さで精度良く制御できる
ので、梁の共振を防止するためにエアダンピング機能を
発揮させることができ、オイルダンピングも不要にな
る。(1) It is not necessary to further mount the stopper after the chip is manufactured by adhering it, and the stopper can be built in by batch processing, and the manufacturing cost can be reduced. (2) Even if an excessive acceleration is applied during the wafer process, the displacement becomes possible and at the same time the stopper is formed in the chip.
Beam damage is prevented and yield is improved. (3) Since the gap of the stopper can be accurately controlled by the thickness of the insulating film 31, the air damping function can be exhibited to prevent the resonance of the beam, and the oil damping is also unnecessary.
【0026】また、従来のチップ内ストッパ作り込みタ
イプと比較しても、異方性エッチング方式と異なり(1
11)面でのエッチングストップを考慮する必要がない
こと、単結晶シリコンの横方向選択エッチング方式より
もシリコンと絶縁膜、とくにSiO2 との組み合わせ配
置を利用して極めて大きいエッチングレートの選択比を
活用でき精度よくギャップ部の横方向エッチングが行な
えるなど、ストッパ設計にあたっての自由度が非常に高
いという利点がある。Also, compared with the conventional in-chip stopper built-in type, unlike the anisotropic etching method (1
11) It is not necessary to consider the etching stop on the surface, and an extremely large etching rate selection ratio can be obtained by using a combination arrangement of silicon and an insulating film, particularly SiO 2 as compared with the lateral selective etching method of single crystal silicon. There is an advantage that the degree of freedom in designing the stopper is very high, such as the fact that it can be utilized and the lateral etching of the gap part can be performed accurately.
【図1】本発明の実施例を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.
【図2】図1のX−X断面図である。FIG. 2 is a sectional view taken along line XX of FIG.
【図3】ストッパ部を示す斜視図である。FIG. 3 is a perspective view showing a stopper portion.
【図4】実施例の製造工程を示す図である。FIG. 4 is a diagram showing a manufacturing process of an example.
【図5】他の実施例を示す図である。FIG. 5 is a diagram showing another embodiment.
【図6】従来例を示す図である。FIG. 6 is a diagram showing a conventional example.
【図7】図6のY−Y断面図である。7 is a cross-sectional view taken along line YY of FIG.
【図8】従来例の製造工程を示す図である。FIG. 8 is a diagram showing a manufacturing process of a conventional example.
20 P形シリコン基板 21 n形層 22 片持ち梁 25 ピエゾ抵抗 27、28 溝 29 空隙 30 耐エッチング膜 31 絶縁膜 33 錘部 34 固定部 35 錘側部 36 固定側部 37、38 突起 39、40 受け部 20 P-type silicon substrate 21 n-type layer 22 cantilever 25 piezoresistive 27, 28 groove 29 void 30 etching resistant film 31 insulating film 33 weight part 34 fixing part 35 weight side part 36 fixing side part 37, 38 protrusion 39, 40 Receiver
Claims (7)
された単結晶半導体層を有し、前記単結晶半導体基板は
該基板に形成された溝により錘部と固定部とに分割さ
れ、前記単結晶半導体層は該層に形成された溝により前
記錘部に略対応する錘側部と前記固定部に略対応する固
定側部と該固定側部と錘側部とを接続する梁とに区画さ
れ、前記各溝は、互いに平面上オフセットする部分を有
して前記錘部と固定側部とが、または前記固定部と錘側
部とが重なるように形成するとともに、前記絶縁膜を錘
部周縁にそって除去した空隙を介して連通させてあり、
該錘部の変位を感知する手段を備えていることを特徴と
する半導体加速度センサ。1. A single crystal semiconductor layer is formed on a single crystal semiconductor substrate via an insulating film, and the single crystal semiconductor substrate is divided into a weight portion and a fixed portion by a groove formed in the substrate. A beam connecting the weight side portion substantially corresponding to the weight portion, the fixed side portion substantially corresponding to the fixed portion, and the fixed side portion and the weight side portion by the groove formed in the single crystal semiconductor layer. And each of the grooves is formed so that the weight portion and the fixed side portion or the fixed portion and the weight side portion are overlapped with each other, and the insulating film has Are communicated with each other through the void removed along the periphery of the weight,
A semiconductor acceleration sensor comprising means for sensing the displacement of the weight portion.
れる前記溝を、錘側部および固定側部から交互に延びる
突起により、曲折させて形成されたことを特徴とする請
求項1記載の半導体加速度センサ。2. The offset portion is formed by bending the groove formed in the semiconductor layer by projections alternately extending from the weight side portion and the fixed side portion. Semiconductor acceleration sensor.
特徴とする請求項1または2記載の半導体加速度セン
サ。3. The semiconductor acceleration sensor according to claim 1, wherein the insulating film is a silicon oxide film.
表面部に形成されたピエゾ抵抗を含むことを特徴とする
請求項1、2または3記載の半導体加速度センサ。4. The semiconductor acceleration sensor according to claim 1, wherein the means for sensing the displacement of the weight portion includes a piezoresistor formed on the surface portion of the beam.
て単結晶半導体層を設けたウエハを形成する第1の工
程、前記ウエハの半導体基板には裏面から絶縁膜に達す
るまでエッチングして該基板を錘部と固定部とに分割す
る溝を形成するとともに、前記半導体層には上面から絶
縁膜に達するまでエッチングして該半導体層を前記錘部
に略対応する錘側部と前記固定部に略対応する固定側部
と該固定側部と錘側部とを接続する梁とに区画し、かつ
前記溝と平面上オフセットする部分を有して前記錘部と
固定側部とが、または前記固定部と錘側部とが重なるよ
うに溝を形成する第2の工程、およびその後前記絶縁膜
を錘部周縁にそって横方向にエッチングして前記両溝を
連通させる空隙を形成する第3の工程からなり、さらに
遅くとも第3工程の前に、半導体基板または半導体層の
表面部に錘部の変位を感知するための電気的要素を形成
する第4の工程を有することを特徴とする半導体加速度
センサの製造方法。5. A first step of forming a wafer in which a single crystal semiconductor layer is provided on a main surface of a single crystal semiconductor substrate via an insulating film, wherein the semiconductor substrate of the wafer is etched from the back surface to the insulating film. Then, a groove is formed to divide the substrate into a weight portion and a fixed portion, and the semiconductor layer is etched from the upper surface until reaching the insulating film, and the semiconductor layer is provided with a weight side portion substantially corresponding to the weight portion. The weight portion and the fixed side portion are divided into a fixed side portion that substantially corresponds to the fixed portion and a beam that connects the fixed side portion and the weight side portion, and that has a portion that is offset on the plane with the groove. Or a second step of forming a groove so that the fixing portion and the weight side portion overlap with each other, and thereafter, the insulating film is laterally etched along the periphery of the weight portion to form a void for communicating the both grooves. It consists of the third step of forming, A method of manufacturing a semiconductor acceleration sensor and having a fourth step of forming an electrical elements for sensing the displacement of the weight portion in the surface portion of the semiconductor substrate or semiconductor layer.
素のイオン注入により形成することを特徴とする請求項
5記載の半導体加速度センサの製造方法。6. The method of manufacturing a semiconductor acceleration sensor according to claim 5, wherein the insulating film in the first step is formed by ion implantation of oxygen into the semiconductor substrate.
導体層を前記半導体基板に接着して行なうことを特徴と
する請求項5記載の半導体加速度センサの製造方法。7. The method of manufacturing a semiconductor acceleration sensor according to claim 5, wherein the first step is performed by adhering a semiconductor layer having an oxide film formed on the surface thereof to the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5341891A JPH05335596A (en) | 1991-02-25 | 1991-02-25 | Semiconductor acceleration sensor and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5341891A JPH05335596A (en) | 1991-02-25 | 1991-02-25 | Semiconductor acceleration sensor and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05335596A true JPH05335596A (en) | 1993-12-17 |
Family
ID=12942294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5341891A Pending JPH05335596A (en) | 1991-02-25 | 1991-02-25 | Semiconductor acceleration sensor and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05335596A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203278A (en) * | 2008-06-02 | 2008-09-04 | Tokyo Electron Ltd | Method for manufacturing acceleration sensor |
JP2011017693A (en) * | 2009-06-09 | 2011-01-27 | Denso Corp | Semiconductor dynamic quantity sensor and method of manufacturing the same |
-
1991
- 1991-02-25 JP JP5341891A patent/JPH05335596A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203278A (en) * | 2008-06-02 | 2008-09-04 | Tokyo Electron Ltd | Method for manufacturing acceleration sensor |
JP2011017693A (en) * | 2009-06-09 | 2011-01-27 | Denso Corp | Semiconductor dynamic quantity sensor and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3367113B2 (en) | Acceleration sensor | |
US5831162A (en) | Silicon micromachined motion sensor and method of making | |
US6076404A (en) | Micromechanical sensor including a single-crystal silicon support | |
US7259436B2 (en) | Micromechanical component and corresponding production method | |
US7134179B2 (en) | Process of forming a capacitative audio transducer | |
US5296730A (en) | Semiconductor pressure sensor for sensing pressure applied thereto | |
JPH0798327A (en) | Manufacture of accelerometer using silicon technology on insulator and accelerometer obtained by manufacture thereof | |
US5747691A (en) | Angular velocity sensor apparatus | |
JPH05335596A (en) | Semiconductor acceleration sensor and manufacture thereof | |
JP3633555B2 (en) | Semiconductor dynamic quantity sensor | |
JP3290047B2 (en) | Acceleration sensor and method of manufacturing the same | |
JPH02218172A (en) | Manufacture of semiconductor acceleration sensor | |
JP3173256B2 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
JP2600393B2 (en) | Manufacturing method of semiconductor acceleration sensor | |
JP2600422B2 (en) | Manufacturing method of semiconductor acceleration sensor | |
JP4175309B2 (en) | Semiconductor dynamic quantity sensor | |
JP3638469B2 (en) | Semiconductor acceleration sensor | |
JP3309827B2 (en) | Method of manufacturing substrate having movable part and method of manufacturing dynamic quantity sensor | |
JPH04302175A (en) | Manufacture of semiconductor acceleration sensor | |
JP3405222B2 (en) | Semiconductor acceleration sensor element and method of manufacturing the same | |
JPH0835982A (en) | Manufacture of semiconductor acceleration sensor | |
JP2008157969A (en) | Semiconductor mechanical quantity sensor and method for manufacturing semiconductor mechanical quantity sensor | |
JPH07260821A (en) | Semiconductor sensor | |
JPH04192370A (en) | Semiconductor acceleration sensor | |
JPH10221361A (en) | Semiconductor acceleration sensor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991116 |