JPH0529951A - リシンクパターン発生方法とそれを用いた符号化回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な方法で（２，７）ＲＬＬコード符号化
規則に従わないコード列を発生するリシンクパターン発
生方法と，それを用いた符号化回路装置を提供する。 【構成】 本発明のリシンクパターン発生方法およびそ
れを用いた符号化回路装置は，（２，７）ＲＬＬコード
符号化規則に基づいて符号化データＤＴを符号化する符
号化回路６の入力として，予め決められたデータバイト
数おきにリシンクバイトとして一定のデータバイト、１
６進数表示で「６２」をリシンクバイト発生回路２で発
生させて符号化データＤＴに挿入してリシンク区間前後
のデータビットシーケンスの集結と開始を適性化する。
さらに符号化回路６の出力に付加した所定ビット数のデ
ータを遅延させるか否かを遅延タイミング回路７で判断
し，適切なタイミングで遅延回路として機能するフリッ
プフロップ１０に入力する。遅延させないときは符号化
回路６からの出力データを遅延／迂回切替えゲート回路
８から直接出力する。これにより，（２，７）ＲＬＬコ
ード符号化規則に存在しないリシンクパターンを発生さ
せ，このパターンを用いて符号化を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，データ符号化回路およ
びその方法に関するものであり，特に，たとえば，光磁
気記録媒体への記録などに好適な（２，７）ＲＬＬ（Ru
n Length Limitation)コード符号化規則に沿ってデータ
を符号化するコード列に（２，７）ＲＬＬコード符号化
規則外のシーケンスを持ったコードパターンを挿入して
符号化する符号化回路装置とそのリシンクパターンを発
生する方法に関する。

【０００２】

【従来の技術】データを光記憶媒体，磁気記憶媒体，光
磁気記録媒体などの記録媒体に記録する際あるいは通信
などにおいて変調を行うときに用いる変調方式の条件
は，最大反転時間が短く，最小反転間隔が長く，読み出
し信号に直流成分や低周波成分を含まず，誤り伝播の少
ないことなどがあげられる。このような条件をある程度
満足させるためには，データ語のビットパターンに応じ
て最適なビットの組合わせを持つコード語を生成する必
要がある。この場合，コード語長とデータ語長の比率が
一定である「固定語長」でなく，データ語のビットパタ
ーン（ビットシーケンス）によって，コード語のビット
長が変化する「可変語長コード」となることがある。こ
のような可変長方式の符号化方式の一つとして，（２，
７）ＲＬＬ符号化方式が知られており，その符号化方法
については，たとえば，特開昭５０−１４２１３１号公
報に開示されている。

【０００３】可変語長で変調されたコードで記録された
記憶媒体からそのコードを読み出す時，パルス弁別回路
でタイミングクロックとして用いられている可変周波数
発生回路（ＶＦＯ）の同期がずれた場合，コードビット
が欠落するあるいは変化するなどして語長変化の規則を
見失って，かなり長い間，ビットの復号に失敗すること
がある。（２，７）ＲＬＬコードは，コードビット１ビ
ットのエラーは復号後のデータビット４ビットのエラー
にとどまるが，ＶＦＯの同期がずれた場合は復号データ
ビットの欠落あるいは増加が発生し，順次復号されるデ
ータビットを一定ビット数ごとに区切って認識していた
「バイト」の境界を誤り，その誤りがそれ以降も伝播す
る。この誤り伝播を一定範囲以内にとどめるために，一
定のデータバイトことに「再同期（リシンク）」区間を
設け，リシンク区間前のコードビットのエラーによるデ
ータビットのエラー伝播をリシンク区間内で終結させ，
かつ，リシンク区間終了後の最初のデータビットを１バ
イト（８ビット）の先頭ビットとすれば，リシンク区間
以前のコードビットのエラー伝播と前述のバイト境界の
誤りは「リシンク」区間でとどめられることが知られて
いる。

【０００４】具体的には，データ語を符号化する際に，
データバイトの一定数ごとにリシンク区間を設け，符号
化されたコードビット列のリシンク区間に対応する位置
に，符号化規則には存在しない特殊なコードビット列
（リシンクパターン）を挿入する。この特殊なコードビ
ット列は符号化規則に存在しないため，データを符号化
したビット列とは明確に分離できるので，復号の際にこ
の特殊なコードビット列を監視し検出することによりリ
シンク区間を特定することができる。しかしながら，
（２，７）ＲＬＬコードは可変語長コードであるため，
符号化時のデータバイトとリシンクバイトの境界が常に
符号化のビット列の境界になるとは限らず，かつ，前述
した符号化処理を行う符号化回路は入力が２データビッ
トだけ先行してコードビットが出力されるため，データ
バイト自身のみでは符号化を終結することができない。

【０００５】符号化終結のための，リシンクバイトの先
頭ビットシーケンスは，たとえば，表１に示す「３．５
インチ光磁気記録媒体標準化委員会（ＩＳＯ／ＩＥＣ
ＪＴＣ１／ＳＣ２３／ＷＧ２）のＤＰ１００９１，ＰＡ
ＲＴ４のＲＬＬ（２，７）ｃｌｏｓｕｒｅ」の項目に記
載された「リシンク区間による（２，７）ＲＬＬコード
の終結」に示される。このように，ＮＲＺ（Non Return
to Zero) 残りビットのいかなるシーケンス（コード
列）に対しても一定のバイナリデータ「０１１」を付加
して，表２に示した変換規則に当てはめると，下記の結
果が得られる。（ａ）ＮＲＺ残りビットなしの場合「０
１１」，（ｂ）「０」の場合は「００１１」，（ｃ）
「１」の場合は「１０」と「１１」，（ｄ）「００」の
場合は「０００」と「１１」，（ｆ）「０１」の場合は
「０１０」と「１１」，（ｇ）「００１」の場合は「０
０１０」と「１１」。このように，リシンクバイト内で
「０１１」と次のデータビットの境目で必ず符号化を終
結させることができることが知られている。

【０００６】また，復号時に，リシンクバイトに続くデ
ータバイトの先頭ビットシーケンスに対応するコードビ
ット列は，先行する４コードビットと共に復号化規則に
よって復号されるが，データバイトの先頭ビットシーケ
ンスは常にデータバイト自身のコードビットシーケンス
（列）によってのみ決定されなければならず，この先行
する４コードビットは，表１に示す「０１００」を用い
る。さらに，リシンクバイトに続くデータバイトを符号
化するにあたり，データバイトの先頭ビットシーケンス
が符号化規則の「データビット変換表」（表２参照）の
いずれかの先頭から始まるようにするため，前記の符号
化処理を行う符号化回路に先行して入力する必要のある
２データビットは，それ自身で符号化を終結でき，かつ
符号化した場合は，コードビットが「０１００」となる
データビットでなければならない。一方，リシンクバイ
トに対応するコードビットシーケンスとしては，復号時
における上記機能を持ち，かつ，コードビットシーケン
ス全体を観察したときに符号化規則には存在しない特殊
なシーケンスであり，この特殊なシーケンスを検出する
ことにより「リシンクバイト」を特定できるものである
ことが求められる。

【０００７】「ＩＳＯ／ＩＥＣ ＪＴＣ１／ＳＣ２３／
ＷＧ２」のＤＰ１００９１，ＰＡＲＴ４のＲＬＬ（２，
７）ｃｌｏｓｕｒｅの項目に記載された「ＲＬＬ（２，
７）ｃｌｏｓｕｒｅ ｂｙ ＲＥＳＹＮＣ Ｆｉｅｌ
ｄ」には，上述した特殊なコードビットシーケンスとし
て１６ビットの「００１０００００００１００１００」
が示されている。

【０００８】このように，上述した符号化処理を行う符
号化回路における（２，７）ＲＬＬコード符号化規則か
ら外れたコードであるリシンクバイトを挿入したデータ
バイト列の符号化処理には，リシンク区間における符号
化終結ビットシーケンスと符号化開始ビットシーケンス
をデータバイト列に挿入して符号化するための回路と，
符号化規則に存在しないリシンクコードビットシーケン
ス（リシンクパターン）を発生する回路と，該リシンク
パターンを符号化回路の出力信号に挿入するための切り
換え回路を必要としていた。なお符号化方法には，上述
した符号化方法以外に，符号化規則をテーブル化し，符
号化すべきデータビットシーケンスを常に監視して，デ
ータビットシーケンスに適合したコード列をテーブルか
ら参照する方法があるが，この符号化方法は本発明には
直接関係しないためその詳細の記述を省略する。

【０００９】

【発明が解決しようとする課題】上述したリシンクバイ
トの挿入，リシンクパターンの発生，および，リシンク
パターンの挿入に関して，リシンクバイト前のデータビ
ットシーケンスの符号化終結のためのリシンクバイトの
先頭シーケンス「０１１」のパターン発生回路と挿入回
路，リシンクバイトに続くデータビットに対応したコー
ドビットシーケンスをデータビット自身のビットシーケ
ンスのみで決定するための符号化回路を初期化する回
路，リシンクパターンを発生する回路，および，リシン
クパターンを符号化されたコードビット列へ挿入する回
路を設けなければならず，これらの回路を個別に設ける
ことは上述した符号化回路に付加する回路が相当煩雑に
なり，符号化回路の特長である回路構成の簡略化を阻害
するといった問題を惹起させている。したがって，本発
明は，上述した符号化回路の入力として，印加されるリ
シンクパターンを簡単な方法で発生できる方法およびそ
のリシンクパターン発生方法を用いた符号化回路装置を
提供することを目的とする。

【００１０】

【課題を解決するための手段】上述した問題を解決し，
上記目的を達成するため，本発明のリシンクパターン発
生方法は，所定のＲＬＬコード符号化規則に基づいて入
力信号を符号化する符号化回路の入力として，予め決め
られたデータバイト数おきに，リシンクバイトとして一
定に所定のデータバイトを挿入してリシンク区間前後の
データビットシーケンスの終結と開始を適正化し，上記
符号化回路の出力に付加した所定ビットデータを遅延さ
せるか否かを適切なタイミングで行い，上記符号化規則
に存在しないリシンクパターンを発生させる。また，こ
のリシンクパターン発生方法を適用した，所定のＲＬＬ
コード符号化規則に従ってデータを符号化して生成した
コード列に該ＲＬＬコード符号化規則から外れたコード
列であるリシンクパターンを挿入して符号化する符号化
回路装置は，上記所定のＲＬＬコード符号化規則に従っ
て入力信号を符号化する符号化回路と，上記ＲＬＬコー
ド符号化規則から外れたコード列のリシンクバイトを発
生する手段と，符号化入力信号と上記リシンクバイトと
を所定のタイミングで切り換えて上記符号化回路に出力
する信号切り換え手段と，上記符号化回路からの出力デ
ータを所定時間遅延させる手段と，上記符号化回路から
の出力データを所定のタイミングで該遅延手段に印加し
て遅延させ，その他のタイミングで該遅延手段を迂回さ
せる信号迂回切り換え手段とを有する。さらに特定的に
は，本発明のリシンクパターン発生方法は，符号化バイ
ナリーデータビット列を（２，７）ＲＬＬコード符号化
規則に従って符号化して得たコード列に，（２，７）Ｒ
ＬＬ符号化規則から外れたコード列である１６ビットの
バイナリ・リシンクパターン「００１０００００００１
００１００」を挿入するリシンクパターン発生方法であ
って，上記符号化バイナリーデータビット列に，上記リ
シンクパターンを挿入する直前の符号化バイナリーデー
タビット列のビットシーケンスに依存せず１６進表示で
「６２」の特殊データを挿入する段階と，該特殊データ
挿入後，（２，７）ＲＬＬコード符号化規則に従って符
号化を行い，挿入した上記１６進表示のデータ「６２」
をも符号化する段階と，上記リシンクパターンの先頭か
ら９ビットまでの一部のリシンクパターン「００１００
００００」まで符号化され出力された時点で，該出力コ
ード列を１ビットの遅延させて前記符号化されて出力さ
れた一部のリシンクパターン「００１００００００」に
続く２ビットの符号化データ「１０」を「０１」に変換
する段階と，この遅延後に遅延を迂回させて次に続く残
りのコード列「００１００」を遅延させないで出力デー
タを生成する段階とを具備する。

【００１１】

【作用】上述した符号化回路の入力として，予め決めら
れたデータバイト数おきに，リシンクバイトとして一定
のバイトコード，たとえば，データバイト６２
_(H) （（Ｈ）は１６進数表示（ヘキサ）を示す）を挿入
することで，リシンク区間前後のデータビットシーケン
スの終結と開始を適正化し，上記した符号化回路の出力
に付加した１ビットの遅延回路に出力信号を導くか否か
を適当なタイミングを以て行うことで，符号化規則に存
在しないリシンクパターンを発生させ，このリシンクパ
ターンを用いて符号化を行う。したがって，本来，上記
１６進表示データ「６２」を符号化して得られるコード
列「００１００００００１０００１００」を上記（２，
７）ＲＬＬコード符号化規則には存在しない「００１０
００００００１００１００」のリシンクパターンに変換
することが簡単な方法で実現でき，このリシンクパター
ン発生方法を用いることにより簡単な回路構成で符号化
回路装置を実現することができる。

【００１２】

【実施例】本発明のリシンクパターン発生回路およびリ
シンクパターン発生方法として，バイナリ１６ビットの
データを光磁気記憶媒体に記憶する場合を例示して述べ
る。図１に本発明の実施例のリシンクパターン発生回路
の構成図，図２に図１のリシンクパターン発生回路の動
作タイミングを示す信号波形図を示す。本発明の実施例
のリシンクパターン発生回路は，リシンクタイミング回
路１，リシンクバイト発生回路２，クロック発生回路
３，データ／リシンク切替えゲート回路４，ＡＮＤゲー
ト５，（２，７）ＲＬＬコード符号化回路６，遅延タイ
ミング回路７，遅延／迂回切替えゲート回路８，インバ
ータ９，遅延形フリップフロップ（ＤＦＦ）１０，イン
バータ５５，インバータ５６が図示の如く接続されてい
る。符号化回路としての（２，７）ＲＬＬコード符号化
回路６へ，リシンクパターンを入力するため，リシンク
パターン発生回路として，リシンクバイト発生回路２，
リシンクタイミング回路１，クロック発生回路３，デー
タ／リシンク切替えゲート回路４が設けられ，さらに，
選択的遅延を行うため，遅延タイミング回路７，遅延／
迂回切替えゲート回路８，遅延形フリップフロップ１０
などの回路が配設されている。

【００１３】図１に示すデータＤＴは符号化しようとす
るデータであり，外部のデータ転送用シフトレジスタ
（図示せず）にデータ転送クロックＤＴＲＦＣＫを送
り，このデータ転送クロックＤＴＲＦＣＫの立ち上がり
に同期して，図２に示すように，上記符号化データＤＴ
が時間的に直列に得られる。

【００１４】リシンクタイミング回路１はクロック発生
回路３から出力されるクロックＣＫの立ち上がりを計数
する回路であり，このクロックＣＫに応答して符号化デ
ータＤＴのビット数又はバイト数を計数し，（２，７）
ＲＬＬコード符号化規則から外れるコード＝６２_(H) で
あるリシンクバイトＲＳＢＹを挿入すべき値であるある
計数値に達すると，リシンクタイミング信号ＲＳＴＭを
８ビット（１バイト）の間だけオン（「ハイ」レベル）
にする。それ以降，リシンクバイトＲＳＢＹを挿入すべ
き一定バイト毎にこの動作を繰り返す。リシンクバイト
発生回路２は，リシンクタイミング信号ＲＳＴＭがオン
の間，クロックＣＫの立ち上がりに同期して上述した
（２，７）ＲＬＬコード符号化規則から外れるコード＝
６２_(H) （バイナリ表示で「０１１０００１０」）のリ
シンクバイトＲＳＢＹを出力する回路である。（２，
７）ＲＬＬコード符号化回路６はそれ自体，本発明の直
接な対象の範囲外であるため，その細部は省略しそのブ
ロック図とその機能を記述するに止める。（２，７）Ｒ
ＬＬコード符号化回路６は，符号化入力データＤＴＩＮ
をクロック発生回路３からのクロックＣＫをインバータ
５６で反転した反転クロックＣＫＩに同期して（２，
７）ＲＬＬコードに変換し，符号化出力データＣＤＯＵ
Ｔとして出力する。

【００１５】リシンクタイミング回路１は，一定バイト
ごとに（２，７）ＲＬＬコード符号化回路６に対する入
力を，符号化データＤＴからリシンクバイトＲＳＢＹに
切り換えるためのリシンクタイミング信号ＲＳＴＭを，
データ／リシンク切替えゲート回路４に送る。データ／
リシンク切替えゲート回路４はインバータ４１，ＡＮＤ
ゲート４２，４３，ＯＲゲート４４から構成されてい
る。そして，リシンクタイミング信号ＲＳＴＭがオンの
ときはＡＮＤゲート４３を付勢してリシンクバイト発生
回路２からのリシンクバイトＲＳＢＹをＯＲゲート４４
を介して（２，７）ＲＬＬコード符号化回路６に出力す
る。一方，リシンクタイミング信号ＲＳＴＭがオフのと
きはリシンクタイミング信号ＲＳＴＭがインバータ４１
で反転されてＡＮＤゲート４２を付勢して符号化データ
ＤＴをＯＲゲート４４を介して（２，７）ＲＬＬコード
符号化回路６に出力する。

【００１６】リシンクバイトＲＳＢＹは，データの転送
を中止するためにデータ転送クロックＤＴＲＦＣＫをオ
フするタイミング信号となる。クロック発生回路３から
出力される２／７コードクロック２／７ＣＫは，符号化
出力データＣＤＯＵＴを認識するためのリファレンスク
ロックである。遅延タイミング回路７は，リシンクタイ
ミング信号ＲＳＴＭがオン状態である時，符号化出力デ
ータＣＤＯＵＴに現れるリシンクバイト「６２_(H) 」に
ついての（２，７）ＲＬＬコード「００１００００００
１０００１００」の一部分のビットシーケンスを遅延形
フリップフロップ１０に送り，（２，７）ＲＬＬコード
「００１０００００００１００１００」に変更するため
の遅延タイミング信号ＤＬＴＭを発生し，遅延／迂回切
替えゲート回路８に送る。

【００１７】遅延／迂回切替えゲート回路８は，インバ
ータ８１，ＡＮＤゲート８２，８３，ＯＲゲート８４か
ら構成されている。この遅延／迂回切替えゲート回路８
は遅延タイミング回路７からの遅延タイミング信号ＤＬ
ＴＭがオン状態のとき，ＡＮＤゲート８３を付勢して
（２，７）ＲＬＬコード符号化回路６からの符号化デー
タＣＤＯＵＴを遅延形フリップフロップ１０に出力し
て，２／７クロック２／７ＣＫで遅延された結果入力し
てＯＲゲート８４を介して出力する。一方，遅延／迂回
切替えゲート回路８は遅延タイミング回路７からの遅延
タイミング信号ＤＬＴＭがオフ状態のとき，インバータ
８１で反転させてＡＮＤゲート８２を付勢して（２，
７）ＲＬＬコード符号化回路６からの符号化データＣＤ
ＯＵＴを直接ＯＲゲート８４を介して出力する。

【００１８】本発明では，上述したように，以上の回路
に全体を同期制御するためのクロックＣＫ，インバータ
５６で反転される反転クロックＣＫＩ，２／７コードク
ロック２／７ＣＫを発生するクロック発生回路３を加え
た構成により，リシンクバイト前後のデータビットシー
ケンスと，リシンクバイトを含めた符号化を（２，７）
ＲＬＬコード符号化規則に沿って行いつつ，（２，７）
ＲＬＬコード符号化規則に存在しないリシンクパターン
の発生と（２，７）ＲＬＬコードへの挿入を，より簡略
な回路および方法で実現している。以下，図１のリシン
クパターン発生回路の動作を図２を参照して述べる。

【００１９】図２の時点ｔ１でリシンクタイミング信号
ＲＳＴＭがオンになると，ＡＮＤゲート５が閉じるた
め，データ転送クロックＤＴＲＦＣＫは「０（低レベ
ル）」に保持され，符号化データＤＴの転送は停止す
る。リシンクタイミング信号ＲＳＴＭがオンになるとデ
ータ／リシンク切替えゲート回路４内のＡＮＤゲート４
２を閉じ（消勢し），ＡＮＤゲート４３を開き（付勢
し），符号化データＤＴは符号化回路への入力経路から
切り離される一方，リシンクバイト発生回路２からのリ
シンクバイトＲＳＢＹが（２，７）ＲＬＬコード符号化
回路６の入力に接続される。リシンクタイミング信号Ｒ
ＳＴＭがオンである区間，時点ｔ１から時点ｔ17の間に
データ／リシンク切替えゲート回路４から出力される
（２，７）ＲＬＬコード符号化回路６に対する符号化入
力データＤＴＩＮは，上記タイミングで符号化データＤ
ＴにリシンクバイトＲＳＢＹが挿入された信号となる。

【００２０】図２の時点ｔ５から時点ｔ21区間の符号化
出力データＣＤＯＵＴは，リシンクバイトＲＳＢＹであ
るコード列「６２_(H) 」が符号化された，「００１００
００００１０００１００」である。符号化入力データＤ
ＴＩＮに対するリシンクバイトＲＳＢＹへの切り換え
（挿入）は時点ｔ１から時点ｔ17間に行われるのに対し
て，符号化出力データＣＤＯＵＴでのリシンクバイトＲ
ＳＢＹを符号化したコード列は時点ｔ５から時点ｔ21で
あり，符号化データＤＴで２ビットの遅れが生じる。

【００２１】上記データ「００１００００００１０００
１００」を，リシンクパターンである「００１００００
０００１００１００」に変換するためには，時点ｔ14か
ら時点ｔ16の間のデータ「１０」をデータ「０１」に変
更する必要があるため，遅延タイミング回路７はリシン
クタイミング信号ＲＳＴＭがオンに立ち上がりの時点ｔ
１から反転クロックＣＫＩの立ち上がり数を計数して，
時点ｔ14で遅延タイミング信号ＤＬＴＭをオンにし，遅
延／迂回切替えゲート回路８内のＡＮＤゲート８２を閉
じ，ＡＮＤゲート８３を開いて，符号化出力データＣＤ
ＯＵＴを２／７クロック２／７ＣＫだけ遅延させる遅延
回路として機能するるＤ形フリップフロップ１０へ入力
する。そして，時点ｔ16で遅延タイミング信号ＤＬＴＭ
をオフすることにより，ＡＮＤゲート８２を開き，ＡＮ
Ｄゲート８３を閉じて，フリップフロップ１０を迂回し
て符号化出力データＣＤＯＵＴをＯＲゲート８４を通し
てコードビットＣＢとして出力する。

【００２２】フリップフロップ１０は，時点ｔ14〜時点
ｔ15における符号化出力データＣＤＯＵＴの「１」を，
クロック２／７ＣＫの時点ｔ15における立ち上がりで，
また時点ｔ15〜時点ｔ16における符号化出力データＣＤ
ＯＵＴの「０」をクロック２／７ＣＫの時点ｔ16におけ
る立ち上がりでラッチして，遅延出力データＤＬＯＵＴ
を発生する。遅延した出力データＤＬＯＵＴと，迂回し
た符号化出力データＣＤＯＵＴはＯＲゲート８４で加え
られ，符号化データＤＴを符号化した（２，７）ＲＬＬ
コードに，リシンクパターン「００１０００００００１
００１００」を挿入したコードビットＣＢを得る。この
ようにして，簡単な方法でリシンクパターンを発生する
ことができる。

【００２３】以上の実施例は１６ビットデータを光磁気
記憶媒体に記憶するときの符号化回路にリシンクパター
ンを発生する例について述べたが，本発明の符号化回路
装置およびリシンクパターン発生方法は上記実施例に限
定されず，他のビット数のデータ変調および光記憶装
置，通信システムなどの他の用途に適用できる。

【００２４】

【発明の効果】以上述べたように，本発明のリシンクパ
ターン発生方法は，たとえば，１６ビットデータの場
合，リシンクバイトとして一定の１６進表示のデータバ
イト「６２_(H) 」を挿入することと，２ビットのコード
ビットを遅延回路に導くといった方法で，従来に比較し
てより簡便な方法で，リシンクバイト前後の符号化の終
結と開始の適正化，リシンクパターンの発生と挿入を実
現できるという効果を奏する。また上記リシンクパター
ン発生方法を用いた本発明の符号化回路装置は簡単な回
路構成となる。

【図面の簡単な説明】

【図１】本発明の実施例のリシンクパターン発生方法を
適用した符号化回路装置の構成図である。

【図２】図１に示した符号化回路装置の動作およびリシ
ンクパターン発生方法の処理方法を説明するタイミング
図である。

【符号の説明】

１・・リシンクタイミング回路，２・・リシンクバイト
発生回路，３・・クロック発生回路，４・・データ／リ
シンク切替えゲート回路，５・・ＡＮＤゲート，６・・
（２，７）ＲＬＬコード符号化回路，７・・遅延タイミ
ング回路，８・・遅延／迂回切替えゲート回路，９・・
インバータ，１０・・遅延形フリップフロップ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 所定のＲＬＬコード符号化規則に基づい
   て入力信号を符号化する符号化回路の入力として，予め
   決められたデータバイト数おきに，リシンクバイトとし
   て一定に所定のデータバイトを挿入してリシンク区間前
   後のデータビットシーケンスの終結と開始を適正化し， 上記符号化回路の出力に付加した所定ビットデータを遅
   延させるか否かを適切なタイミングで行い，上記符号化
   規則に存在しないリシンクパターンを発生させることを
   特徴とするリシンクパターン発生方法。
2. 【請求項２】 所定のＲＬＬコード符号化規則に従っ
   て，データを符号化して生成したコード列に該ＲＬＬコ
   ード符号化規則から外れたコード列であるリシンクパタ
   ーンを挿入して符号化する符号化回路装置であって， 上記所定のＲＬＬコード符号化規則に従って入力信号を
   符号化する符号化回路と， 上記ＲＬＬコード符号化規則から外れたコード列のリシ
   ンクバイトを発生する手段と， 符号化入力信号と上記リシンクバイトとを所定のタイミ
   ングで切り換えて上記符号化回路に出力する信号切り換
   え手段と， 上記符号化回路からの出力データを所定時間遅延させる
   手段と， 上記符号化回路からの出力データを所定のタイミングで
   該遅延手段に印加して遅延させ，その他のタイミングで
   該遅延手段を迂回させる信号迂回切り換え手段とを有す
   る符号化回路装置。
3. 【請求項３】 符号化バイナリーデータビット列を
   （２，７）ＲＬＬコード符号化規則に従って符号化して
   得たコード列に，（２，７）ＲＬＬ符号化規則から外れ
   たコード列である１６ビットのバイナリ・リシンクパタ
   ーン「００１０００００００１００１００」を挿入する
   リシンクパターン発生方法であって， 上記符号化バイナリーデータビット列に，上記リシンク
   パターンを挿入する直前の符号化バイナリーデータビッ
   ト列のビットシーケンスに依存せず１６進表示で「６
   ２」の特殊データを挿入する段階と， 該特殊データ挿入後，（２，７）ＲＬＬコード符号化規
   則に従って符号化を行い，挿入した上記１６進表示のデ
   ータ「６２」をも符号化する段階と， 上記リシンクパターンの先頭から９ビットまでの一部の
   リシンクパターン「００１００００００」まで符号化さ
   れ出力された時点で，該出力コード列を１ビットの遅延
   させて前記符号化されて出力された一部のリシンクパタ
   ーン「００１００００００」に続く２ビットの符号化デ
   ータ「１０」を「０１」に変換する段階と， この遅延後に遅延を迂回させて次に続く残りのコード列
   「００１００」を遅延させないで出力データを生成する
   段階とを具備し， 本来，上記１６進表示データ「６２」を符号化して得ら
   れるコード列「００１００００００１０００１００」を
   上記（２，７）ＲＬＬコード符号化規則には存在しない
   「００１０００００００１００１００」のリシンクパタ
   ーンに変換することを特徴とするリシンクパターン発生
   方法。